CN107480090B - 一种在串行外设接口设备上实现gpio功能的电路及方法 - Google Patents

一种在串行外设接口设备上实现gpio功能的电路及方法 Download PDF

Info

Publication number
CN107480090B
CN107480090B CN201710645572.9A CN201710645572A CN107480090B CN 107480090 B CN107480090 B CN 107480090B CN 201710645572 A CN201710645572 A CN 201710645572A CN 107480090 B CN107480090 B CN 107480090B
Authority
CN
China
Prior art keywords
circuit
selection signal
gpio
chip selection
voltage division
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710645572.9A
Other languages
English (en)
Other versions
CN107480090A (zh
Inventor
许传停
李远远
陈斯伟
颜栋卿
冯杰
张坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amlogic Shanghai Co Ltd
Original Assignee
Amlogic Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amlogic Shanghai Co Ltd filed Critical Amlogic Shanghai Co Ltd
Priority to CN201710645572.9A priority Critical patent/CN107480090B/zh
Publication of CN107480090A publication Critical patent/CN107480090A/zh
Application granted granted Critical
Publication of CN107480090B publication Critical patent/CN107480090B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供了一种在串行外设接口设备上实现GPIO功能的电路及方法接口设备包括，主设备以及从设备，主设备及从设备之间通过通讯数据线连接，以及主设备的片选信号引脚及从设备的片选信号引脚通过片选信号线连接；其中，包括：提供一保持电路，保持电路包括：第一电阻，串联于片选信号线上；电容，一端连接于从设备的片选信号引脚，另一端接地；电阻分压电路，一端与一供电电路连接，另一端接地，电阻分压电路的分压节点连接于主设备的片选信号引脚上；外设设备，串联于电阻分压电路与地之间外设设备为低电平有效。其技术方案的有益效果在于，在片选信号线上可实现GPIO的功能，并且对片选信号线不会造成干扰。

Description

一种在串行外设接口设备上实现GPIO功能的电路及方法
技术领域
本发明涉及通信技术领域，尤其涉及一种在串行外设接口设备上实现GPIO功能的电路及方法。
背景技术
SPI(Serial Peripheral Interface，串行外设接口)，是一种高速的，全双工，同步的通信总线，在芯片的管脚上占用四根线，越来越多的芯片集成了这种通信协议，比如AT91RM9200；随着现有的芯片集成度越来越高，其封装也越来越小因此使芯片的管脚越来越少，因此在需要在芯片上增设GPIO引脚实现GPIO功能则显得非常困难，现有的做法是通过增设IO扩展芯片，或者提供IO相关的SPI控制器实现，但是这两种实现方式不仅成本较高，而且需要在印制电路板上占用更大的空间。
发明内容
针对现有技术中在串行外设接口设备中存在的上述问题，现提供一种旨在片选信号线上实现GPIO功能，且对片选信号线不造成干扰的电路及方法。
具体技术方案如下：
一种在串行外设接口设备上实现GPIO功能的电路，串行外设接口设备包括，主设备以及从设备，所述主设备及所述从设备之间通过通讯数据线连接，以及所述主设备的片选信号引脚及所述从设备的片选信号引脚通过片选信号线连接；其特征在于，包括：
提供一保持电路，所述保持电路包括：
第一电阻，串联于所述片选信号线上；
电容，一端连接于所述从设备的所述片选信号引脚，另一端接地；
电阻分压电路，一端与一供电电路连接，另一端接地，所述电阻分压电路的分压节点连接于所述主设备的片选信号引脚上；
外设设备，串联于所述电阻分压电路与地之间；
所述外设设备为低电平有效。
优选的，所述分压电路包括：
一第二电阻，连接于所述供电电路与所述分压节点之间；
一第三电阻，连接于所述分压节点与所述外设设备之间。
优选的，所述第一电阻的阻值在1kohm-10kohm之间。
优选的，所述电容的取值在1pF-1nF之间。
优选的，所述第二电阻的阻值在4.7kohm-100kohm之间。
优选的，所述第三电阻的阻值在1ohm-1kohm之间。
还包括一种实现GPIO功能的方法，其中，应用于上述的在串行外设接
口设备上实现GPIO功能的电路，具体包括以下步骤：
步骤S1，所述主设备在一预设周期的开始输出一第一预定时间的高电平以维持所述片选信号线为空闲状态；
步骤S2、所述主设备于一第二预定时间内接收所述主设备的所述片选信号引脚的输入，并判断输入的电平是否为低电平，
若是，判定接收到GPIO信号，
若否，判定未接收到GPIO信号；
步骤S3、所述主设备维持当前状态至所述预设周期结束；
步骤S4、返回步骤S1。
优选的，所述预设周期为8毫秒。
优选的，所述第一预定时间为3毫秒。
优选的，所述第二预定时间为1毫秒。
上述技术方案具有如下优点或有益效果：在片选信号线上可实现GPIO的功能，并且对片选信号线不会造成干扰，克服了现有技术中通过过增设IO扩展芯片，或者提供IO相关的SPI控制器实现GPIO功能带来的成本较高，而且需要在印制电路板上占用更大的空间的缺陷。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为本发明一种在串行外设接口设备上实现GPIO功能的电路实施例的结构示意图；
图2为本发明一种实现GPIO功能的方法的实施例的流程示意图。
附图标记表示：
1、主设备；2、从设备；3、保持电路；4、分压电路；5、外设设备；6、供电电路；31、第一电阻，32、电容；41、第二电阻；42、第三电阻。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
本发明的技术方案中包括一种在串行外设接口设备上实现GPIO功能的电路；。
如图1所示，一种在串行外设接口设备上实现GPIO功能的电路，串行外设接口设备包括，主设备1以及从设备2，主设备1及从设备2之间通过通讯数据线连接，以及主设备1的片选信号引脚及从设备2的片选信号引脚通过片选信号线连接；其中，包括：
提供一保持电路3，保持电路3包括：
第一电阻31，串联于片选信号线上；
电容32，一端连接于从设备2的片选信号引脚，另一端接地；
电阻分压电路4，一端与一供电电路6连接，另一端接地，电阻分压电路4的分压节点连接于主设备1的片选信号引脚上；
外设设备5，串联于电阻分压电路4与地之间；
外设设备5为低电平有效。
针对现有技术中在芯片上增设GPIO功能采用增设IO扩展芯片，或者提供IO相关的SPI控制器带来的成本较高且在印制电路板上需占用更大的空间的问题；
本发明中，通过设置的保持电路3以及电阻分压电路4，在外设设备输入低电平后，主设备1接收到GPIO信号，在未接收到低电平之前，保持电路3中的电容32处于充电状态，而在分压电路4的外设设备5接通之后，分压电路4电压降低，即输出低电平此时电容32断电后开始放电，以维持从设备2的片选引脚继续保持高电平，以避免对从设备2造成信号干扰。
在一种较优的实施方式中，分压电路4包括：
一第二电阻41，连接于供电电路6与分压节点之间；
一第三电阻42，连接于分压节点与外设设备之间。
上述技术方案中，外设设备5上的驱动能力，可通过调整第二电阻41和第三电阻42来实现。
在一种较优的实施方式中，第一电阻31的阻值在1kohm-10kohm之间。
在一种较优的实施方式中，电容32的取值在1pF-1nF之间。
在一种较优的实施方式中，第二电阻41的阻值在4.7kohm-100kohm之间。
在一种较优的实施方式中，第三电阻42的阻值在1ohm-1kohm之间。
上述技术方案中，可通过调整第一电阻31的阻值以及电容32的电容32值可实现，释放高电平的时间。
本发明的技术方案中还包括一种实现GPIO功能的方法，其中，应用于上述的在串行外设接口设备上实现GPIO功能的电路，如图2所示，具体包括以下步骤：
步骤S1，主设备1在一预设周期的开始输出一第一预定时间的高电平以维持片选信号线为空闲状态；
步骤S2、主设备1于一第二预定时间内接收主设备1的片选信号引脚的输入，并判断输入的电平是否为低电平，
若是，判定接收到GPIO信号，
若否，判定未接收到GPIO信号；
步骤S3、主设备1维持当前状态至预设周期结束；
步骤S4、返回步骤S1。
上述技术方案中，外设设备可以为按键。
在一种较优的实施方式中，预设周期为8毫秒。
在一种较优的实施方式中，第一预定时间为3毫秒。
在一种较优的实施方式中，第二预定时间为1毫秒。
以下以一种具体的实施例进行说明，假设预设周期为8毫秒，第一预定时间为3毫秒，第二预定时间为1毫秒；
在主设备1在空闲状态输出3毫秒的高电平后，在1毫秒内接收主设备1片选信号引脚的输入，若接收为低电平则判定接收到GPIO信号，主设备1根据GPIO信号执行相关的操作，如读写操作等。为高电平则为没有GPIO信号输入，当接收到低电平后，为了避免低电平输出至从设备2，对从设备2造成信号影响，此时的保持电路3中的电容32由充电状态变为放电状态，以维持从设备2的片选信号引脚为高电平状态，直到预设周期结束。
需要说明的是，主设备与从设备之间的片选信号线的空闲时间周期一般为8毫秒，为了方便控制本发明中将预设周期设置为8毫秒，3毫秒为输出高电平维持空闲状态，4毫秒维持从设备2片选信号引脚为高电平是为了考虑电容32的从放电能力。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

1.一种在串行外设接口设备上实现GPIO功能的电路，串行外设接口设备包括，主设备以及从设备，所述主设备及所述从设备之间通过通讯数据线连接，以及所述主设备的片选信号引脚及所述从设备的片选信号引脚通过片选信号线连接；其特征在于，包括：
提供一保持电路，所述保持电路包括：
第一电阻，串联于所述片选信号线上；
电容，一端连接于所述从设备的所述片选信号引脚，另一端接地；
电阻分压电路，一端与一供电电路连接，另一端接地，所述电阻分压电路的分压节点连接于所述主设备的片选信号引脚上；
外设设备，串联于所述电阻分压电路与地之间；
所述外设设备为低电平有效。
2.根据权利要求1所述的在串行外设接口设备上实现GPIO功能的电路，其特征在于，所述分压电路包括：
一第二电阻，连接于所述供电电路与所述分压节点之间；
一第三电阻，连接于所述分压节点与所述外设设备之间。
3.根据权利要求1所述的在串行外设接口设备上实现GPIO功能的电路，其特征在于，所述第一电阻的阻值在1kohm-10kohm之间。
4.根据权利要求1所述的在串行外设接口设备上实现GPIO功能的电路，其特征在于，所述电容的取值在1pF-1nF之间。
5.根据权利要求2所述的在串行外设接口设备上实现GPIO功能的电路，其特征在于，所述第二电阻的阻值在4.7kohm-100kohm之间。
6.根据权利要求2所述的在串行外设接口设备上实现GPIO功能的电路，其特征在于，所述第三电阻的阻值在1ohm-1kohm之间。
7.一种实现GPIO功能的方法，其特征在于，应用于如权利要求1-6中任一所述的在串行外设接口设备上实现GPIO功能的电路，具体包括以下步骤：
步骤S1，所述主设备在一预设周期的开始输出一第一预定时间的高电平以维持所述片选信号线为空闲状态；
步骤S2、所述主设备于一第二预定时间内接收所述主设备的所述片选信号引脚的输入，并判断输入的电平是否为低电平，
若是，判定接收到GPIO信号；
若否，判定未接收到GPIO信号；
步骤S3、所述主设备维持当前状态至所述预设周期结束；
步骤S4、返回步骤S1。
8.根据权利要求7所述的实现GPIO功能的方法，其特征在于，所述预设周期为8毫秒。
9.根据权利要求7所述的实现GPIO功能的方法，其特征在于，所述第一预定时间为3毫秒。
10.根据权利要求7所述的实现GPIO功能的方法，其特征在于，所述第二预定时间为1毫秒。
CN201710645572.9A 2017-08-01 2017-08-01 一种在串行外设接口设备上实现gpio功能的电路及方法 Active CN107480090B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710645572.9A CN107480090B (zh) 2017-08-01 2017-08-01 一种在串行外设接口设备上实现gpio功能的电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710645572.9A CN107480090B (zh) 2017-08-01 2017-08-01 一种在串行外设接口设备上实现gpio功能的电路及方法

Publications (2)

Publication Number Publication Date
CN107480090A CN107480090A (zh) 2017-12-15
CN107480090B true CN107480090B (zh) 2020-08-04

Family

ID=60596890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710645572.9A Active CN107480090B (zh) 2017-08-01 2017-08-01 一种在串行外设接口设备上实现gpio功能的电路及方法

Country Status (1)

Country Link
CN (1) CN107480090B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108763139A (zh) * 2018-04-20 2018-11-06 青岛海信电器股份有限公司 一种i2c通信的控制方法及装置
CN110061732B (zh) * 2019-04-25 2023-05-26 东莞铭普光磁股份有限公司 支持spi通信的电平转换电路及电平转换方法
CN112817895B (zh) * 2021-01-28 2022-04-19 广州安凯微电子股份有限公司 一种基于gpio的通信方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2532534Y (zh) * 2002-01-31 2003-01-22 张其善 台式多功能通用电子商务机
CN1983222A (zh) * 2005-12-17 2007-06-20 鸿富锦精密工业（深圳）有限公司 Spi设备通信电路
CN105182154A (zh) * 2015-08-25 2015-12-23 广东欧珀移动通信有限公司 一种通用串行总线接口检测电路和方法
CN106569973A (zh) * 2016-10-25 2017-04-19 深圳市科陆精密仪器有限公司 串行外设接口复用方法及通信***

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8176209B2 (en) * 2009-11-05 2012-05-08 Electronics And Telecommunications Research Institute Data communication system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2532534Y (zh) * 2002-01-31 2003-01-22 张其善 台式多功能通用电子商务机
CN1983222A (zh) * 2005-12-17 2007-06-20 鸿富锦精密工业（深圳）有限公司 Spi设备通信电路
CN105182154A (zh) * 2015-08-25 2015-12-23 广东欧珀移动通信有限公司 一种通用串行总线接口检测电路和方法
CN106569973A (zh) * 2016-10-25 2017-04-19 深圳市科陆精密仪器有限公司 串行外设接口复用方法及通信***

Also Published As

Publication number Publication date
CN107480090A (zh) 2017-12-15

Similar Documents

Publication Publication Date Title
CN107480090B (zh) 一种在串行外设接口设备上实现gpio功能的电路及方法
CN105677420B (zh) 一种接口管脚配置的方法及装置
CN110785327B (zh) 车辆控制装置
GB2472050A (en) Power management integrated circuit and method of power state transition
CN101453313A (zh) 主从设备通信电路
CN111103827B (zh) 一种服务器工作模式切换装置
US8566631B2 (en) Serially shutting down extension units to time extend power to CPU from charging backup supply
CN104331031A (zh) 功率供应***和方法
US7424315B2 (en) Communication bus system operable in a sleep mode and a normal mode
US9819346B2 (en) PLC system
CN108352993B (zh) 以太网总线、控制设备和用于唤醒以太网总线的控制设备的方法
CN103154852A (zh) 发起设备的强制关机
US20140354079A1 (en) Programmable & simultaneous load switch control for power sequencing
KR102227841B1 (ko) 차량용 센서 시스템 및 이를 이용한 센서 id 할당 방법
US20020117745A1 (en) Integrated circuit stubs in a point-to-point system
CN114910736A (zh) 一种样品芯片的电流测试***
KR102104967B1 (ko) 이중화 보드에서 마스터/슬레이브 설정방법 및 그 보드
CN114401184A (zh) 一种网络通信设备及其方法、电子设备及介质
CN116069715A (zh) 存储装置共享***及存储装置共享方法
CN111095780B (zh) 马达控制装置、马达控制装置的控制方法、控制程序、及记录介质
CN113656341B (zh) 一种芯片启动控制电路及服务器
CN112260967A (zh) 一种交换机电压调节方法、***、终端及存储介质
CN219642236U (zh) 主从机***及储能设备
CN110780589A (zh) 一种主机的竞争产生方法
US20230339330A1 (en) Timing control circuit, in-vehicle center console and vehicle

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant