CN107452753B - 阵列基板及其制造方法、显示面板 - Google Patents
阵列基板及其制造方法、显示面板 Download PDFInfo
- Publication number
- CN107452753B CN107452753B CN201710565700.9A CN201710565700A CN107452753B CN 107452753 B CN107452753 B CN 107452753B CN 201710565700 A CN201710565700 A CN 201710565700A CN 107452753 B CN107452753 B CN 107452753B
- Authority
- CN
- China
- Prior art keywords
- pattern
- layer
- semiconductor pattern
- semiconductor
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 108
- 229920002120 photoresistant polymer Polymers 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 19
- 238000012545 processing Methods 0.000 claims description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 238000002425 crystallisation Methods 0.000 claims description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- 230000008025 crystallization Effects 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 239000011787 zinc oxide Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 238000003491 array Methods 0.000 claims 1
- 239000013078 crystal Substances 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 230000003760 hair shine Effects 0.000 abstract description 2
- -1 boron ion Chemical class 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000007788 liquid Substances 0.000 description 6
- 238000011161 development Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000006356 dehydrogenation reaction Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910017464 nitrogen compound Inorganic materials 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- GRPQBOKWXNIQMF-UHFFFAOYSA-N indium(3+) oxygen(2-) tin(4+) Chemical compound [Sn+4].[O-2].[In+3] GRPQBOKWXNIQMF-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
- H10K50/115—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising active inorganic nanostructures, e.g. luminescent quantum dots
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Nanotechnology (AREA)
- Inorganic Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开一种阵列基板及其制造方法、显示面板。本发明采用垂直叠加方式将QLED器件与TFT相连，在通电时，第一半导体图案和第二半导体图案分别产生的空穴和电子向QLED器件移动，并在QLED器件的发光层中重组而实现发光，光可以从位于QLED器件正上方出射，从而实现TFT区域发光，提高显示面板的开口率。
Description
技术领域
本发明涉及显示技术领域，具体而言涉及一种阵列基板及其制造方法、显示面板。
背景技术
作为一项极具市场应用前景的显示技术，QLED(Quantum Dot Light EmittingDiodes,量子点发光二极管)近年来受到了业界的广泛关注，并在短时间内取得了巨大的发展。当前，QLED器件可以与TFT(Thin Film Transistor,薄膜晶体管)集成在一起，通过TFT控制QLED器件发光。但是，现有TFT的结构元件较多，且多为非透明器件，会遮蔽QLED器件发出的光，从而影响显示面板的开口率。
发明内容
有鉴于此，本发明提供一种阵列基板及其制造方法、显示面板，能够提高显示面板的开口率。
本发明一实施例的阵列基板，包括：
基板；
形成于基板上的第一栅极图案和覆盖第一栅极图案的第一绝缘层；
形成于第一绝缘层上的第一半导体图案，所述第一半导体图案位于第一栅极图案的正上方，且用于通电产生空穴；
覆盖第一半导体图案的坝层，所述坝层开设有凹槽及位于凹槽***的两个第一接触孔，凹槽和两个第一接触孔均暴露第一半导体图案的表面；
形成于凹槽中且与第一半导体图案接触的QLED器件；
形成于坝层上的第二半导体图案，所述第二半导体图案用于通电产生电子，且直接覆盖QLED器件和两个第一接触孔，并可通过两个第一接触孔与第一半导体图案电性连接；
覆盖第二半导体图案的第二绝缘层，所述第二绝缘层开设有暴露第二半导体图案表面的两个第二接触孔；
间隔形成于第二绝缘层上的源极图案和漏极图案，所述源极图案和漏极图案覆盖两个第二接触孔，并可分别通过两个第二接触孔与第二半导体图案电性连接；
覆盖源极图案和漏极图案的第三绝缘层；
形成于第三绝缘层上的第二栅极图案，所述第二栅极图案为透明电极图案且位于QLED器件的正上方。
本发明一实施例的显示面板包括上述阵列基板。
本发明一实施例的阵列基板的制造方法，包括：
在基板上依次形成第一栅极图案及覆盖第一栅极图案的第一绝缘层；
在第一绝缘层上形成第一半导体图案，所述第一半导体图案位于第一栅极图案的正上方，且用于通电产生空穴；
形成覆盖第一半导体图案的坝层，所述坝层开设有凹槽；以及形成位于凹槽中且与第一半导体图案接触的QLED器件；所述坝层还开设有位于凹槽***且暴露第一半导体图案表面的两个第一接触孔；
在坝层上形成第二半导体图案，所述第二半导体图案用于通电产生电子，且直接覆盖QLED器件和两个第一接触孔，并可通过两个第一接触孔与第一半导体图案电性连接；
形成覆盖第二半导体图案的第二绝缘层，所述第二绝缘层开设有暴露第二半导体图案表面的两个第二接触孔；
在第二绝缘层上形成间隔的源极图案和漏极图案，所述源极图案和漏极图案覆盖两个第二接触孔，并可分别通过两个第二接触孔与第二半导体图案电性连接；
形成覆盖源极图案和漏极图案的第三绝缘层；
在第三绝缘层上形成第二栅极图案，所述第二栅极图案为透明电极图案且位于QLED器件的正上方。
有益效果：本发明设计源极图案和漏极图案与第二半导体图案连接以作为QLED器件的上电极，且第一半导体图案作为QLED器件的下电极，相当于采用垂直叠加方式将QLED器件与TFT相连，在对第二栅极图案和第一栅极图案分别施加正负电压时，第一半导体图案和第二半导体图案分别产生的空穴和电子朝向QLED器件移动，并在QLED器件的发光层中重组而实现发光，光可以从位于QLED器件正上方出射，从而能够实现TFT区域发光，提高显示面板的开口率。
附图说明
图1是本发明一实施例的阵列基板的结构剖视图；
图2是本发明阵列基板的制造方法一实施例的流程示意图；
图3是基于图2所示方法制造阵列基板的场景示意图；
图4是本发明一实施例的显示面板的结构剖视图。
具体实施方式
下面结合本发明实施例中的附图，对本发明所提供的示例性的实施例的技术方案进行清楚、完整地描述。在不冲突的情况下，下述各个实施例及实施例中的技术特征可以相互组合。
图1是本发明一实施例的阵列基板的结构剖视图。如图1所示，本实施例的阵列基板10包括基板11及形成于基板11上的各层结构元件：第一第一栅极图案121、第一绝缘层131、第一半导体图案14、坝层(Bank Layer)15、QLED器件16、第二半导体图案17、第二绝缘层132、源极图案122、漏极图案123、第三绝缘层133、第二栅极图案18。
第一绝缘层131又称栅极绝缘层(Gate Insulation Layer,GI层)，形成于基板11上并覆盖第一栅极图案121。
第一半导体图案14形成于第一绝缘层131上，且位于第一栅极图案121的正上方。
坝层15形成于第一绝缘层131上并覆盖第一半导体图案14，且坝层15开设有凹槽151以及位于凹槽151***的两个第一接触孔152，两个第一接触孔152的尺寸可以相同，凹槽151的尺寸大于任一个第一接触孔152的尺寸，凹槽151和两个第一接触孔152可视为坝层15的开口，该开口用于暴露第一半导体图案14的表面。
QLED器件16形成于凹槽151中且与第一半导体图案14面接触。
第二半导体图案17形成于坝层15上，且直接覆盖QLED器件16和两个第一接触孔152，第二半导体图案17可分别通过两个第一接触孔152与第一半导体图案14电性连接。
第二绝缘层132形成于坝层15上并覆盖第二半导体图案17，且第二绝缘层132开设有暴露第二半导体图案17表面的两个第二接触孔134。
源极图案122和漏极图案123为同层结构，两者间隔形成于第二绝缘层132上，源极图案122覆盖其中一个第二接触孔134，漏极图案123覆盖另一个第二接触孔134，源极图案122和漏极图案123可分别通过两个第二接触孔134与第二半导体图案17电性连接。
第三绝缘层133形成于第二绝缘层132上，并覆盖源极图案122和漏极图案123。
第二栅极图案18形成于第三绝缘层133上，并位于QLED器件16的正上方。该第二栅极图案18可以为透明电极图案，其制造材质包括但不限于ITO(Indium Tin Oxide,氧化铟锡)。
其中，第一栅极图案121、源极图案122和漏极图案123所在区域为阵列基板10的TFT区域，鉴于QLED器件16设置于第一栅极图案121与源极图案122(或漏极图案123)之间，因此本实施例相当于采用垂直叠加方式将QLED器件16与TFT相连。
另外，源极图案122和漏极图案123与第二半导体图案17连接，且第二半导体图案17覆盖QLED器件16，相当于源极图案122和漏极图案123与QLED器件16的上电极连接，或者说，源极图案122和漏极图案123可视为QLED器件16的上电极。第一半导体图案14与QLED器件16连接，相当于第一半导体图案14与QLED器件16的下电极连接，或者说，第一半导体图案14可视为QLED器件16的下电极。
在对第二栅极图案18施加正电压，并对第一栅极图案121施加负电压时，第一半导体图案14中的原子会聚集形成空穴，以第一半导体图案14为p型LTPS(Low TemperaturePoly-silicon,低温多晶硅)图案为例，p型LTPS图案中的P-Si(多晶硅)会聚集形成空穴，而第二半导体图案17会产生电子。当对源极图案122和漏极图案123施加电压降，例如对源极图案122施加灰阶电压而未对漏极图案123施加电压时，电子受到电压降所提供的电场力作用在第二半导体图案17中运动，空穴受到电场力作用在第一半导体图案14中移动，朝向QLED器件16移动的电子和空穴在QLED器件16的发光层中汇聚形成光子(Exciton,又称激发子)，光子重组即可发光。鉴于第二半导体图案17、第二绝缘层132、第三绝缘层133以及第二栅极图案18均由透光材料制得，因此QLED器件16发出的光可以从位于QLED器件16正上方的第二栅极图案18出射，从而实现TFT区域发光，相比较于现有技术，本实施例增大了每一像素的发光面积，因此能够提高显示面板的开口率。
在本实施例中，第二半导体图案17可以为n型IGZO(Indium Gallium Zinc Oxide,铟镓锌氧化物)图案。第一半导体图案14可以为经过重掺杂处理的p型LTPS图案，具体地，第一半导体图案14的中间区域未经过重掺杂处理，而其两端为重掺杂有硼离子的重掺杂区域141，由此，第二半导体图案17通过两个第一接触孔152与第一半导体图案14的重掺杂区域141电性连接，两者之间的接触阻抗较小。
下面介绍图1实施例的阵列基板10的制造方法。
图2是本发明一实施例的阵列基板的制造方法的流程示意图，图3是基于图2所示方法制造阵列基板的场景示意图。为便于描述，对于相同结构元件，本实施例采用与图1所示的相同标号进行标识。
请参阅图2，本实施例的制造方法包括步骤S21～S28。
S21：在基板上依次形成第一栅极图案及覆盖第一栅极图案的第一绝缘层。
如图3所示，基板11可以为玻璃基材、透明塑料基材、可挠式基材等透光基材。当然，本实施例的基板11也可以设置有钝化保护层，例如基板11可以包括衬底基材和形成于衬底基材上的钝化保护层，衬底基材可以为玻璃基材、透明塑料基材、可挠式基材等透光基材，钝化保护层的材料包括但不限于硅氮化合物，例如Si3N4(四氮化三硅，简称氮化硅)，以保护基板11表面的结构稳定性。
本实施例可以通过光罩制程在基板11上形成具有预定图案的第一栅极图案121。具体而言，首先可以采用CVD(Chemical vapor deposition,化学气相沉积)方法在基板11上形成一整面金属层，然后在该金属层上涂布一整面光阻层，再采用光罩对光阻层依次曝光处理和显影处理，完全曝光部分的光阻可以被显影液去除，未曝光部分的光阻未被显影液去除，接着刻蚀去除未被光阻层遮盖的金属层，并去除光阻层，最终保留的金属层即可形成为TFT的第一栅极图案121。
本实施例可采用CVD方法在第一栅极图案121上形成第一绝缘层(GateInsulation Layer,GI,又称栅极绝缘层)131，该第一绝缘层131为覆盖第一栅极图案121的一整面结构，其材质可以为硅氧化物(SiOx)。当然，栅极第一绝缘层131也可以包括依次形成于第一栅极图案121上的硅氧化合物层和硅氮化合物，例如SiO2(二氧化硅)和Si3N4(三氮化硅)，从而能够提高栅极第一绝缘层131的耐磨损能力和绝缘性能。
S22：在第一绝缘层上形成第一半导体图案，所述第一半导体图案位于第一栅极图案的正上方，且用于通电产生空穴。
参阅图3，本实施例可以采用CVD方法在第一绝缘层131上形成无定形硅(a-Si)图案，然后对无定形硅图案进行除氢处理，并利用铝、铜等金属诱导a-Si结晶，接着对结晶后的无定形硅图案进行p型处理。所谓p型处理是指在结晶后的无定形硅图案中掺入三价元素，例如硼，使之取代晶格中硅原子，从而形成p型LTPS图案。
进一步地，本实施例可以仅对p型LTPS图案的两端进行重掺杂处理，以在p型LTPS图案的两端形成重掺杂区域141。
当然，其他实施例也可以直接在第一绝缘层131覆盖一整面结构的无定形硅，然后通过除氢处理、结晶处理及p型处理得到一整面结构的p型LTPS，接着在一整面结构的p型LTPS上覆盖一光阻层，并对光阻层曝光及显影处理，以去除位于第一栅极图案121正上方之外的光阻层，而第一栅极图案121正上方的光阻层被保留，继而刻蚀去除未被所述曝光后的光阻层遮盖的p型LTPS，从而形成p型LTPS图案。
S23：形成覆盖第一半导体图案的坝层，所述坝层设有凹槽；以及形成位于凹槽中且与第一半导体图案接触的QLED器件；坝层还开设有位于凹槽***且暴露第一半导体图案表面的两个第一接触孔。
本实施例可以通过光罩制程形成所述坝层15。具体而言：
首先可以采用CVD方法形成一整面硅氧化合物层30，然后在该硅氧化合物层30上涂布一整面光阻层(称为第一光阻层)，再采用光罩对该第一光阻层依次进行曝光处理和显影处理，位于两个重掺杂区域141之间的正上方的第一光阻层被完全曝光，完全曝光部分的光阻可以被显影液去除，而未曝光部分的光阻未被显影液去除，接着刻蚀去除未被本次显影后的第一光阻层遮盖的硅氧化合物层30，从而形成暴露第一半导体图案14表面的凹槽151。接着去除剩余的第一光阻层。
继而，在凹槽151中形成与第一半导体图案14接触的QLED器件16。其中，QLED器件16的尺寸受凹槽151的尺寸所限定，本实施例可以根据实际需要设置凹槽151的大小。
进一步地，在硅氧化合物层30上涂布一整面光阻层(称为第二光阻层)，并采用光罩对该第二光阻层依次进行曝光处理和显影处理，以去除位于两个重掺杂区域141正上方的第二光阻层，接着刻蚀去除未被本次显影处理后的第二光阻层遮盖的硅氧化合物层30，以此形成分别暴露两个重掺杂区域141表面的两个第一接触孔152。最后通过灰化处理去除剩余的第二光阻层，从而得到上述坝层15。
上述方法通过两次光罩制程形成坝层15，即，凹槽151和第一接触孔152分别通过一次光罩制程制得。本发明其他实施例可以仅通过一次光罩制程制得凹槽151和两个第一接触孔152。具体地，首先在第一半导体图案14上覆盖一整面硅氧化合物层30，并在该一整面硅氧化合物层30上覆盖光阻层，接着对光阻层依次进行曝光处理和显影处理，以去除位于两个重掺杂区域141正上方的光阻层、以及位于两个重掺杂区域141之间的正上方的光阻层。进一步地，刻蚀去除未被显影处理后的光阻层遮盖的硅氧化合物层30，以形成暴露第一半导体图案14表面的凹槽151和分别暴露两个重掺杂区域141表面的两个第一接触孔152。最后通过灰化处理去除剩余的光阻层，即可得到上述坝层15。
S24：在坝层上形成第二半导体图案，第二半导体图案用于通电产生电子，且直接覆盖QLED器件和两个第一接触孔，并可通过两个第一接触孔与第一半导体图案电性连接。
本实施例可以采用CVD方法在坝层15上形成一整面结构的IGZO层，然后在该IGZO层上涂布一整面光阻层，再采用光罩对该光阻层依次进行曝光处理和显影处理，位于第一栅极图案121正上方之外的光阻层被完全曝光，完全曝光部分的光阻可以被显影液去除，而未曝光部分的光阻未被显影液去除，接着刻蚀去除未被本次显影后的光阻层遮盖的IGZO层，从而形成图3所示的第二半导体图案17。
S25：形成覆盖第二半导体图案的第二绝缘层，所述第二绝缘层开设有暴露第二半导体图案表面的两个第二接触孔。
S26：在第二绝缘层上形成间隔的源极图案和漏极图案，所述源极图案和漏极图案覆盖两个第二接触孔，并可分别通过两个第二接触孔与第二半导体图案电性连接。
S27：形成覆盖源极图案和漏极图案的第三绝缘层。
S28：在第三绝缘层上形成第二栅极图案，第二栅极图案为透明电极图案且位于QLED器件的正上方。
第二绝缘层132、源极图案122、漏极图案123、第三绝缘层133以及第二栅极图案18的制造原理及过程，可参阅现有技术，此处不再予以赘述。
本实施例的方法可制得与图1所示结构相同的阵列基板，因此本实施例的方法也具有上述有益效果。
本发明还提供一实施例的显示面板，如图4所示，该显示面板40包括第一基板41和第二基板42，上述阵列基板10可以为两基板中的任一个。因此，该显示面板40也具有上述有益效果。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种阵列基板，包括基板、形成于所述基板上的第一栅极图案和覆盖所述第一栅极图案的第一绝缘层、形成于所述第一绝缘层上的第一半导体图案、源极图案和漏极图案，所述第一半导体图案位于所述第一栅极图案的正上方，且用于通电产生空穴，其特征在于，
所述阵列基板还包括：
覆盖所述第一半导体图案的坝层，所述坝层开设有凹槽及位于所述凹槽***的两个第一接触孔，所述凹槽和所述两个第一接触孔均暴露所述第一半导体图案的表面；
形成于所述凹槽中且与所述第一半导体图案接触的QLED器件；
形成于所述坝层上的第二半导体图案，所述第二半导体图案用于通电产生电子，且直接覆盖所述QLED器件和所述两个第一接触孔，并可通过所述两个第一接触孔与所述第一半导体图案电性连接；
覆盖所述第二半导体图案的第二绝缘层，所述第二绝缘层开设有暴露所述第二半导体图案表面的两个第二接触孔；
所述源极图案和漏极图案间隔形成于所述第二绝缘层上，所述源极图案和漏极图案覆盖所述两个第二接触孔，并可分别通过所述两个第二接触孔与所述第二半导体图案电性连接；
覆盖所述源极图案和漏极图案的第三绝缘层；
形成于所述第三绝缘层上的第二栅极图案，所述第二栅极图案为透明电极图案且位于所述QLED器件的正上方。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一半导体图案包括p型低温多晶硅LTPS图案，所述第二半导体图案包括n型铟镓锌氧化物IGZO图案。
3.根据权利要求2所述的阵列基板，其特征在于，所述p型LTPS图案还包括位于其两端的重掺杂区域，所述第二半导体图案通过所述两个第一接触孔与所述第一半导体图案的重掺杂区域电性连接。
4.一种显示面板，其特征在于，所述显示面板包括上述权利要求1～3任一项所述的阵列基板。
5.一种阵列基板的制造方法，其特征在于，所述方法包括：
在基板上依次形成第一栅极图案及覆盖所述第一栅极图案的第一绝缘层；
在所述第一绝缘层上形成第一半导体图案，所述第一半导体图案位于所述第一栅极图案的正上方，且用于通电产生空穴；
形成覆盖所述第一半导体图案的坝层，所述坝层设有凹槽；以及形成位于所述凹槽中且与所述第一半导体图案接触的QLED器件；所述坝层还开设有位于所述凹槽***且暴露所述第一半导体图案表面的两个第一接触孔；
在所述坝层上形成第二半导体图案，所述第二半导体图案用于通电产生电子，且直接覆盖所述QLED器件和所述两个第一接触孔，并可通过所述两个第一接触孔与所述第一半导体图案电性连接；
形成覆盖所述第二半导体图案的第二绝缘层，所述第二绝缘层开设有暴露所述第二半导体图案表面的两个第二接触孔；
在所述第二绝缘层上形成间隔的源极图案和漏极图案，所述源极图案和漏极图案覆盖所述两个第二接触孔，并可分别通过所述两个第二接触孔与所述第二半导体图案电性连接；
形成覆盖所述源极图案和漏极图案的第三绝缘层；
在所述第三绝缘层上形成第二栅极图案，所述第二栅极图案为透明电极图案且位于所述QLED器件的正上方。
6.根据权利要求5所述的方法，其特征在于，所述在所述第一绝缘层上形成第一半导体图案，包括：
在所述第一绝缘层上形成无定形硅图案；
对所述无定形硅图案依次进行结晶处理和p型处理，以得到p型低温多晶硅LTPS图案。
7.根据权利要求6所述的方法，其特征在于，所述无定形硅图案为覆盖所述第一绝缘层的一整面结构，得到的p型LTPS图案为覆盖所述第一绝缘层的一整面结构，在得到所述p型LTPS图案之后，
所述在所述第一绝缘层上形成第一半导体图案，还包括：
在所述p型LTPS图案上覆盖一光阻层；
对所述光阻层曝光，以去除位于第一栅极图案正上方之外的光阻层；
刻蚀去除未被所述曝光后的光阻层遮盖的p型LTPS图案。
8.根据权利要求6所述的方法，其特征在于，在得到所述p型LTPS图案之后，所述在所述第一绝缘层上形成第一半导体图案，还包括：
对所述p型LTPS图案的两端进行重掺杂处理，以在所述p型LTPS图案的两端形成重掺杂区域。
9.根据权利要求8所述的方法，其特征在于，
形成覆盖所述第一半导体图案的坝层，所述坝层设有凹槽；以及形成位于所述凹槽中且与所述第一半导体图案接触的QLED器件；所述坝层还开设有位于所述凹槽***且暴露所述第一半导体图案表面的两个第一接触孔，包括：
在所述第一半导体图案上覆盖一整面坝层；
在所述一整面坝层上覆盖第一光阻层；
对所述第一光阻层进行曝光，以去除位于两个所述重掺杂区域之间的正上方的第一光阻层；
刻蚀去除未被所述曝光后的第一光阻层遮盖的坝层，以此形成暴露所述第一半导体图案表面的凹槽；
去除剩余的第一光阻层；
在所述凹槽中形成与所述第一半导体图案接触的QLED器件；
在所述坝层上覆盖第二光阻层；
对所述第二光阻层进行曝光，以去除位于两个所述重掺杂区域正上方的第二光阻层；
刻蚀去除未被所述曝光后的第二光阻层遮盖的坝层，以此形成暴露所述重掺杂区域表面的两个第一接触孔；
去除剩余的第二光阻层。
10.根据权利要求8所述的方法，其特征在于，
形成覆盖所述第一半导体图案的坝层，所述坝层设有凹槽；以及形成位于所述凹槽中且与所述第一半导体图案接触的QLED器件；所述坝层还开设有位于所述凹槽***且暴露所述第一半导体图案表面的两个第一接触孔，包括：
在所述第一半导体图案上覆盖一整面坝层；
在所述一整面坝层上覆盖光阻层；
对所述光阻层进行曝光，以去除位于两个所述重掺杂区域正上方的光阻层，以及位于两个所述重掺杂区域之间的正上方的光阻层；
刻蚀去除未被所述曝光后的光阻层遮盖的坝层，以形成暴露所述第一半导体图案表面的凹槽和分别暴露两个所述重掺杂区域表面的两个第一接触孔；
在所述凹槽中形成与所述第一半导体图案接触的QLED器件。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710565700.9A CN107452753B (zh) | 2017-07-12 | 2017-07-12 | 阵列基板及其制造方法、显示面板 |
| US15/739,705 US10361226B2 (en) | 2017-07-12 | 2017-08-22 | Array substrate, manufacturing method for the same and display panel |
| PCT/CN2017/098441 WO2019010758A1 (zh) | 2017-07-12 | 2017-08-22 | 阵列基板及其制造方法、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710565700.9A CN107452753B (zh) | 2017-07-12 | 2017-07-12 | 阵列基板及其制造方法、显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107452753A CN107452753A (zh) | 2017-12-08 |
| CN107452753B true CN107452753B (zh) | 2019-07-12 |
Family
ID=60487911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710565700.9A Active CN107452753B (zh) | 2017-07-12 | 2017-07-12 | 阵列基板及其制造方法、显示面板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107452753B (zh) |
| WO (1) | WO2019010758A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108511343A (zh) * | 2018-01-19 | 2018-09-07 | 昆山国显光电有限公司 | 薄膜晶体管的制作方法及薄膜晶体管、显示模组 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105185790A (zh) * | 2015-09-24 | 2015-12-23 | 深圳市华星光电技术有限公司 | 阵列基板及其制作方法 |
| CN105206641A (zh) * | 2015-10-12 | 2015-12-30 | Tcl集团股份有限公司 | Qled与tft集成器件及其制备方法 |
| CN105304651A (zh) * | 2015-11-25 | 2016-02-03 | 深圳市华星光电技术有限公司 | 阵列基板、显示器及阵列基板的制备方法 |
| JP2016042449A (ja) * | 2014-08-19 | 2016-03-31 | 株式会社ジャパンディスプレイ | 表示装置 |
-
2017
- 2017-07-12 CN CN201710565700.9A patent/CN107452753B/zh active Active
- 2017-08-22 WO PCT/CN2017/098441 patent/WO2019010758A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016042449A (ja) * | 2014-08-19 | 2016-03-31 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN105185790A (zh) * | 2015-09-24 | 2015-12-23 | 深圳市华星光电技术有限公司 | 阵列基板及其制作方法 |
| CN105206641A (zh) * | 2015-10-12 | 2015-12-30 | Tcl集团股份有限公司 | Qled与tft集成器件及其制备方法 |
| CN105304651A (zh) * | 2015-11-25 | 2016-02-03 | 深圳市华星光电技术有限公司 | 阵列基板、显示器及阵列基板的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019010758A1 (zh) | 2019-01-17 |
| CN107452753A (zh) | 2017-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106057735B (zh) | Tft背板的制作方法及tft背板 | |
| KR100787464B1 (ko) | 박막 트랜지스터, 및 그 제조방법 | |
| US10361256B2 (en) | OLED back plate | |
| US20160064418A1 (en) | Array substrate and method for fabricating array substrate, and display device | |
| CN105929615B (zh) | 一种薄膜晶体管阵列基板及液晶面板 | |
| CN104752343B (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| US10068809B2 (en) | TFT backplane manufacturing method and TFT backplane | |
| JP2019511831A (ja) | Ｔｆｔアレイ基板及びその製造方法、表示装置 | |
| WO2016008226A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示设备 | |
| CN104201188A (zh) | Oled像素单元及其制备方法、显示面板和显示装置 | |
| WO2019184252A1 (zh) | 柔性tft背板的制作方法及柔性tft背板 | |
| CN103403873A (zh) | 偏移电极tft结构 | |
| KR102087029B1 (ko) | 표시장치 및 이의 제조방법 | |
| KR20150056052A (ko) | 박막 트랜지스터 구동 백 플레이트 및 그 제조방법 | |
| CN106129086B (zh) | Tft基板及其制作方法 | |
| CN105938800A (zh) | 薄膜晶体管的制造方法及阵列基板的制造方法 | |
| CN108807556A (zh) | 一种光学传感器件及其制作方法、显示器件、显示设备 | |
| CN107359177A (zh) | 一种柔性背板的制作方法、液晶显示面板以及oled显示面板 | |
| CN109166802A (zh) | Ltps阵列基板及其制造方法、显示面板 | |
| US9891501B2 (en) | Polycrystalline silicon thin film transistor device and method of fabricating the same | |
| CN107342295A (zh) | 薄膜晶体管阵列面板 | |
| CN107706209A (zh) | 有机电致发光显示面板及其制作方法 | |
| CN105789317A (zh) | 薄膜晶体管器件及其制备方法 | |
| US9252284B2 (en) | Display substrate and method of manufacturing a display substrate | |
| CN107452753B (zh) | 阵列基板及其制造方法、显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |