CN107431055B - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN107431055B CN107431055B CN201580077552.5A CN201580077552A CN107431055B CN 107431055 B CN107431055 B CN 107431055B CN 201580077552 A CN201580077552 A CN 201580077552A CN 107431055 B CN107431055 B CN 107431055B
- Authority
- CN
- China
- Prior art keywords
- lead
- gap
- bending section
- base end
- towards
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49537—Plurality of lead frames mounted in one device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
半导体装置(100)包括:本体部(50);半导体元件(51);封装部(60);以及从封装部(60)朝作为向外方向的第一方向突出的第一引线(10),其中,第一引线(10)具有:第一基端部(11),沿第一方向设置;突出部(12),从第一基端部(11)朝第二方向突出,并且形成有用于将定位突起(210)***的定位孔(13);以及第一前端部(17),经由弯曲部(15)设置在第一基端部(11)上,突出部(12)上形成有缝隙(14),定位孔(13)的第一基端部(11)一侧的定位孔侧端部(13a)位于:比从缝隙(14)上的弯曲部一侧的缝隙侧端部(14a)沿第一方向延伸的直线上或位于比该直线更靠近弯曲部(15)的相反一侧。
Description
技术领域
本发明涉及半导体装置。
背景技术
以往,将由功率模块构成的半导体装置固定在作为外部构件的散热器上或固定在框体内是一种普遍的做法。在将半导体装置固定在例如框体内时,例如一般会使用螺栓,但是在将用于使螺栓通过的贯穿孔与螺孔进行对位时,由于半导体装置相对于框体容易发生位置,因此会导致装配作业的效率低下。为了解决这一问题,特开2015-120367中公开了一种构成方案。该特开2015-120367中公开的半导体装置具有一种:在被固定至框体前,将该半导体装置相对于框体进行定位的定位手段。并且,还公开了该定位手段是由:被设置在框体的侧壁部的内侧的定位突起、以及被设置在功率模块上的具有与定位突起嵌合的嵌合孔的定位用端子所构成。然而,一旦像特开2015-120367 般设置了定位用端子,就必须要确保用于设置定位用端子所需的空间。这就会导致半导体装置的外形尺寸变大。
另外,虽然在构成引线框架的厚板金属板上所具备的螺栓固定孔的两侧或周围配置缝隙(Slit)的方法已被普遍认知(特开2002-305280),但是该特开2002-305280中所使用的缝隙,仅仅是用于对被缝隙所包围的范围进行挤压加工。
本发明的目的是提供一种:能够在相对于外部构件进行固定时,在不使外形尺寸变大的情况下以高精度进行定位的半导体装置。
发明内容
本发明所涉及的半导体装置,其特征在于,包括:
本体部;
半导体元件,被安装在所述本体部上;
封装部,利用封装树脂覆盖所述本体以及所述半导体元件,并且相对于外部构件固定;以及
第一引线,与所述半导体元件电气连接,并且从所述封装部朝作为向外方向的第一方向突出,
其中,所述第一引线具有:第一基端部,沿所述第一方向设置;突出部,从所述第一基端部朝与所述第一方向不同的第二方向突出,并且形成有用于将定位突起***的定位孔;以及第一前端部,经由弯曲部设置在所述第一基端部上,并且朝与所述第一方向以及所述第二方向不同的反向延伸,用于与外部电路电气连接,
所述突出部上形成有缝隙,
所述定位孔的中心部位于:比从所述缝隙上的弯曲部一侧的缝隙侧端部沿所述第一方向延伸的直线更靠近弯曲部的相反一侧。
在本发明涉及的半导体装置中,也可以是:
所述定位孔的第一基端部一侧的定位孔侧端部位于:从所述缝隙的弯曲部一侧的缝隙侧端部沿所述第一方向延伸的直线上或位于比该直线更靠近弯曲部的相反一侧。
在本发明涉及的半导体装置中,也可以是:
所述缝隙在所述第二方向上与所述弯曲部邻接设置。
在本发明涉及的半导体装置中,也可以是:
进一步包括:第二引线,从所述封装部朝向外方向突出,并且沿所述封装部的一个侧面与所述第一引线并列配置,
所述第一引线位于比所述第二引线更靠近所述一个侧面的宽度方向上的端部一侧。
在本发明涉及的半导体装置中,也可以是:
所述突出部从所述第一基端部朝不存在所述第二引线的反向突出。
在本发明涉及的半导体装置中,也可以是:
进一步包括:第二引线,从所述封装部朝向外方向突出,并且沿所述封装部的一个侧面与所述第一引线并列配置,
所述第一引线的所述第一基端部的宽度,与所述第二引线的基端部的宽度相同。
在本发明涉及的半导体装置中,也可以是:
进一步包括:第二引线,从所述封装部朝向外方向突出,并且沿所述封装部的一个侧面与所述第一引线并列配置,
所述第一引线被设置有两个,
所述第一引线的一方位于所述第二引线的所述一个侧面的宽度方向上的一端部一侧,
所述第一引线的另一方位于所述第二引线的所述一个侧面的宽度方向上的另一端部一侧,
各突出部从所述第一基端部朝不存在所述第二引线的方向突出。
发明效果
根据本发明,由于设置有与半导体元件以及外部电路电气连接的第一引线,因此就不必像特开2015-120367那样专门再设置不与半导体元件电气连接的定位用端子。这样,外形尺寸就能够保持与以往同等程度的水平(即,能够将外形尺寸设计得比特开2015-120367中公开的半导体装置更小)。另外,还由于在突出部上设置有缝隙的同时,定位孔的中心部位于:比从该缝隙的弯曲部一侧的缝隙侧端部沿第一方向延伸的直线更加靠近弯曲部的相反一侧,因此就能够在折弯后形成弯曲部时防止被形成在突出部上的定位孔发生变形。所以,本发明的半导体装置由于能够抑制形成弯曲部时折弯加工所引起的定位孔变形,从而能够高精度地来进行使用定位孔的定位。
简单附图说明
图1是本发明的第一实施方式涉及的半导体装置还未被树脂封装时的平面图。
图2是本发明第一实施方式涉及的半导体装置的平面图。
图3是本发明第一实施方式涉及的半导体装置的斜视图。
图4是将本发明第一实施方式涉及的半导体装置安装至框体时的装配图。
图5(a)是将本发明第一实施方式涉及的半导体装置安装至框体后的平面图,图5(b)是沿直线B-B切割图5(a)后的截面图。
图6是将本发明第一实施方式涉及的一例半导体装置的定位孔附近放大后的平面图。
图7是将本发明第一实施方式涉及的另一例半导体装置的定位孔附近放大后的平面图。
图8是将本发明第一实施方式中涉及的第二引线放大后的平面图。
图9是本发明第一实施方式涉及的形态中,在进行切割从而形成第一引线、第二引线以及第三引线之前的平面图。
图10是本发明第而实施方式涉及的半导体装置的平面图。
具体实施方式
第一实施方式
《构成》
如图1所示,本实施方式的半导体装置100,包括:本体部50;以及经由多个导体层52被安装在本体部50上的多个半导体元件51。另外,半导体装置 100还具有:利用封装树脂62将本体部50以及半导体元件51覆盖,并且相对于外部构件固定的封装部60(参照图2);以及与半导体元件51电气连接,并且从封装部60朝作为向外方向的第一方向突出的第一引线10(参照图1)。半导体元件51、第一引线10、以及后述的第二引线20和第三引线30之间,是通过导电层52、导线(Wire)53等进行连接后来实现电气连接的。本实施方式中的本体部50为板状,并且载置有多个半导体元件51。另外,本实施方式中的“第一方向”是指图1中的“下方向”。
如图2所示,图中标有封装部60、框体61、以及被填充至框体61中的封装树脂62。框体61上设置有用于将框体61相对于外部构件进行固定并且用于***螺栓等固定构件230(参照图4)的贯穿孔63。作为外部构件,作为一例,可以例举被搭载在车辆上的框体200(参照图4)。在本实施方式中,虽然将使用框体200来作为外部构件进行说明,但其不仅限于此。
本实施方式中的第一引线10为板状。如图6以及图7所示,第一引线10具有:沿第一方向设置的第一基端部11;在从第一基端部11朝与第一方向不同的第二方向突出,并且形成有用于将定位突起210(参照图4以及图5(a)和5(b))***的定位孔13的突出部12;以及经由弯曲部15设置在第一基端部11上,并且朝与第一方向以及第二方向不同的方向延伸,用于与外部电路电气连接的第一前端部17。本实施方式中的“第二方向”是指图1中的“左方向”。另外,作为一例,第一前端部17如图3所示,在与第一方向以及第二方向垂直相交的方向上延伸。图4以及图5(a)和5(b)中所示的定位突起210例如使由树脂材料形成的。相比定位孔13,定位突起210可以略微小一些,并且在将定位突起210***定位孔13 的状态下半导体装置100就会转动。也可以是定位突起210呈锥形,一旦将定位突起210***定位孔13,定位孔13的内周面与定位突起210的外周面就会发生接触。在此状态下半导体装置100就会转动。
如图6以及图7所示,第一引线10的突出部12上形成有缝隙14。定位孔13 的第一基端部11一侧的定位孔侧端部13a也可以位于:从缝隙14的弯曲部一侧的缝隙侧端部14a沿第一方向延伸的直线上(参照图7)或比该直线更靠近弯曲部15的相反一侧。第一基端部11一侧的定位孔侧端部13a位于从缝隙14的弯曲部一侧的缝隙侧端部14a沿第一方向延伸的直线上,例如是指:在弯曲部一侧的缝隙侧端部14a上,将具有第一引线10的宽度(图6以及图7中左右方向的长度)的1/50粗细的“沿第一方向延伸的直线”的中心进行定位后,则第一基端部11一侧的定位孔侧端部13a位于这条直线上。另外,“沿第一方向延伸的直线”与后述的沿“第三方向”延伸的直线为相同含义,所以在本实施方式中使用了“沿第一方向延伸的直线”这一表述。
如图6以及图7所示,缝隙14可以在第二方向上与弯曲部15邻接设置。缝隙 14的长度例如可以设定为从封装部60朝向外方向突出的第一基端部11的长度的1/25~1/5。通过将缝隙14的长度加长,就能够提高后述的抑制定位孔13变形的效果。另一方面,通过缩短缝隙14的长度,就能够在不加长从封装部60 朝向外方向突出的第一基端部11的长度的情况下,采用大的定位孔13。
在本实施方式中,如图1至图3所示,还设置有:从封装部60朝向外方向突出,并且沿封装部60的一个侧面(图1中的下方侧面)与第一引线10并列配置的第二引线20。并且第一引线10比第二引线20更靠近一个侧面的宽度方向上的端部一侧。具体来说,本实施方式中设置有多个(四个)第二引线20。并且,在比该第二引线20更靠近宽度方向上的端部一侧中的一个即图1中的左侧设置有第一引线10。
本实施方式的第二引线20呈板状。各第二引线20如图8所述,可以具有:沿第一方向设置的第二基端部21、以及经由弯曲部25设置在第二基端部21上,并且朝与第一方向以及第二方向不同的方向延伸的,用于与外部电路电气连接的第二前端部27。在本实施方式中,作为一例,如图3所示,第二前端部27 在与第一方向以及第二方向垂直相交的方向上延伸,并且与第一前端部17相平行地延伸。
突出部12可以从第一基端部11朝不存在有第二引线20的方向突出。在图1 所示的形态中,突出部12是从第一基端部11朝图1中的左方向突出。
第一引线10的第一基端部11的宽度W1(参照图6以及图7)可以与第二基端部21的宽度W2(参照图8)相同。但也不限于此,第一基端部11的宽度W1也可以比第二基端部21的宽度W2更大或更小。另外,在本实施方式中,第一基端部11的宽度W1与第一引线10的弯曲部15的宽度是相同的。本实施方式中的“宽度相同”是指相对整体的大小的±5%范围内的大小。即,第一基端部11 的宽度W1与第二基端部21的宽度W2相同,指的是W1的值是在:0.95×W2~1.05 ×W2的范围内。
另外,突出部12的宽度W3(参照图6以及图7)可以比第一基端部11的宽度W1更大或更小,也可以是与第一基端部11的宽度W1相同。突出部12的宽度 W3也可以基于定位孔13的大小来决定。在定位孔13的大小较小的情况下可以减小突出部12的宽度W3,并且可以减小第一引线10在宽度方向上的大小。
如图1至图3所示,可以设置有从封装部60朝向外方向突出,并且沿封装部60的另一侧面配置的第三引线30。本实施方式中的封装部60几乎呈矩形。本实施方式中的“另一个侧面”指的是与“一个侧面”相对的侧面,在图1中指的是上方侧面。如图1所示,第三引线30被设置有多个。
各第三引线30可以具有:沿与第一方向相反的第三方向(图1中的上方向) 设置的第三基端部31、以及经由弯曲部35设置在第三基端部31上,并且朝与第三方向以及第二方向不同的方向延伸的,用于与外部电路电气连接的第三前端部37。在本实施方式中,如图3所示,第三前端部37在与第三方向以及第二方向垂直相交的方向上延伸,并且与第一前端部17以及第二前端部27相平行地延伸。在图1中,是将与第二方向相反的方向作为第四方向来标注的。
在本实施方式中,第三基端部31的宽度比第二基端部21的宽度W2更窄。第三引线30的数量比第一引线10以及第二引线20的合计数量更多。不过这仅仅是一个示例,第三基端部31的宽度也可以是比第二基端部21的宽度W2更宽。第三引线30的数量也可以是比第一引线10以及第二引线20的合计数量更少。
图9展示的是在切割后形成第一引线10、第一引线10以及第三引线30之前的构件平面图。在像这样的平板状的引线框110上,形成有:平板状的预设 (Pre)第一引线10a、预设第二引线20a、以及预设第三引线30a。
如图9所示,定位孔13可以位于比连接带(Tie-bar)80更靠近第一方向一侧(图9中的下方一侧),并且还位于比用于形成弯曲部15的预定部位17a更靠近第三方向一侧(图9中的上方一侧)。在形成弯曲部15、25、35时,例如可以通过未图示的夹持部一边将基端部11、21、31夹持,一边将前端部90进行90度折弯处理。
《作用·效果》
接下来,将对由上述构成组成的本实施方式所涉及的还未进行说明的作用以及效果进行说明。
由于本实施方式设置有与半导体元件51以及外部电路电气连接的第一引线10,因此就不必像特开2015-120367那样专门再设置不与半导体元件电气连接的定位用端子。这样,外形尺寸就能够保持与以往同等程度的水平(即,能够将外形尺寸设计得比特开2015-120367中公开的半导体装置更小)。另外,还由于在突出部12上设置有缝隙14的同时,定位孔13的中心部位于:比从该缝隙14的弯曲部一侧的缝隙侧端部14a沿第一方向延伸的直线更加靠近弯曲部15的相反一侧,因此就能够在折弯后形成弯曲部时防止被形成在突出部上的定位孔发生变形。所以,在形成弯曲部15时就能够防止形成在突出部12上的定位孔的形状发生变形,因此,本实施方式的半导体装置100,能够抑制在形成弯曲部15时由于折弯加工所导致的定位孔13的变形。其结果就是,能够高精度地来进行使用定位孔的定位。像本实施方式这样能够高精度地进行定位,是有益于快速的组装制造,特别是在如车辆的大量生产时所被强烈要求的达到的效果。
在本实施方式中,在采用:第一基端部11一侧的定位孔侧端部13a位于从弯曲部一侧的缝隙侧端部14a沿第一方向延伸的直线上或是比该直线更靠近弯曲部15的相反一侧的形态的情况下(参照图7),由于能够更加切实地防止缝隙14对定位孔13整体施加应力,因此就能够更加切实地防止在折弯后形成弯曲部15时定位孔13发生变形。
特别是,如图7所示,在采用:第一基端部11一侧的定位孔侧端部13a位于从弯曲部一侧的缝隙侧端部14a沿第一方向延伸的“直线上”的形态的情况下,对于在能够更加切实地防止定位孔13的形状发生变形的同时,还能够极大限度的地减小宽度方向上(第二方向)的突出部12的大小这一点来说是有益的。
在本实施方式中,如图6以及图7所示,在采用缝隙14在第二方向上与弯曲部15邻接设置的形态的情况下,就能够将在折弯后形成弯曲部15时施加的应力更加有效的通过邻接的缝隙14来阻隔。另外,通过像这样使缝隙14与弯曲部15邻接配置,还能够极大限度的减小宽度方向上(第二方向)的突出部 12的大小。
在本实施方式中,如图1以及图2所示,在采用第一引线10比第二引线20 更靠近一个侧面的宽度方向上的端部一侧(图1以及图2中的左侧)的形态的情况下,能够均等地配置第一引线10以及(多个)第二引线20。由于宽度方向上的端部处存在空余空间,因此第一引线10被配置在宽度方向上的端部(图 1以及图2中的左侧)对于将半导体装置100小型化的观点来说是有益的。
在本实施方式中,如图1以及图2所示,在采用突出部12从第一基端部11 朝不存在第二引线20的方向突出的形态的情况下,由于突出部12位于宽度方向上的端部处,因此能够均等地配置第一引线10的第一基端部11以及(多个) 第二引线20的第二基端部21。
在本实施方式中,在采用第一基端部11的宽度W1与第二基端部21的宽度 W2相同的形态的情况下,能够期待第一引线10与第二引线20处的电阻处于几乎相同的值。这是由于设想到即使是在施加了电压的情况下,在形成有定位孔13的突出12处几乎不流通电流的缘故。像这样通过使第一引线10与第二引线20处的电阻处于几乎相同的值,对于能够涉及并制造使第一引线10实质上具有与第二引线20相同的性能的半导体装置100来说是有益的。
如图9所示,在定位孔13比连接带80更靠近第一方向一侧(图9中的下方侧)的情况下,在注入用于形成封装部60处的封装树脂62时,就能够防止树脂经由定位孔13向外泄露。通过定位孔13比形成有弯曲部17的预定部位17a更靠近第三方向一侧(图9中的上方侧),就能够在形成弯曲部17时防止定位孔 13发生变形。
第二实施方式
接下来,将对本发明的第二实施方式进行说明。
如图10所示,在第二实施方式中,设置有两个第一引线10。其中,一个第一引线10位于第二引线20的一个侧面的宽度方向上的一端部一侧(图10中的左侧),另一个第一引线10位于第二引线20的一个侧面的宽度方向上的另一端部一侧(图10中的右侧)。各突出部12从第一基端部11朝不存在第二引线20 的方向突出。也就是说,位于宽度方向上的一端部一侧的第一引线10上的突出部12从第一基端部11朝图10中的左反向突出,位于宽度方向上的另一端部一侧的第一引线10上的突出部12从第一基端部11朝图10中的右反向突出。
第二实施方式中的其他构成与第一实施方式几乎为同一形态。
虽然由于会重复提及因此省略了相关记载,但本实施方式能够发挥与第一实施方式相同的效果。进一步地,根据本实施方式,由于设置有两个第一引线20,因此在将半导体装置安装至框体200时就能够以两个点来进行定位。这样一来,只需将定为突起210***至定位孔13,就能够在不使半导体装置100 转动的情况下进行定位。因此,就能够期待更加迅速且高质量的定位效果。如前述般,尤其是在如车辆的大量生产时,由于强烈地存在有快速的组装制造的需求,因此本实施方式所具有的能够期待更加迅速且高质量的定位效果对于上述需求来说是非常有益的。
最后,上述各实施方式、变形例中的记载以及附图中公开的图示仅为用于说明权利要求项中记载的发明的一例,因此权利要求项中记载的发明不受上述实施方式或附图中公开的内容所限定。
符号说明
10 第一引线
11 第一基端部
12 突出部
13 定位孔
13a 定位孔侧端部
14 缝隙
14a 弯曲部一侧的缝隙侧端部
15 弯曲部
17 第一前端部
20 第二引线
50 本体部
51 半导体元件
60 封装部
62 封装树脂
63 贯穿孔
200 框体(外部构件)
210 定位突起
W1 第一基端部的宽度
W2 第二基端部的宽度
Claims (6)
1.一种半导体装置,其特征在于,包括:
本体部;
半导体元件,被安装在所述本体部上;
封装部,利用封装树脂覆盖所述本体以及所述半导体元件,并且相对于外部构件固定;以及
第一引线,与所述半导体元件电气连接,并且从所述封装部朝作为向外方向的第一方向突出,
其中,所述第一引线具有:第一基端部,沿所述第一方向设置;突出部,从所述第一基端部朝与所述第一方向不同的第二方向突出,并且形成有用于将定位突起***的定位孔;以及第一前端部,经由弯曲部设置在所述第一基端部上,并且朝与所述第一方向以及所述第二方向不同的方向延伸,用于与外部电路电气连接,
所述突出部上形成有缝隙,
所述缝隙在所述第二方向上与所述弯曲部邻接设置,
所述定位孔的中心部位于:比从所述缝隙上的弯曲部一侧的缝隙侧端部沿所述第一方向延伸的直线更远离弯曲部的位置处。
2.根据权利要求1所述的半导体装置,其特征在于:
其中,所述定位孔的第一基端部一侧的定位孔侧端部位于:从所述缝隙的弯曲部一侧的缝隙侧端部沿所述第一方向延伸的直线上或位于比该直线更靠近弯曲部内侧的位置处。
3.一种半导体装置,其特征在于:
本体部;
半导体元件,被安装在所述本体部上;
封装部,利用封装树脂覆盖所述本体以及所述半导体元件,并且相对于外部构件固定;以及
第一引线,与所述半导体元件电气连接,并且从所述封装部朝作为向外方向的第一方向突出,
第二引线,从所述封装部朝向外方向突出,并且沿所述封装部的一个侧面与所述第一引线并列配置,
其中,所述第一引线具有:第一基端部,沿所述第一方向设置;突出部,从所述第一基端部朝与所述第一方向不同的第二方向突出,并且形成有用于将定位突起***的定位孔;以及第一前端部,经由弯曲部设置在所述第一基端部上,并且朝与所述第一方向以及所述第二方向不同的方向延伸,用于与外部电路电气连接,
所述突出部上形成有缝隙,
所述缝隙在所述第二方向上与所述弯曲部邻接设置,
所述定位孔的中心部位于:比从所述缝隙上的弯曲部一侧的缝隙侧端部沿所述第一方向延伸的直线更远离弯曲部的位置处,
所述第一引线位于比所述第二引线更靠近所述一个侧面的宽度方向上的端部一侧。
4.根据权利要求3所述的半导体装置,其特征在于:
其中,所述突出部从所述第一基端部朝不存在所述第二引线的方向突出。
5.一种半导体装置,其特征在于:
本体部;
半导体元件,被安装在所述本体部上;
封装部,利用封装树脂覆盖所述本体以及所述半导体元件,并且相对于外部构件固定;以及
第一引线,与所述半导体元件电气连接,并且从所述封装部朝作为向外方向的第一方向突出,
第二引线,从所述封装部朝向外方向突出,并且沿所述封装部的一个侧面与所述第一引线并列配置,
其中,所述第一引线具有:第一基端部,沿所述第一方向设置;突出部,从所述第一基端部朝与所述第一方向不同的第二方向突出,并且形成有用于将定位突起***的定位孔;以及第一前端部,经由弯曲部设置在所述第一基端部上,并且朝与所述第一方向以及所述第二方向不同的方向延伸,用于与外部电路电气连接,
所述突出部上形成有缝隙,
所述缝隙在所述第二方向上与所述弯曲部邻接设置,
所述定位孔的中心部位于:比从所述缝隙上的弯曲部一侧的缝隙侧端部沿所述第一方向延伸的直线更远离弯曲部的位置处,
所述第一引线的所述第一基端部的宽度,与所述第二引线的基端部的宽度相同。
6.一种半导体装置,其特征在于:
本体部;
半导体元件,被安装在所述本体部上;
封装部,利用封装树脂覆盖所述本体以及所述半导体元件,并且相对于外部构件固定;以及
第一引线,与所述半导体元件电气连接,并且从所述封装部朝作为向外方向的第一方向突出,
第二引线,从所述封装部朝向外方向突出,并且沿所述封装部的一个侧面与所述第一引线并列配置,
其中,所述第一引线具有:第一基端部,沿所述第一方向设置;突出部,从所述第一基端部朝与所述第一方向不同的第二方向突出,并且形成有用于将定位突起***的定位孔;以及第一前端部,经由弯曲部设置在所述第一基端部上,并且朝与所述第一方向以及所述第二方向不同的方向延伸,用于与外部电路电气连接,
所述突出部上形成有缝隙,
所述缝隙在所述第二方向上与所述弯曲部邻接设置,
所述定位孔的中心部位于:比从所述缝隙上的弯曲部一侧的缝隙侧端部沿所述第一方向延伸的直线更远离弯曲部的位置处,
所述第一引线被设置有两个,
所述第一引线的一方位于所述第二引线的所述一个侧面的宽度方向上的一端部一侧,
所述第一引线的另一方位于所述第二引线的所述一个侧面的宽度方向上的另一端部一侧,
各突出部从所述第一基端部朝不存在所述第二引线的方向突出。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2015/082712 WO2017085866A1 (ja) | 2015-11-20 | 2015-11-20 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107431055A CN107431055A (zh) | 2017-12-01 |
CN107431055B true CN107431055B (zh) | 2019-07-26 |
Family
ID=58718716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201580077552.5A Active CN107431055B (zh) | 2015-11-20 | 2015-11-20 | 半导体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10553523B2 (zh) |
JP (1) | JP6255518B2 (zh) |
CN (1) | CN107431055B (zh) |
WO (1) | WO2017085866A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112016005528T5 (de) * | 2015-12-04 | 2018-08-30 | Rohm Co., Ltd. | Leistungsmodulvorrichtung, Kühlstruktur und elektrisches Fahrzeug oder elektrisches Hybridfahrzeug |
EP3961692A4 (en) * | 2019-04-25 | 2023-05-24 | Kyocera Corporation | CIRCUIT BOARD, ENCAPSULATION OF AN ELECTRONIC ELEMENT PACKAGE AND ELECTRONIC DEVICE |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5053357A (en) * | 1989-12-27 | 1991-10-01 | Motorola, Inc. | Method of aligning and mounting an electronic device on a printed circuit board using a flexible substrate having fixed lead arrays thereon |
CN103617965A (zh) * | 2013-11-20 | 2014-03-05 | 常州唐龙电子有限公司 | 一种外型具有引线的扁平集成电路封装结构 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2020318A (en) * | 1934-03-06 | 1935-11-12 | Bell Telephone Labor Inc | System including repeater |
JPS57106061A (en) * | 1980-12-24 | 1982-07-01 | Toshiba Corp | Semiconductor integrated circuit device |
JPS63105355U (zh) * | 1986-12-25 | 1988-07-08 | ||
JPH0220318U (zh) * | 1988-07-26 | 1990-02-09 | ||
JPH04129259A (ja) * | 1990-09-19 | 1992-04-30 | Matsushita Electric Ind Co Ltd | 電子部品 |
US5521427A (en) | 1992-12-18 | 1996-05-28 | Lsi Logic Corporation | Printed wiring board mounted semiconductor device having leadframe with alignment feature |
JP2002118341A (ja) * | 2000-10-05 | 2002-04-19 | Fujitsu Denso Ltd | 電子部品、電子部品の取付構造、一次接続用端子、電子部品の取付方法 |
JP2002305280A (ja) | 2001-04-06 | 2002-10-18 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2003197469A (ja) | 2001-12-28 | 2003-07-11 | Elna Co Ltd | チップ型電子部品 |
JP2004023017A (ja) * | 2002-06-20 | 2004-01-22 | Sony Corp | 中空パッケージ及びラインセンサ |
JP5647912B2 (ja) * | 2011-02-02 | 2015-01-07 | 新電元工業株式会社 | 電子回路装置及びその製造方法 |
JP2015120367A (ja) | 2013-12-20 | 2015-07-02 | 日本精工株式会社 | 電子制御ユニット、電動パワーステアリング装置及び車両 |
JP6351731B2 (ja) * | 2014-08-25 | 2018-07-04 | ルネサスエレクトロニクス株式会社 | 半導体装置および電子装置 |
-
2015
- 2015-11-20 JP JP2016571432A patent/JP6255518B2/ja active Active
- 2015-11-20 WO PCT/JP2015/082712 patent/WO2017085866A1/ja active Application Filing
- 2015-11-20 CN CN201580077552.5A patent/CN107431055B/zh active Active
- 2015-11-20 US US15/544,235 patent/US10553523B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5053357A (en) * | 1989-12-27 | 1991-10-01 | Motorola, Inc. | Method of aligning and mounting an electronic device on a printed circuit board using a flexible substrate having fixed lead arrays thereon |
CN103617965A (zh) * | 2013-11-20 | 2014-03-05 | 常州唐龙电子有限公司 | 一种外型具有引线的扁平集成电路封装结构 |
Also Published As
Publication number | Publication date |
---|---|
US10553523B2 (en) | 2020-02-04 |
WO2017085866A1 (ja) | 2017-05-26 |
US20180269132A1 (en) | 2018-09-20 |
CN107431055A (zh) | 2017-12-01 |
JP6255518B2 (ja) | 2017-12-27 |
JPWO2017085866A1 (ja) | 2017-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9476915B2 (en) | Magnetic field current sensors | |
US9780081B2 (en) | Chip package structure and manufacturing method therefor | |
KR102189635B1 (ko) | 회전가능한 플런저를 가진 전기 프로브 | |
CN205264696U (zh) | 半导体装置 | |
EP2775311A2 (de) | Stromsensor | |
US10283409B2 (en) | Integrated clip and lead and method of making a circuit | |
US20170213782A1 (en) | Semiconductor device | |
US9585260B2 (en) | Electronic component module and manufacturing method thereof | |
CN107431055B (zh) | 半导体装置 | |
DE102014115099A1 (de) | Elektronisches Modul mit elektrisch isolierender Struktur mit Material mit niedrigem Elastizitätsmodul | |
US10586773B2 (en) | Semiconductor device | |
DE102017221427B4 (de) | Halbleiteranordnung und Verfahren zum Herstellen derselben | |
CN110828147A (zh) | 线圈组件 | |
US9318356B2 (en) | Substrate strip | |
WO2019049687A1 (ja) | バスバーアッセンブリ | |
US11581232B2 (en) | Semiconductor device with a dielectric between portions | |
US9748458B2 (en) | Light emitting diode module and method of manufacturing the same | |
US10068882B2 (en) | High-frequency module | |
US20230197545A1 (en) | Semiconductor device with a dielectric between portions | |
KR101388739B1 (ko) | 반도체 패키지 | |
DE202011050568U1 (de) | Infrarot-Wärmesensor | |
US20200294877A1 (en) | Molded Semiconductor Package with Mold Surface Modification | |
US20120279771A1 (en) | Package structure with electronic component and method for manufacturing same | |
CN101626004B (zh) | 半导体封装和半导体装置 | |
CN103367286A (zh) | 半导体器件及其装配方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |