CN107426118B - 一种基于mdc/mdio接口的千兆以太网交换电路访问装置 - Google Patents

一种基于mdc/mdio接口的千兆以太网交换电路访问装置 Download PDF

Info

Publication number
CN107426118B
CN107426118B CN201710607032.1A CN201710607032A CN107426118B CN 107426118 B CN107426118 B CN 107426118B CN 201710607032 A CN201710607032 A CN 201710607032A CN 107426118 B CN107426118 B CN 107426118B
Authority
CN
China
Prior art keywords
module
mdc
register
physical layer
mdio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710607032.1A
Other languages
English (en)
Other versions
CN107426118A (zh
Inventor
李龙飞
李小波
赵文琦
王剑峰
贺占庄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Microelectronics Technology Institute
Original Assignee
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Microelectronics Technology Institute filed Critical Xian Microelectronics Technology Institute
Priority to CN201710607032.1A priority Critical patent/CN107426118B/zh
Publication of CN107426118A publication Critical patent/CN107426118A/zh
Application granted granted Critical
Publication of CN107426118B publication Critical patent/CN107426118B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3054—Auto-negotiation, e.g. access control between switch gigabit interface connector [GBIC] and link

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明公开了一种基于MDC/MDIO接口的千兆以太网交换电路访问装置，包括主机模块和从机模块，主机模块与选择模块和第一PAD模块连接；从机模块与选择模块和第二PAD模块连接；其中从机模块包括协议解析模块，协议解析模块与伪物理层寄存器模块连接，伪物理层寄存器模块与同步模块连接，同步模块与AHB主机模块连接。仅通过MDC/MDIO接口，实现了交换电路对外部物理层的访问，以及用户对交换电路的访问，该装置适用于高集成度、低开销的电路设计。

Description

一种基于MDC/MDIO接口的千兆以太网交换电路访问装置
技术领域
本发明属于计算机网络技术领域；涉及一种基于MDC/MDIO接口的千兆以太网交换电路访问装置。
背景技术
目前在主流的千兆以太网交换电路中，用户往往需要根据应用场景的不同对交换电路进行特殊的配置，即实现对交换电路的自主可配，因此用户需要能够对交换电路内部寄存器进行访问。
现有的解决方案中通常采用SPI接口实现。SPI(Serial Peripheral Interface，串行外设接口)接口是一种同步串行外设接口，只要应用在EEPROM、FLASH、实时时钟等***设备中。该接口使用4位信号线：串行时钟线SCLK、主机输入/从机输出数据线MISO、主机输出/从机输入数据线MOSI以及低电平有效的从机选择线NSS。
采用SPI接口对交换电路进行访问的方式有两种。一种是通过特定的访问流程对内部寄存器进行读写操作。该方式需要将SPI协议进行解析，同时转换为交换电路内部的AHB协议，通过AHB总线对寄存器模块进行访问；另一种方式是将配置信息固化在EEPROM中，通过SPI接口下载到交换电路内部从而完成对寄存器的配置。该方式需要交换电路主动发起对EEPROM的访问，将读出的信息进行缓存后再通过AHB总线对寄存器模块进行配置。
在现有的方案中，为了实现用户对交换电路的访问，均采用了独立的接口，因此会增加电路端口数目，增大板级布局布线工作量，不适合在I/O资源紧张的电路中使用；另一方面，独立接口需要在电路内部增加相应的控制器，增大硬件资源开销，不适合在高集成度的电路中使用。综上，现有的方案采用独立的端口实现用户对交换电路的访问，但该种方法造成了I/O端口、硬件资源消耗的增大，因此不适合应用在高集成度、低开销的电路设计中。
为了保持对物理层更好的兼容性，目前主流的交换电路中均会预留对外部物理层电路(physical layer，简称phy)进行配置的MDC/MDIO接口。一般情况下，该接口只能实现交换电路对外部phy的访问，而本发明基于交换电路中的MDC/MDIO接口，对其进行相应的改进，分别实现了交换电路对外部phy的访问以及用户对交换电路的访问，即提出一种基于MDC/MDIO接口的千兆以太网交换电路访问装置。
发明内容
本发明提供了一种基于MDC/MDIO接口的千兆以太网交换电路访问装置；实现了交换电路对外部物理层的访问，以及用户对交换电路的访问，该装置适用于高集成度、低开销的电路设计。
本发明的技术方案是：一种基于MDC/MDIO接口的千兆以太网交换电路访问装置，包括主机模块和从机模块，主机模块与选择模块和第一PAD模块连接；从机模块与选择模块和第二PAD模块连接；其中从机模块包括协议解析模块，协议解析模块与伪物理层寄存器模块连接，伪物理层寄存器模块与同步模块连接，同步模块与AHB主机模块连接；其中主机模块对外部物理层寄存器进行读或写操作；选择模块完成主机模式和从机模式的动态切换；从机模块连接内部寄存器模块，从机模块接收第一PAD模块和第二PAD模块发送的MDC/MDIO数据，并且对内部寄存器模块进行读或写操作；伪物理层寄存器模块实现协议解析模块和AHB主机模块对其的访问，伪物理层寄存器模块输出访问控制和数据信号至AHB主机模块。
更进一步的，本发明的特点还在于：
其中主机模块与MAC用户模块连接。
其中MAC用户模块控制主机模块产生MDC/MDIO协议标准的访问时钟和同步数据。
其中协议解析模块完成MDC/MDIO接口的串行数据与伪物理层寄存器模块的并行数据的转换。
其中同步模块用于同步时钟数据和控制信号。
其中AHB主机模块根据伪物理层寄存器模块同步后的控制信息，产生相应的AHB读写时序，并且完成内部寄存器模块的读写。
其中第一PAD模块和第二PAD模块实现单向输入或输出信号与双向输入或输出信号的转换。
与现有技术相比，本发明的有益效果是：通过对交换电路中MDC/MDIO接口进行扩展，提出了一种MDC/MDIO的从机工作模式，使用户可以通过该接口直接对交换电路内部进行访问，有效减少了电路的端口数目，避免了额外访问接口的增加，同时减小了整个电路的硬件开销。
本发明的装置无论是在端口I/O数目上，还是在硬件资源(LUT利用率)利用上，均小于传统的采用SPI接口对交换电路进行访问的方法。因此本发明可以切实减小交换电路的硬件开销，适合应用在高集成度、低开销的电路设计中。
附图说明
图1为本发明的结构示意图；
图2为本发明中从机模块的结构示意图；
图3为本发明中伪物理层寄存器模块的定义图；
图4为本发明中对交换电路进行读操作的流程图；
图5为本发明中对交换电路进行写操作的流程图。
图中：1为主机模块；2为从机模块；3为选择模块；4为第一PAD模块；5为协议解析模块；6为伪物理层寄存器模块；7为同步模块；8为AHB主机模块；9为第二PAD模块。
具体实施方式
下面结合附图和具体实施例对本发明的技术方案进一步说明。
本发明提供了一种基于MDC/MDIO接口的千兆以太网交换电路访问装置，如图1所示，包括主机模块1，主机模块1与第一PAD模块4和选择模块3连接，从机模块2与第二PAD模块9和选择模块3连接，其中选择模块3与第一PAD模块4和第二PAD模块9连接。
如图2所示，从机模块2包括协议解析模块5，协议解析模块5与伪物理层寄存器模块6连接，伪物理层寄存器模块6与同步模块7连接，同步模块7与AHB主机模块8连接。
具体的主机模块1用于实现千兆以太网交换电路对外部物理层模块的访问。该模块与MAC用户模块相连，并根据MAC用户模块的控制产生符合MDC/MDIO协议标准的访问时钟以及与之同步的数据，完成对外部物理层内寄存器的读或写操作。主机模块1工作时表示MDC/MDIO接口工作在主机模式下。
从机模块2根据接收到的MDIO数据以及特定的操作流程，实现对交换电路内部寄存器模块的读写。该模块工作时表示MDC/MDIO接口工作在从机模式下。
从机模块2中的协议解析模块5主要功能是根据协议标准，完成MDC/MDIO接口的串行数据与伪物理层寄存器模块6的并行数据的转换。具体说来，伪物理层寄存器模块6的并行数据分别包括5位的寄存器地址、1位读写标识、16位写数据以及16位读数据。在写操作过程中，协议解析模块5仅实现MDIO串行数据到并行数据的转换，即将串行数据分别转换为寄存器地址、读写标识以及写数据；在读操作过程中，协议解析模块5不仅要将串行数据转换为寄存器地址、读写标识，还需要将并行的读数据转换为串行数据由MDIO输出。
伪物理层寄存器模块6实现协议解析模块5以及AHB主机模块8对该模块内部寄存器的访问，同时输出访问控制和数据信号至AHB主机模块8。该模块内部寄存器保持与IEEE定义的物理层寄存器格式一致，宽度为16位，深度为32。
如图3所示，伪物理层寄存器模块6的寄存器定义具体为：寄存器0-15，由于IEEE已经对寄存器0-15进行了定义，因此为了不引起冲突，该模块中寄存器0-15保留。寄存器16，寄存器16为访问控制寄存器，其中[15:8]位为交换端口号位，不同的端口号代表着交换电路中不同的端口；[0]位为访问使能位，表示是否在进行对交换电路内部寄存器的访问，高电平有效；其余位保留，该寄存器为可读可写寄存器。寄存器17，寄存器17为读写控制寄存器，其中[15:8]位为待访寄存器地址位；[1:0]位为操作码位，表示访问操作的类型，其中‘00’表示误操作，‘01’表示写操作，‘10’表示读操作，‘11’保留；其余位保留。该寄存器为可读可写寄存器。寄存器18，寄存器18为访问状态寄存器，其中[1]位为操作错误指示位，该位为‘1’表示访问操作发生错误；[0]位为禁止访问指示位，该位为‘1’表示交换电路内部禁止访问；其余位保留。该寄存器为只读寄存器。寄存器19-23，寄存器19-23保留。寄存器24-27，寄存器24-27为待访寄存器数据位寄存器，其中寄存器24的[15:0]位表示待访寄存器的[15:0]位，寄存器25的[15:0]位表示待访寄存器的[31:16]位，寄存器26的[15:0]位表示待访寄存器的[47:32]位，寄存器27的[15:0]位表示待访寄存器的[63:48]位。在写操作时，该组寄存器值将会写入待访寄存器；在读操作时，从待访寄存器读出的值将会存储在该组寄存器。该组寄存器为可读可写寄存器。寄存器28-31保留。
同步模块7实现跨时钟域转换，即实现mdc时钟域与sys_clk时钟域下数据和控制信号的同步。该模块保证了AHB主机模块8与伪物理层寄存器模块6之间的数据及控制信号在跨时钟域后时序的正确性。
AHB主机模块8根据伪物理层寄存器模块6同步后的控制信息，产生相应的AHB读写时序，通过AHB总线完成对交换电路内部寄存器模块的读写；在读操作时同时会将读出值写入伪phy寄存器模块内部的待访寄存器数据位寄存器。AHB主机模块根据交换端口号以及待访寄存器地址确定出待访寄存器在交换电路内部的绝对地址；根据操作码确定产生读时序还是写时序；根据访问使能位确定是否要发起AHB访问。
选择模块3根据mode_sel端口值实现MDC/MDIO主机模式和从机模式数据通路的动态切换。当用户配置mode_sel为‘1’时，MDC/MDIO工作在主机模式；当mode_sel为‘0’时，MDC/MDIO工作在从机模式。选择模块3内部由3组数据选择器构成，其与主机模块1相连的信号分别为mdo_m，mdo_m_en，mdi_m，与从机模块2相连的信号分别为mdo_s，mdo_s_en，mdi_s，选择后信号分别为mdo，mdo_en，mdi。
第一PAD模块4和第二PAD模块9均实现单向输入、输出信号与双向输入输出信号的转换。为了实现MDC/MDIO的主从两种工作模式，mdc接口和mdio接口都需要采用双向输入输出端口实现。第一PAD模块4块实现mdc_m，mdc_s,mode_sel单向信号与mdc双向信号的转换，其中mode_sel为输出使能信号；第二PAD模块9实现mdo,mdo_en,mdi单向信号与mdio双向信号的转换，其中mdo_en为输出使能信号。
本发明的操作流程是：当用户需要通过MDC/MDIO接口对交换电路内部寄存器进行访问时，应先置mode_sel端口为‘0’，然后开始按如下流程进行读写操作。
如图4所示，通过MDC/MDIO接口对交换电路内部寄存器进行读操作的流程具体是：(1)通过MDC/MDIO接口写寄存器16的[15:8]为将要进行读操作的交换端口号，写[0]位为‘1’，表示开启访问。(2)写寄存器17的[15:8]位为待读寄存器的地址，写[1:0]位为‘10’，表示进行读操作。(3)读寄存器17，判断其[1:0]位是否为‘00’。若条件成立，表示读操作已经完成，则进行下一步操作；若不成立，则等待一端时间继续该步骤。(4)按顺序对寄存器24-27进行读操作，分别得到要访问寄存器的[15:0]位，[31:16]位，[47:32]位，[63:48]位，即得到要访问寄存器的全部64位数据。(5)若要访问新的交换端口，则返回步骤1；否则返回步骤2。
如图5所示，通过MDC/MDIO接口对交换电路内部寄存器进行写操作的流程具体是：(1)通过MDC/MDIO接口写寄存器16的[15:8]为将要进行读操作的交换端口号，写[0]位为‘1’，表示开启访问。(2)按顺序对寄存器24-27进行写操作，分别写入要访问寄存器的[15:0]位，[31:16]位，[47:32]位，[63:48]位数据。(3)写寄存器17的[15:8]位为待读寄存器的地址，写[1:0]位为‘01’，表示进行写操作。(4)读寄存器17，判断其[1:0]位是否为‘00’。若条件成立，表示写操作已经完成，则进行下一步操作；若不成立，则等待一端时间继续该步骤。(5)若要访问新的交换端口，则返回步骤1；否则返回步骤2。
本发明的技术方案可以使用Verilog语言对本发明中各个模块的逻辑设计进行描述，并将其与交换电路中的其它模块集成在一起，进行***级的验证。验证结果表明，本发明的方案实现了设计功能，性能满足预期，且硬件开销小于原有基于SPI接口。

Claims (7)

1.一种基于MDC/MDIO接口的千兆以太网交换电路访问装置，其特征在于，包括主机模块(1)和从机模块(2)，主机模块(1)与选择模块(3)和第一PAD模块(4)连接；从机模块(2)与选择模块(3)和第二PAD模块(9)连接；
所述从机模块(2)包括协议解析模块(5)，协议解析模块(5)与伪物理层寄存器模块(6)连接，伪物理层寄存器模块(6)与同步模块(7)连接，同步模块(7)与AHB主机模块(8)连接；
其中主机模块(1)对外部物理层寄存器进行读或写操作；选择模块(3)完成主机模式和从机模式的动态切换；从机模块(2)连接内部寄存器模块，从机模块(2)接收第一PAD模块(4)和第二PAD模块(9)发送的MDC/MDIO数据，并且对内部寄存器模块进行读或写操作；伪物理层寄存器模块(6)实现协议解析模块(5)和AHB主机模块(8)对其的访问，伪物理层寄存器模块(6)输出访问控制和数据信号至AHB主机模块(8)；
所述MDC 接口和MDIO 接口均采用双向输入输出端口。
2.根据权利要求1所述的基于MDC/MDIO接口的千兆以太网交换电路访问装置，其特征在于，所述主机模块(1)与MAC用户模块连接。
3.根据权利要求2所述的基于MDC/MDIO接口的千兆以太网交换电路访问装置，其特征在于，所述MAC用户模块控制主机模块(1)产生MDC/MDIO协议标准的访问时钟和同步数据。
4.根据权利要求1所述的基于MDC/MDIO接口的千兆以太网交换电路访问装置，其特征在于，所述协议解析模块(5)完成MDC/MDIO接口的串行数据与伪物理层寄存器模块(6)的并行数据的转换。
5.根据权利要求1所述的基于MDC/MDIO接口的千兆以太网交换电路访问装置，其特征在于，所述同步模块(7)用于同步时钟数据和控制信号。
6.根据权利要求1所述的基于MDC/MDIO接口的千兆以太网交换电路访问装置，其特征在于，所述AHB主机模块(8)根据伪物理层寄存器模块(6)同步后的控制信息，产生相应的AHB读写时序，并且完成内部寄存器模块的读写。
7.根据权利要求1所述的基于MDC/MDIO接口的千兆以太网交换电路访问装置，其特征在于，所述第一PAD模块(4)和第二PAD模块(9)实现单向输入或输出信号与双向输入或输出信号的转换。
CN201710607032.1A 2017-07-24 2017-07-24 一种基于mdc/mdio接口的千兆以太网交换电路访问装置 Active CN107426118B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710607032.1A CN107426118B (zh) 2017-07-24 2017-07-24 一种基于mdc/mdio接口的千兆以太网交换电路访问装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710607032.1A CN107426118B (zh) 2017-07-24 2017-07-24 一种基于mdc/mdio接口的千兆以太网交换电路访问装置

Publications (2)

Publication Number Publication Date
CN107426118A CN107426118A (zh) 2017-12-01
CN107426118B true CN107426118B (zh) 2020-05-12

Family

ID=60431004

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710607032.1A Active CN107426118B (zh) 2017-07-24 2017-07-24 一种基于mdc/mdio接口的千兆以太网交换电路访问装置

Country Status (1)

Country Link
CN (1) CN107426118B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110795369B (zh) * 2019-09-19 2023-05-30 深圳震有科技股份有限公司 基于gpio管脚实现mdio从机功能的方法及终端
CN117056249B (zh) * 2023-09-06 2024-04-02 南京金阵微电子技术有限公司 一种mdio到ahb的转换方法、***、设备及介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102567272B (zh) * 2010-12-27 2015-01-07 北京中电华大电子设计有限责任公司 一种提高spi接口电路工作频率的方法
CN103036740B (zh) * 2012-12-17 2018-03-30 上海斐讯数据通信技术有限公司 一种epon***中对网络终端千兆以太网接口信号的测试方法
US9170969B2 (en) * 2013-01-20 2015-10-27 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Cached PHY register data access
CN103246628B (zh) * 2013-05-15 2016-03-16 杭州华三通信技术有限公司 Smi接口管理方法及可编程逻辑器件
CN203858539U (zh) * 2014-05-26 2014-10-01 上海斐讯数据通信技术有限公司 交换机mdc连接电路
CN105553895B (zh) * 2014-10-31 2019-02-12 浙江大华技术股份有限公司 以太网受电设备、信号衰减补偿方法及装置

Also Published As

Publication number Publication date
CN107426118A (zh) 2017-12-01

Similar Documents

Publication Publication Date Title
JP5927263B2 (ja) ホストコンピュータシステムとメモリとの間の通信方法およびメモリ
CN110781117B (zh) 一种基于fpga的spi扩展总线接口以及片上***
CN110781119B (zh) 一种i2c总线扩展接口及其控制方法、片上***
CN112540952B (zh) 具有片内并行接口的片上***
US8041867B2 (en) Method and apparatus for enhancing data rate of advanced micro-controller bus architecture
CN107085560A (zh) 一种emif接口与ahb/apb时序桥接电路及其控制方法
WO2016095435A1 (zh) 一种多芯片级联的方法、芯片和装置、存储介质
CN112256615B (zh) Usb转换接口装置
CN107426118B (zh) 一种基于mdc/mdio接口的千兆以太网交换电路访问装置
CN101320344B (zh) 一种多核或众核处理器功能验证设备及方法
CN111176926B (zh) 一种基于双口sram的ip核仿真***及仿真方法
CN110765060B (zh) Mdio总线到并行总线转换方法及装置、设备、介质
CN102316177B (zh) 地址解析方法、***和地址解析器
CN112256426A (zh) 具有总线仲裁器的主从通信***及通信方法
CN106326172B (zh) 一种APB总线slave接口扩展电路及其使用方法
US9442788B2 (en) Bus protocol checker, system on chip including the same, bus protocol checking method
CN112835834B (zh) 数据传输***
US20090268794A1 (en) Communication system and method for operating a communication system
WO2021089303A1 (en) Protocol translator module system and method using said protocol translator module system
WO2021089430A1 (en) Bus system and method for operating a bus system
CN112100098A (zh) Ddr控制***及ddr存储***
CN112232004B (zh) 片上***芯片设计方案的测试方法及片上***
CN113868179B (zh) 一种LPC_DPRam的通信装置及数据转换方法
CN102662892B (zh) 一种FlexRay通信控制器
CN117873396A (zh) 静态随机存取存储器访问***

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant