CN107424919A - 一种低损伤介质栅及其制备方法 - Google Patents
一种低损伤介质栅及其制备方法 Download PDFInfo
- Publication number
- CN107424919A CN107424919A CN201710335407.3A CN201710335407A CN107424919A CN 107424919 A CN107424919 A CN 107424919A CN 201710335407 A CN201710335407 A CN 201710335407A CN 107424919 A CN107424919 A CN 107424919A
- Authority
- CN
- China
- Prior art keywords
- barrier layer
- layer
- metal
- passivation layer
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 21
- 230000004888 barrier function Effects 0.000 claims abstract description 102
- 238000002161 passivation Methods 0.000 claims abstract description 77
- 229910052751 metal Inorganic materials 0.000 claims abstract description 58
- 239000002184 metal Substances 0.000 claims abstract description 58
- 238000005530 etching Methods 0.000 claims abstract description 26
- 238000001312 dry etching Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 21
- 229910018503 SF6 Inorganic materials 0.000 claims description 12
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 12
- 229910052593 corundum Inorganic materials 0.000 claims description 12
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 12
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 7
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 230000007797 corrosion Effects 0.000 claims description 6
- 238000005260 corrosion Methods 0.000 claims description 6
- 238000005566 electron beam evaporation Methods 0.000 claims description 6
- 238000000231 atomic layer deposition Methods 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- 230000002708 enhancing effect Effects 0.000 claims description 3
- 238000004151 rapid thermal annealing Methods 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000005611 electricity Effects 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000009616 inductively coupled plasma Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 5
- 230000008020 evaporation Effects 0.000 description 5
- 238000001704 evaporation Methods 0.000 description 5
- 238000007373 indentation Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000686 essence Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种低损伤介质栅及其制备方法，涉及半导体高频功率器件和高压器件技术领域；包括从下到上依次为衬底、沟道层、势垒层和钝化层，源金属和漏金属位于器件两侧，栅金属位于源金属和漏金属之间，首先干法刻蚀钝化层直至势垒层，然后在刻蚀位置淀积栅金属，势垒层与钝化层之间设有阻挡层，作为刻蚀终止层；避免刻蚀工艺损伤器件表面，降低栅漏电，提高了介质栅的成品率。
Description
技术领域
本发明涉及半导体高频功率器件和高压器件技术领域。
背景技术
介质栅结合场板可有效的提高器件击穿电压，广泛应用于微波功率和高压领域。文献： 0.25μm介质栅与非介质栅PHEMT的性能比较分析，器件制造与应用，2009，36（7）：658-660 对比了介质栅与非介质栅PHEMT器件击穿电压，如图1所示。从图1可知：介质栅PHEMT开态击穿电压明显高于非介质栅器件。
介质栅III族氮化物高电子迁移率晶体管（HEMT）结构如图2所示，常用制备方法为：首先淀积一层钝化层，然后ICP刻蚀栅位置钝化层，最后蒸发栅金属，形成介质栅。
常用介质栅制备方法刻蚀栅位置钝化层会损伤势垒层表面，造成栅漏电增大等不良影响。
发明内容
本发明要解决的技术问题是针对上述现有技术的不足，提供一种低损伤介质栅及其制备方法，避免刻蚀工艺损伤器件表面，不会造成栅漏电，提高了介质栅的成品率。
为解决上述技术问题，本发明所采取的技术方案是：包括从下到上依次为衬底、沟道层、势垒层和钝化层，源金属和漏金属位于器件两侧，栅金属位于源金属和漏金属之间，首先干法刻蚀钝化层直至势垒层，然后在刻蚀位置淀积栅金属。其特征在于：所述势垒层与钝化层之间设有阻挡层），作为刻蚀终止层。
作为优选，阻挡层为一层。
作为优选，阻挡层为两层，分别为第一阻挡层和第二阻挡层。
作为优选，栅金属贯穿隔断钝化层，或者栅金属贯穿隔断钝化层（6）和阻挡层或贯穿隔断钝化层和第一阻挡层。
作为优选，钝化层为Si3N4，阻挡层为Al2O3。
作为优选，第一阻挡层厚度d1范围为：1nm≤d1≤10μm。
作为优选，第二阻挡层厚度d2范围为：1nm≤d2≤10μm。
一种低损伤介质栅的制备方法，其特征在于：步骤包括：
（1）、用金属有机物化学气相淀积依次得到衬底、沟道层和势垒层；
（2）、用电子束蒸发得到源金属和漏金属，并进行高温快速退火；
（2）、在势垒层上用原子层淀积法得到阻挡层；
（3）、在阻挡层上用离子体增强化学气相沉积法得到钝化层；
（4）、用干法刻蚀钝化层，且干法刻蚀钝化层的条件无法刻蚀阻挡层（8）；或者干法刻蚀钝化层后，再湿法腐蚀阻挡层；
（5）、用电子束蒸发得到栅金属，即制得低损伤介质栅。
作为优选，步骤（4）中干法刻蚀钝化层的方法为：利用感应耦合等离子体刻蚀设备，采用六氟化硫气体形成的等离子体干法刻钝化层Si3N4。
采用上述技术方案所产生的有益效果在于：本发明结构简单，钝化层与势垒层之间增加阻挡层，避免刻蚀工艺损伤器件表面，不会造成栅漏电，减小栅漏电和栅金属/半导体界面态，提高器件击穿电压和可靠性；提高了介质栅的成品率。
附图说明
图1是介质栅和非介质栅开态击穿电压比较；
图2是现有技术的结构示意图；
图3是本发明一个实施例的结构示意图；
图4是本发明另一个实施例的结构示意图；
图5是本发明方法步骤（2）-步骤（3）的示意图；
图6是本发明方法步骤（4）刻蚀钝化层的示意图；
图7是本发明方法步骤（4）腐蚀阻挡层的示意图。
图中：1、衬底；2、沟道层；3、势垒层；4、源金属；5、漏金属；6、钝化层；7、栅金属；8、阻挡层；8.1、第一阻挡层；8.2、第二阻挡层。
具体实施方式
下面结合附图和具体实施方式对本发明作进一步详细的说明。
以介质栅III族氮化物HEMT(（High Electron Mobility Transistor），高电子迁移率晶体管)为例说明。
实施例1：
如图3所示，为本发明一种低损伤介质栅及其制备方法的一个实施例，
包括从下到上依次为衬底1和沟道层2；沟道层2上的两端分别设有源金属4和漏金属5；沟道层2上且在源金属4和漏金属5之间从下到上依次设有势垒层3和钝化层6，钝化层6上设有栅金属7，且栅金属7贯穿隔断钝化层6；其特征在于：所述势垒层3与钝化层6之间设有阻挡层8。
势垒层3与钝化层6之间设有阻挡层8，阻挡层8可以使在刻蚀钝化层6时不会对阻挡层8进行刻蚀，进而对器件表面进行保护，不会造成栅漏电，提高了介质栅的成品率。
如图5-7所示，一种低损伤介质栅的制备方法，其特征在于：步骤包括：
（1）、用金属有机物化学气相淀积依次得到衬底、沟道层和势垒层；
（2）、用电子束蒸发得到源金属和漏金属，并进行高温快速退火；
（2）、在势垒层上用原子层淀积法得到阻挡层；
（3）、在阻挡层上用离子体增强化学气相沉积法得到钝化层；
（4）、用干法刻蚀钝化层，且干法刻蚀钝化层的条件无法刻蚀阻挡层（8）；或者干法刻蚀钝化层后，再湿法腐蚀阻挡层；
（5）、用电子束蒸发得到栅金属，即制得低损伤介质栅。
实施例2：
如实施例1中的介质栅结构和制备方法相同，阻挡层8为一层。阻挡层8厚度d范围为：1nm≤d≤10μm，最佳范围为1nm≤d≤20nm。
实施例3：
如实施例1中的介质栅结构和制备方法相同。
如图4所示，阻挡层8为两层，分别为第一阻挡层8.1和第二阻挡层8.2。
第一阻挡层8.1厚度d1范围为：1nm≤d1≤10μm，最佳范围为1nm≤d1≤20nm。
第二阻挡层8.2厚度d2范围为：1nm≤d2≤10μm，最佳范围为1nm≤d2≤20nm。
两层阻挡层8能更安全的刻蚀钝化层6。
实施例4：
如实施例1中的介质栅结构和制备方法相同。
栅金属7贯穿隔断钝化层6。
实施例5：
如实施例1中的介质栅结构和制备方法相同。
栅金属7贯穿隔断钝化层6和阻挡层8。
实施例6：
如实施例1中的介质栅结构和制备方法相同。
贯穿隔断钝化层6和第一阻挡层8.1。
栅金属7是否贯穿阻挡层8对介质栅的使用没有影响。
实施例7：
如实施例1中的介质栅结构和制备方法相同。
钝化层6为Si3N4，阻挡层8为Al2O3。
步骤（4）中干法刻蚀钝化层6的方法为：利用电感耦合等离子体刻蚀设备ICP，采用六氟化硫SF6气体形成的等离子体干法刻蚀钝化层6的Si3N4，该条件无法刻蚀阻挡层8的Al2O3。
在钝化层6上蒸发得到栅金属7，栅金属7填满刻蚀的钝化层6的缺口处。
实施例8：
如实施例1中的介质栅结构和制备方法相同。有两层阻挡层8。
钝化层6为SiO2，第一阻挡层8.1为Al2O3，第二阻挡层8.2为氧化铪HfO2。
步骤（4）中干法刻蚀钝化层6的方法为：利用电感耦合等离子体刻蚀设备ICP，采用六氟化硫SF6气体形成的等离子体干法刻钝化层6的SiO2，该条件无法刻蚀阻挡层8的Al2O3。阻挡层8作为栅下介质保留。
在钝化层6上蒸发得到栅金属7，栅金属7填满刻蚀的钝化层6的缺口处。
第一阻挡层8.1厚度d1范围为：1nm≤d1≤10μm，最佳范围为1nm≤d1≤20nm。
第二阻挡层8.2厚度d2范围为：1nm≤d2≤10μm，最佳范围为1nm≤d2≤20nm。
实施例9：
如实施例1中的介质栅结构和制备方法相同。
钝化层6为Si3N4，阻挡层8为Al2O3。
步骤（4）中干法刻蚀钝化层6的方法为：利用电感耦合等离子体刻蚀设备ICP，采用六氟化硫SF6气体形成的等离子体干法刻钝化层6的Si3N4，该条件无法刻蚀阻挡层8的Al2O3。
然后利用湿法腐蚀阻挡层Al2O3。
在钝化层6上蒸发得到栅金属7，栅金属7填满刻蚀的钝化层6和腐蚀的阻挡层8的缺口处。
实施例10：
如实施例1中的介质栅结构和制备方法相同。有两层阻挡层8。
钝化层6为SiO2，第一阻挡层8.1为Al2O3，第二阻挡层8.2为氧化铪HfO2。
步骤（4）中干法刻蚀钝化层6的方法为：利用电感耦合等离子体刻蚀设备ICP，采用六氟化硫SF6气体形成的等离子体干法刻钝化层6的SiO2，该条件无法刻蚀阻挡层8的Al2O3。
湿法腐蚀第一阻挡层8.1。
在钝化层6上蒸发得到栅金属7，栅金属7填满刻蚀的钝化层6和第一阻挡层8.1的缺口处。
实施例11：
如实施例1中的介质栅结构和制备方法相同。有两层阻挡层8。
钝化层6为SiO2，第一阻挡层8.1为Al2O3，第二阻挡层8.2为氧化铪HfO2。
步骤（4）中干法刻蚀钝化层6的方法为：利用电感耦合等离子体刻蚀设备ICP，采用六氟化硫SF6气体形成的等离子体干法刻钝化层6的SiO2，该条件无法刻蚀阻挡层8的Al2O3。
湿法腐蚀第一阻挡层8.1和第二阻挡层8.2。
在钝化层6上蒸发得到栅金属7，栅金属7填满刻蚀的钝化层6、第一阻挡层8.1和第二阻挡层8.2的缺口处。
钝化层6和阻挡层8为本发明描述以外的介质，或者钝化层6和阻挡层8生长工艺选用PECVD、LPCVD或者ALD等本发明描述以外的方法制备，或者钝化层6干法刻蚀选用本发明描述以外的条件和设备，或者阻挡层8腐蚀选用本发明描述以外的条件，或者湿法腐蚀阻挡层8的条件可腐蚀或者不可腐蚀，或者器件结构选用Si基MOS等本发明描述以外的器件结构，或者改变栅的形貌，但这些改变均应落入本发明权利要求的保护范围之内。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种低损伤介质栅，包括从下到上依次为衬底（1）、沟道层（2）、势垒层（3）和钝化层（6），源金属（4）和漏金属（5）位于器件两侧，栅金属（7）位于源金属（4）和漏金属（5）之间，首先干法刻蚀钝化层（6）直至势垒层（3），然后在刻蚀位置淀积栅金属（7）；其特征在于：所述势垒层（3）与钝化层（6）之间设有阻挡层（8），作为刻蚀终止层。
2.根据权利要求１所述的一种低损伤介质栅，其特征在于所述阻挡层（8）为一层。
3.根据权利要求１所述的一种低损伤介质栅，其特征在于所述阻挡层（8）为两层，分别为第一阻挡层（8.1）和第二阻挡层（8.2）。
4.根据权利要求１或3所述的一种低损伤介质栅，其特征在于所述栅金属（7）贯穿隔断钝化层（6），或者栅金属（7）贯穿隔断钝化层（6）和阻挡层（8）或贯穿隔断钝化层（6）和第一阻挡层（8.1）。
5.根据权利要求１所述的一种低损伤介质栅，其特征在于所述钝化层（6）为Si3N4，阻挡层（8）为Al2O3。
6.根据权利要求3所述的一种低损伤介质栅，其特征在于所述第一阻挡层（8.1）厚度d1范围为：1nm≤d1≤10μm。
7.根据权利要求3所述的一种低损伤介质栅，其特征在于所述第二阻挡层（8.2）厚度d2范围为：1nm≤d2≤10μm。
8.根据权利要求１-7中任一项所述的一种低损伤介质栅的制备方法，其特征在于：步骤包括：
（1）、用金属有机物化学气相淀积依次得到衬底（1）、沟道层（2）和势垒层（3）；
（2）、用电子束蒸发得到源金属（4）和漏金属（5），并进行高温快速退火；
（2）、在势垒层（3）上用原子层淀积法得到阻挡层（8）；
（3）、在阻挡层（8）上用离子体增强化学气相沉积法得到钝化层（6）；
（4）、用干法刻蚀钝化层（6），且干法刻蚀钝化层（6）的条件无法刻蚀阻挡层（8）；或者干法刻蚀钝化层（6）后，再湿法腐蚀阻挡层（8）；
（5）、用电子束蒸发得到栅金属（7），即制得低损伤介质栅。
9.根据权利要求8所述的一种低损伤介质栅的制备方法，其特征在于所述步骤（4）中干法刻蚀钝化层（6）的方法为：利用感应耦合等离子体刻蚀设备，采用六氟化硫气体形成的等离子体干法刻钝化层（6）的Si3N4。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710335407.3A CN107424919A (zh) | 2017-05-12 | 2017-05-12 | 一种低损伤介质栅及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710335407.3A CN107424919A (zh) | 2017-05-12 | 2017-05-12 | 一种低损伤介质栅及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107424919A true CN107424919A (zh) | 2017-12-01 |
Family
ID=60425527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710335407.3A Pending CN107424919A (zh) | 2017-05-12 | 2017-05-12 | 一种低损伤介质栅及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107424919A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108133961A (zh) * | 2017-12-20 | 2018-06-08 | 成都海威华芯科技有限公司 | 一种基于氮化铝阻挡层的GaN_HEMT器件制备方法 |
| CN108376706A (zh) * | 2018-01-11 | 2018-08-07 | 北京华碳科技有限责任公司 | 一种GaN基HEMT器件及其制造方法 |
| WO2022052001A1 (zh) * | 2020-09-10 | 2022-03-17 | 苏州晶湛半导体有限公司 | 增强型半导体结构及其制作方法 |
| US20220208992A1 (en) * | 2020-12-29 | 2022-06-30 | Vanguard International Semiconductor Corporation | Semiconductor device and method of forming the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070018199A1 (en) * | 2005-07-20 | 2007-01-25 | Cree, Inc. | Nitride-based transistors and fabrication methods with an etch stop layer |
| CN1906765A (zh) * | 2004-01-16 | 2007-01-31 | 克里公司 | 具有保护层和低损凹槽的氮化物基晶体管及其制造方法 |
| CN101414627A (zh) * | 2008-12-01 | 2009-04-22 | 西安电子科技大学 | 绝缘栅型源-漏复合场板高电子迁移率晶体管及其制作方法 |
| CN103797581A (zh) * | 2011-07-18 | 2014-05-14 | 埃皮根股份有限公司 | 用于生长iii-v外延层的方法和半导体结构 |
| CN105977147A (zh) * | 2016-07-29 | 2016-09-28 | 中国电子科技集团公司第十三研究所 | 一种用于纳米栅制备的无损伤自终止刻蚀方法 |
-
2017
- 2017-05-12 CN CN201710335407.3A patent/CN107424919A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1906765A (zh) * | 2004-01-16 | 2007-01-31 | 克里公司 | 具有保护层和低损凹槽的氮化物基晶体管及其制造方法 |
| US20070018199A1 (en) * | 2005-07-20 | 2007-01-25 | Cree, Inc. | Nitride-based transistors and fabrication methods with an etch stop layer |
| CN101414627A (zh) * | 2008-12-01 | 2009-04-22 | 西安电子科技大学 | 绝缘栅型源-漏复合场板高电子迁移率晶体管及其制作方法 |
| CN103797581A (zh) * | 2011-07-18 | 2014-05-14 | 埃皮根股份有限公司 | 用于生长iii-v外延层的方法和半导体结构 |
| CN105977147A (zh) * | 2016-07-29 | 2016-09-28 | 中国电子科技集团公司第十三研究所 | 一种用于纳米栅制备的无损伤自终止刻蚀方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108133961A (zh) * | 2017-12-20 | 2018-06-08 | 成都海威华芯科技有限公司 | 一种基于氮化铝阻挡层的GaN_HEMT器件制备方法 |
| CN108376706A (zh) * | 2018-01-11 | 2018-08-07 | 北京华碳科技有限责任公司 | 一种GaN基HEMT器件及其制造方法 |
| WO2022052001A1 (zh) * | 2020-09-10 | 2022-03-17 | 苏州晶湛半导体有限公司 | 增强型半导体结构及其制作方法 |
| US20220208992A1 (en) * | 2020-12-29 | 2022-06-30 | Vanguard International Semiconductor Corporation | Semiconductor device and method of forming the same |
| US11450764B2 (en) * | 2020-12-29 | 2022-09-20 | Vanguard International Semiconductor Corporation | Semiconductor device and method of forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107424919A (zh) | 一种低损伤介质栅及其制备方法 | |
| CN103681835B (zh) | 具有多个栅极电介质层的异质结构晶体管 | |
| WO2015055108A1 (zh) | Ⅲ族氮化物半导体器件及其制造方法 | |
| CN105304689B (zh) | 基于氟化石墨烯钝化的AlGaN/GaN HEMT器件及制作方法 | |
| CN105409007B (zh) | 具有降低的输出电容的氮化镓器件及其制法 | |
| CN103441144B (zh) | Hemt器件及其制造方法 | |
| CN105762176A (zh) | 碳化硅mosfet器件及其制作方法 | |
| CN102130159A (zh) | 高电子迁移率晶体管 | |
| CN106981514B (zh) | 基于纳米沟道的凹槽栅增强型GaN晶体管器件 | |
| CN103489911A (zh) | 一种GaN基HEMT器件及其制作方法 | |
| JP5717677B2 (ja) | 半導体装置およびその製造方法 | |
| CN108417617A (zh) | 碳化硅沟槽型MOSFETs及其制备方法 | |
| CN112599603A (zh) | 基于纵向肖特基源隧穿结的准垂直场效应晶体管及方法 | |
| CN107634009A (zh) | 一种GaN MOS‑HEMT器件及其制备方法 | |
| CN103346088A (zh) | 一种减小石墨烯顶栅fet器件寄生电阻的方法 | |
| CN104966697A (zh) | Tft基板结构及其制作方法 | |
| CN106684142B (zh) | 一种具有复合金属势垒层的氮化镓器件肖特基接触*** | |
| CN206441733U (zh) | 一种高阈值电压高迁移率凹槽栅mosfet结构 | |
| CN105070722A (zh) | Tft基板结构及其制作方法 | |
| CN104409482B (zh) | GaN基T形源场板功率器件及其制作方法 | |
| CN104393044B (zh) | 绝缘栅型直角栅‑漏复合场板功率器件 | |
| CN108831923A (zh) | 一种增强型高电子迁移率晶体管及其制备方法 | |
| CN105810574A (zh) | 金属绝缘体半导体（mis）接触及其形成方法以及晶体管 | |
| CN115692184A (zh) | 基于选择性湿法腐蚀工艺的P-AlGaN栅增强型晶体管及制备方法 | |
| CN104409480B (zh) | 绝缘栅型直角源场板高电子迁移率器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171201 |