CN107404623B - 基于cpci架构的多点定位***的远端接收机及方法 - Google Patents

Abstract

本发明属于民用航空技术领域，提供了一种基于CPCI架构的多点定位***的远端接收机及方法。该远端接收机包括射频信号接收卡、信号处理卡、主控卡、时钟卡、监控卡和电源模块卡，射频信号接收卡、信号处理卡和主控卡依次连接，时钟卡分别与射频信号接收卡和信号处理卡连接，监控卡通过PCI总线分别与射频信号接收卡、信号处理卡和时钟卡连接，电源模块卡分别与射频信号接收卡、信号处理卡和主控卡连接，信号处理卡通过PCI总线与主控卡连接。本发明基于CPCI架构的多点定位***的远端接收机及方法，能够提高远端接收机的扩展性能、数据处理效率和可靠性能，避免外界信号干扰。

Description

基于CPCI架构的多点定位***的远端接收机及方法

技术领域

本发明涉及民用航空技术领域，具体涉及一种基于CPCI架构的多点定位***的远端接收机及方法。

背景技术

多点定位***为机场场面提供一种与传统场面监视雷达不同的新技术手段，其基站布置灵活、成本低，获取飞行器信息全面，对整个作用区域实现全面监视覆盖。

多点定位监视的工作机制为：多点定位远端接收机是前端监视传感器，其最重要的作用就是接收目标发出的信号，并准确记录信号的到达时间，然后，飞机应答信息送往多点定位***中心处理站进行处理。

远端接收机接收1090Mhz的射频信号，如飞机的A/C应答信号、飞机的Mode S应答信号、参考应答机的信号、场面车辆应答机发射的Mode S信号。

但是，在实际应用过程中，远端接收机存在诸多弊端，若实现不同的功能，多需要对主控卡的硬件及固件进行修改，***扩展性差，各个板卡的处理效率低，浪费PCB资源，且外部信号对板卡有很大的干扰，尤其是数字信号与模拟信号之间的串扰。

如何提高远端接收机的扩展性能、数据处理效率和可靠性能，避免外界信号干扰，是本领域技术人员亟需解决的问题。

发明内容

针对现有技术中的缺陷，本发明提供了一种基于CPCI架构的多点定位***的远端接收机及方法，能够提高远端接收机的扩展性能、数据处理效率和可靠性能，避免外界信号干扰。

第一方面，本发明提供一种基于CPCI架构的多点定位***的远端接收机，该远端接收机包括射频信号接收卡、信号处理卡、主控卡、时钟卡、监控卡和电源模块卡，射频信号接收卡、信号处理卡和主控卡依次连接，时钟卡分别与射频信号接收卡和信号处理卡连接，监控卡通过PCI总线分别与射频信号接收卡、信号处理卡和时钟卡连接，电源模块卡分别与射频信号接收卡、信号处理卡和主控卡连接，信号处理卡通过PCI总线与主控卡连接。射频信号接收卡用于接收射频信号，并根据时钟卡的时钟信号，将射频信号解调为视频信号，传输至信号处理卡，还用于将射频信号接收卡的当前运行状态信息发送至监控卡。信号处理卡用于对视频信号进行解码，获取应答信号及目标到达时间，还用于将信号处理卡的当前运行状态信息发送至监控卡。时钟卡用于为射频信号接收卡和信号处理卡提供时钟信号，还用于将时钟卡的当前运行状态信息发送至监控卡。监控卡用于将射频信号接收卡、信号处理卡和时钟卡的当前运行状态信息发送至主控卡。主控卡用于将应答信号及目标到达时间封装为目标数据报，发送至多点定位中心处理站，还用于按照预定的协议格式，将射频信号接收卡、信号处理卡和时钟卡的当前运行状态信息发送至监视与控制***。电源模块卡用于为射频信号接收卡、信号处理卡和主控卡供电。

进一步地，射频信号接收卡包括依次连接的天线、限幅器、带通滤波器、放大器、混频器、中频放大器和检波器，混频器还与时钟卡连接，检波器与信号处理卡连接，检波器还通过PCI总线与监控卡连接，天线用于接收射频信号，限幅器用于将射频信号进行限幅处理，带通滤波器用于传输指定频率范围的限幅处理后的射频信号至放大器，放大器用于将指定频率范围的射频信号进行放大处理，混频器用于根据时钟卡的时钟信号，对放大处理后的射频信号进行下变频处理，获取中频信号，中频放大器用于对中频信号进行放大处理和匹配滤波处理，获取最大信噪比的中频信号，检波器用于对最大信噪比的中频信号进行检波和视频放大，获取视频信号。

进一步地，天线通过同轴线缆与限幅器连接。

进一步地，信号处理卡包括直流耦合电路、单端转差分电路、AD转换器、FPGA处理电路、PCI接口芯片和GPS模块，直流耦合电路与检波器连接，直流耦合电路、单端转差分电路、AD转换器、FPGA处理电路和PCI接口芯片依次连接，FPGA处理电路通过GPS接口电路与GPS模块连接，FPGA处理电路还与时钟卡连接，PCI接口芯片通过PCI总线分别与监控卡和主控卡连接，直流耦合电路用于将视频信号传输至单端转差分电路，单端转差分电路用于将视频信号转化两路差分信号，AD转换器用于对两路差分信号进行转换，获取数字化后的视频信号，GPS模块用于发送世界标准时间至FPGA处理电路，FPGA处理电路用于对数字化的视频信号进行检测，若检测通过，则对数字化后的视频信号进行解码，获取应答信号，并根据时钟卡的时钟信号和世界标准时间，获取目标到达时间，PCI接口芯片用于将应答信号和目标达到时间传输至PCI总线。

进一步地，PCI接口芯片包括依次连接的CPCI标准连接器和CPCI桥接芯片，CPCI标准连接器还与FPGA处理电路连接，CPCI桥接芯片还与PCI总线连接。

进一步地，时钟卡包括依次连接的晶体振荡器、整形电路和倍频电路，倍频电路与FPGA处理电路连接。

进一步地，GPS模块通过同轴电缆与GPS天线连接。

第二方面，本发明提供一种利用上述基于CPCI架构的多点定位***的远端接收机的基于CPCI架构的多点定位***的远端接收方法，该方法包括：

射频信号接收卡接收射频信号；

射频信号接收卡根据时钟卡的时钟信号，将射频信号解调为视频信号，并发送至信号处理卡；

信号处理卡对视频信号进行解码，获取应答信号及目标到达时间，并发送至主控卡；

主控卡将应答信号及目标到达时间封装为目标数据报，发送至多点定位中心处理站；

射频信号接收卡、信号处理卡和时钟卡均分别监控各自的当前运行状态信息，并发送至监控卡；

监控卡将射频信号接收卡、信号处理卡和时钟卡各自的当前运行状态信息转发至主控卡；

主控卡按照预定的协议格式，将射频信号接收卡、信号处理卡和时钟卡各自的当前运行状态信息发送至监视与控制***。

进一步地，射频信号接收卡根据时钟卡的时钟信号，将射频信号解调为视频信号，具体包括：天线接收射频信号；

限幅器将射频信号进行限幅处理；

带通滤波器传输指定频率范围的限幅处理后的射频信号至放大器；

放大器将指定频率范围的射频信号进行放大处理，并传输至带通滤波器；

带通滤波器按照指定频率范围，传输放大处理后的射频信号至放大器；

放大器将指定频率范围的射频信号进行放大处理，并传输至混频器；

混频器根据时钟卡的时钟信号，对放大处理后的射频信号进行下变频处理，获取中频信号；

中频放大器对中频信号进行放大处理和匹配滤波处理，获取最大信噪比的中频信号；

检波器对最大信噪比的中频信号进行检波和视频放大，获取视频信号，

射频信号接收卡包括依次连接的天线、限幅器、带通滤波器、放大器、混频器、中频放大器和检波器。

进一步地，信号处理卡对视频信号进行解码，获取应答信号及目标到达时间，具体包括：直流耦合电路将视频信号传输至单端转差分电路；

单端转差分电路将视频信号转化两路差分信号；

AD转换器对两路差分信号进行转换，获取数字化后的视频信号；

GPS模块发送世界标准时间至FPGA处理电路；

FPGA处理电路对数字化的视频信号进行检测：

若检测通过，则对数字化后的视频信号进行解码，获取应答信号，

根据时钟卡的时钟信号和世界标准时间，获取目标到达时间；

信号处理卡包括直流耦合电路、单端转差分电路、AD转换器、FPGA处理电路和GPS模块。

由上述技术方案可知，本实施例提供的基于CPCI架构的多点定位***的远端接收机及方法，通过射频信号接收卡和信号处理卡实现对采集信号和输出信号的预处理，采用时钟卡提供标准的时钟信号，无需对主控卡的硬件及固件做任何修改，提升***的可扩展性。主控卡通过PCI总线与信号处理卡传输数据，确保各个板卡间的通信实时同步，避免高频信号及高压电流传输，可靠性高。同时，不同板卡的分离，有助于提高数据处理效率，避免不同信号的干扰，尤其是数字信号与模拟信号之间的串扰。监控卡还能够实时监控远端接收机不同板卡的运行状态，方便远程端实时掌握远端接收机的运行状况。

因此，本实施例基于CPCI架构的多点定位***的远端接收机及方法，能够提高远端接收机的扩展性能、数据处理效率和可靠性能，避免外界信号干扰。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。在所有附图中，类似的元件或部分一般由类似的附图标记标识。附图中，各元件或部分并不一定按照实际的比例绘制。

图1示出了本发明所提供的一种基于CPCI架构的多点定位***的远端接收机的结构示意图；

图2示出了本发明所提供的另一种基于CPCI架构的多点定位***的远端接收机的结构示意图；

图3示出了本发明所提供的一种射频信号接收卡的结构示意图；

图4示出了本发明所提供的一种信号处理卡的结构示意图；

图5示出了本发明所提供的一种基于CPCI架构的多点定位***的远端接收方法的方法流程图。

具体实施方式

下面将结合附图对本发明技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本发明的技术方案，因此只是作为示例，而不能以此来限制本发明的保护范围。

需要注意的是，除非另有说明，本申请使用的技术术语或者科学术语应当为本发明所属领域技术人员所理解的通常意义。

在多点定位监视***中，远端接收机采用CPCI工业架构，是远端接收站的核心设备，实时处理由天线接收的Mode S与Mode A/C信号，将飞机的应答信息送往多点定位中心处理站。远端接收机的所有硬件设备均安放在CPCI机箱内。

第一方面，本发明实施例所提供的一种基于CPCI架构的多点定位***的远端接收机，结合图1或图2，该远端接收机包括：射频信号接收卡1、信号处理卡2、主控卡3、时钟卡4、监控卡5和电源模块卡6，射频信号接收卡1、信号处理卡2和主控卡3依次连接，时钟卡4分别与射频信号接收卡1和信号处理卡2连接，时钟卡4与射频信号接收卡1之间通过CPCI机箱前面板上的输入输出接口连接，时钟卡4与信号处理卡2之间通过CPCI机箱前面板上的输入输出接口连接，降低外界信号的干扰，监控卡5通过PCI总线分别与射频信号接收卡1、信号处理卡2和时钟卡4连接，电源模块卡6分别与射频信号接收卡1、信号处理卡2和主控卡3连接，电源模块卡6均通过CPCI机箱前面板上的输入输出接口分别与射频信号接收卡1、信号处理卡2和主控卡3连接，信号处理卡2通过PCI总线与主控卡3连接，实现数据交互。射频信号接收卡1与信号处理卡2之间通过CPCI机箱前面板上的输入输出接口连接，降低外界信号的干扰，射频信号接收卡1用于接收射频信号，并根据时钟卡4的时钟信号，将射频信号解调为视频信号，传输至信号处理卡2，还用于将射频信号接收卡1的当前运行状态信息发送至监控卡5。信号处理卡2用于对视频信号进行解码，获取应答信号及目标到达时间，还用于将信号处理卡2的当前运行状态信息发送至监控卡5。时钟卡4用于为射频信号接收卡1和信号处理卡2提供时钟信号，还用于将时钟卡4的当前运行状态信息发送至监控卡5。监控卡5用于将射频信号接收卡1、信号处理卡2和时钟卡4的当前运行状态信息发送至主控卡3。主控卡3用于将应答信号及目标到达时间封装为目标数据报，发送至多点定位中心处理站，还用于按照预定的协议格式，将射频信号接收卡1、信号处理卡2和时钟卡4的当前运行状态信息发送至监视与控制***。电源模块卡6用于为射频信号接收卡1、信号处理卡2和主控卡3供电。其中，主控卡3是基于X86架构的嵌入式计算机，上电后将运行远端接收机数据处理软件。中频信号为140MHz信号。主控卡3采用符合CPCI总线标准的硬件结构，采用3U尺寸规格、设置双静电导轨的板身设计。主控卡3与功能子板硬件上通过插槽进行插拔连接，不存在高频信号及高电压电流传输，即插即用，安全性高。

由上述技术方案可知，本实施例提供的基于CPCI架构的多点定位***的远端接收机，通过射频信号接收卡1和信号处理卡2实现对采集信号和输出信号的预处理，采用时钟卡4提供标准的时钟信号，无需对主控卡3的硬件及固件做任何修改，提升***的可扩展性。主控卡3通过PCI总线与信号处理卡2传输数据，确保各个板卡间的通信实时同步，避免高频信号及高压电流传输，可靠性高。同时，不同板卡的分离，有助于提高数据处理效率，避免不同信号的干扰，尤其是数字信号与模拟信号之间的串扰。监控卡5还能够实时监控远端接收机不同板卡的运行状态，方便远程端实时掌握远端接收机的运行状况。

因此，本实施例基于CPCI架构的多点定位***的远端接收机，能够提高远端接收机的扩展性能、数据处理效率和可靠性能，避免外界信号干扰。

对于射频信号接收卡1的构成方面，结合图3，射频信号接收卡1包括依次连接的天线、限幅器11、带通滤波器12、放大器13、混频器14、中频放大器15和检波器16，混频器14还与时钟卡4连接，检波器16与信号处理卡2连接，检波器16还通过PCI总线与监控卡5连接，天线用于接收射频信号，限幅器11用于将射频信号进行限幅处理，带通滤波器12用于传输指定频率范围的限幅处理后的射频信号至放大器13，放大器13用于将指定频率范围的射频信号进行放大处理，混频器14用于根据时钟卡4的时钟信号，对放大处理后的射频信号进行下变频处理，获取中频信号，中频放大器15用于对中频信号进行放大处理和匹配滤波处理，获取最大信噪比的中频信号，检波器16用于对最大信噪比的中频信号进行检波和视频放大，获取视频信号。并且，天线通过同轴线缆与限幅器11连接，以确保射频信号的稳定传输。

在此，天线将接收的1090MHz的射频信号传输给限幅器11，限幅器11能够防止大输入信号对后续电路的损害。中频放大器15能够对中频信号进行放大和匹配滤波，提高输出信号的信噪比和***性能的可靠性。

对于信号处理卡2的构成方面，结合图4，信号处理卡2包括直流耦合电路21、单端转差分电路22、AD转换器23、FPGA处理电路24、PCI接口芯片25和GPS模块，直流耦合电路21与检波器16连接，直流耦合电路21、单端转差分电路22、AD转换器23、FPGA处理电路24和PCI接口芯片25依次连接，FPGA处理电路24通过GPS接口电路与GPS模块连接，FPGA处理电路24还与时钟卡4连接，PCI接口芯片25通过PCI总线分别与监控卡5和主控卡3连接，直流耦合电路21用于将视频信号传输至单端转差分电路22，单端转差分电路22用于将视频信号转化两路差分信号，AD转换器23用于对两路差分信号进行转换，获取数字化后的视频信号，GPS模块用于发送世界标准时间至FPGA处理电路24，FPGA处理电路24用于对数字化的视频信号进行检测，若检测通过，则对数字化后的视频信号进行解码，获取应答信号，并根据时钟卡4的时钟信号和世界标准时间，获取目标到达时间，PCI接口芯片25用于将应答信号和目标达到时间传输至PCI总线。并且，GPS模块通过同轴电缆与GPS天线连接，以确保信号的稳定传输。其中，GPS天线为授时型GPS天线，以提供准确的世界标准时间。

在此，单端转差分电路22能够将视频信号转化为两路差分信号，并且，AD转换器23能够实现高采样频率和高采样位数，为保证***的大动态范围以及低波形失真打下了良好的基础，以便于FPGA处理电路24对数字化后的视频信号进行处理。FPGA处理电路24对数字化后的视频信号进行一系列的处理，以获取应答时间和目标到达时间。

对于PCI接口芯片25的构成方面，PCI接口芯片25包括依次连接的CPCI标准连接器和CPCI桥接芯片，CPCI标准连接器还与FPGA处理电路24连接，CPCI桥接芯片还与PCI总线连接，以提高***稳定性和散热性，使远端接收机易于安装维护。

对于时钟卡4的构成方面，时钟卡4包括依次连接的晶体振荡器、整形电路和倍频电路，倍频电路与FPGA处理电路24连接。时钟卡4的高稳晶体振荡器提供10Mhz的高稳定度的基准频率信号。时钟卡4在电路中使用运放来改善晶振的驱动能力，通过整形电路和倍频电路，最终得到一路10Mhz正弦信号，一路10MHz方波信号、两路20Mhz方波信号。

第二方面，本发明实施例提供一种利用上述基于CPCI架构的多点定位***的远端接收机的基于CPCI架构的多点定位***的远端接收方法，结合图5，该方法包括：

步骤S1，射频信号接收卡接收射频信号。其中，射频信号可以是DF0、DF4、DF5、DF11、DF16、DF17、DF18、DF20和DF21等格式的Mode S信号，或Mode A/C信号。

步骤S2，射频信号接收卡根据时钟卡的时钟信号，将射频信号解调为视频信号，并发送至信号处理卡。

步骤S3，信号处理卡对视频信号进行解码，获取应答信号及目标到达时间，并发送至主控卡。

步骤S4，主控卡将应答信号及目标到达时间封装为目标数据报，如封装为符合TCP/IP协议格式的目标数据报，发送至多点定位中心处理站。

步骤S5，射频信号接收卡、信号处理卡和时钟卡均分别监控各自的当前运行状态信息，并发送至监控卡。

步骤S6，监控卡将射频信号接收卡、信号处理卡和时钟卡各自的当前运行状态信息转发至主控卡。

步骤S7，主控卡按照预定的协议格式，如UCP协议格式，将射频信号接收卡、信号处理卡和时钟卡各自的当前运行状态信息发送至监视与控制***。

由上述技术方案可知，本实施例提供的基于CPCI架构的多点定位***的远端接收方法，通过射频信号接收卡和信号处理卡实现对采集信号和输出信号的预处理，采用时钟卡提供标准的时钟信号，无需对主控卡的硬件及固件做任何修改，提升***的可扩展性。主控卡通过PCI总线与信号处理卡传输数据，确保各个板卡间的通信实时同步，避免高频信号及高压电流传输，可靠性高。同时，不同板卡的分离，有助于提高数据处理效率，避免不同信号的干扰，尤其是数字信号与模拟信号之间的串扰。监控卡还能够实时监控远端接收机不同板卡的运行状态，方便远程端实时掌握远端接收机的运行状况。

因此，本实施例基于CPCI架构的多点定位***的远端接收方法，能够提高远端接收机的扩展性能、数据处理效率和可靠性能，避免外界信号干扰。

对于射频信号接收卡，其根据时钟卡的时钟信号，将射频信号解调为视频信号，具体实现方式如下：

天线接收射频信号。

限幅器将射频信号进行限幅处理。

带通滤波器传输指定频率范围的限幅处理后的射频信号至放大器。

放大器将指定频率范围的射频信号进行放大处理，并传输至带通滤波器。

带通滤波器按照指定频率范围，传输放大处理后的射频信号至放大器。

放大器将指定频率范围的射频信号进行放大处理，并传输至混频器。

混频器根据时钟卡的时钟信号，对放大处理后的射频信号进行下变频处理，获取中频信号。

中频放大器对中频信号进行放大处理和匹配滤波处理，获取最大信噪比的中频信号。

检波器对最大信噪比的中频信号进行检波和视频放大，获取视频信号，射频信号接收卡包括依次连接的天线、限幅器、带通滤波器、放大器、混频器、中频放大器和检波器。

在此，天线将接收的1090MHz的射频信号传输给限幅器，限幅器能够防止大输入信号对后续电路的损害。中频放大器能够对中频信号进行放大和匹配滤波，提高输出信号的信噪比和***性能的可靠性。

对于信号处理卡，其对视频信号进行解码，获取应答信号及目标到达时间，具体实现过程如下：

直流耦合电路将视频信号传输至单端转差分电路。

单端转差分电路将视频信号转化两路差分信号。

AD转换器对两路差分信号进行转换，获取数字化后的视频信号。

GPS模块发送世界标准时间至FPGA处理电路。

FPGA处理电路对数字化的视频信号进行检测：若检测通过，则对数字化后的视频信号进行解码，获取应答信号，根据时钟卡的时钟信号和世界标准时间，获取目标到达时间。信号处理卡包括直流耦合电路、单端转差分电路、AD转换器、FPGA处理电路和GPS模块。若检测未通过，则将当前数字化后的视频信号丢掉。

在实际应用过程中，FPGA处理电路对数字化后的视频信号进行一系列的处理，如FIR滤波、脉冲检测、框架检测、信号解码、TOA生成等操作，以获取应答信号和目标到达时间。FPGA处理电路的时钟基准来自于时钟卡。

在此，单端转差分电路能够将视频信号转化为两路差分信号，并且，AD转换器能够实现高采样频率和高采样位数，为保证***的大动态范围以及低波形失真打下了良好的基础，以便于FPGA处理电路对数字化后的视频信号进行处理。FPGA处理电路对数字化后的视频信号进行一系列的处理，以获取应答时间和目标到达时间。并且，主控卡还能够下发各个板卡的工作性能参数，以实现对各个板卡的逻辑控制，已释放信号处理卡中FPGA处理电路的空间，将其更多的存储空间与逻辑单元用于数据校验、状态检测以及时序逻辑处理等，使得主控卡与各功能板卡各司其职，提高了各个模块的工作效率，节约了板卡的PCB资源。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

需要说明的是，附图中的流程图和框图显示了根据本发明的多个实施例的服务器、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的服务器来实现，或者可以用专用硬件与计算机指令的组合来实现。

本发明实施例所提供的配置装置可以是计算机程序产品，包括存储了程序代码的计算机可读存储介质，所述程序代码包括的指令可用于执行前面方法实施例中所述的方法，具体实现可参见方法实施例，在此不再赘述。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的服务器、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的服务器、装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个服务器，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以发布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。

Claims (6)

1.一种基于CPCI架构的多点定位***的远端接收机，用于实时处理由天线接收的ModeS与Mode A/C信号，将飞机的应答信息送往多点定位中心处理站，其特征在于，包括：集成在CPCI机箱内的射频信号接收卡、信号处理卡、主控卡、时钟卡、监控卡和电源模块卡，

所述射频信号接收卡、所述信号处理卡和所述主控卡依次连接，

所述时钟卡分别与所述射频信号接收卡和所述信号处理卡连接，

所述监控卡通过PCI总线分别与所述射频信号接收卡、所述信号处理卡和所述时钟卡连接，

所述电源模块卡分别与所述射频信号接收卡、所述信号处理卡和所述主控卡连接，

所述信号处理卡通过PCI总线与所述主控卡连接，

所述射频信号接收卡，用于接收射频信号，并根据所述时钟卡的时钟信号，将所述射频信号解调为视频信号，传输至所述信号处理卡，还用于将所述射频信号接收卡的当前运行状态信息发送至所述监控卡，

所述信号处理卡，用于对所述视频信号进行解码，获取应答信号及目标到达时间，还用于将所述信号处理卡的当前运行状态信息发送至所述监控卡，

所述时钟卡，用于为所述射频信号接收卡和所述信号处理卡提供时钟信号，还用于将所述时钟卡的当前运行状态信息发送至所述监控卡，

所述监控卡，用于将所述射频信号接收卡、所述信号处理卡和所述时钟卡的当前运行状态信息发送至所述主控卡，

所述主控卡，用于将所述应答信号及所述目标到达时间封装为目标数据报，发送至多点定位中心处理站，还用于按照预定的协议格式，将所述射频信号接收卡、所述信号处理卡和所述时钟卡的当前运行状态信息发送至监视与控制***，主控卡采用符合CPCI总线标准的硬件结构，主控卡功能子板卡硬件上通过插槽进行插拔连接，主控卡还用于下发各个板卡的工作性能参数，以实现对各个板卡的逻辑控制，以释放信号处理卡中FPGA处理电路的空间，将其更多的存储空间与逻辑单元用于数据校验、状态检测以及时序逻辑处理，

所述电源模块卡，用于为所述射频信号接收卡、所述信号处理卡和所述主控卡供电；

所述射频信号接收卡包括依次连接的天线、限幅器、带通滤波器、放大器、混频器、中频放大器和检波器，

所述混频器还与所述时钟卡连接，

所述检波器与所述信号处理卡连接，

所述检波器还通过PCI总线与所述监控卡连接，

所述天线，用于接收射频信号，

所述限幅器，用于将所述射频信号进行限幅处理，

所述带通滤波器，用于传输指定频率范围的限幅处理后的射频信号至所述放大器，

所述放大器，用于将所述指定频率范围的射频信号进行放大处理，

所述混频器，用于根据所述时钟卡的时钟信号，对所述放大处理后的射频信号进行下变频处理，获取中频信号，

所述中频放大器，用于对所述中频信号进行放大处理和匹配滤波处理，获取最大信噪比的中频信号，

所述检波器，用于对所述最大信噪比的中频信号进行检波和视频放大，获取所述视频信号；

所述信号处理卡包括直流耦合电路、单端转差分电路、AD转换器、FPGA处理电路、PCI接口芯片和GPS模块，

所述直流耦合电路与所述检波器连接，

所述直流耦合电路、所述单端转差分电路、所述AD转换器、所述FPGA处理电路和所述PCI接口芯片依次连接，

所述FPGA处理电路通过GPS接口电路与所述GPS模块连接，

所述FPGA处理电路还与所述时钟卡连接，

所述PCI接口芯片通过PCI总线分别与所述监控卡和所述主控卡连接，

所述直流耦合电路，用于将所述视频信号传输至所述单端转差分电路，

所述单端转差分电路，用于将所述视频信号转化两路差分信号，

所述AD转换器，用于对两路差分信号进行转换，获取数字化后的视频信号，

所述GPS模块，用于发送世界标准时间至所述FPGA处理电路，

所述FPGA处理电路，用于对数字化的视频信号进行检测，若检测通过，则对所述数字化后的视频信号进行解码，获取所述应答信号，并根据所述时钟卡的时钟信号和所述世界标准时间，获取所述目标到达时间，

所述PCI接口芯片，用于将所述应答信号和所述目标达到时间传输至PCI总线；

其中，单端转差分电路能够将视频信号转化为两路差分信号，并且，AD转换器能够实现高采样频率和高采样位数，为保证***的大动态范围以及低波形失真打下了良好的基础，以便于FPGA处理电路对数字化后的视频信号进行处理。

2.根据权利要求1所述基于CPCI架构的多点定位***的远端接收机，其特征在于，所述天线通过同轴线缆与所述限幅器连接。

3.根据权利要求1所述基于CPCI架构的多点定位***的远端接收机，其特征在于，

所述PCI接口芯片包括依次连接的CPCI标准连接器和CPCI桥接芯片，

所述CPCI标准连接器还与所述FPGA处理电路连接，

所述CPCI桥接芯片还与PCI总线连接。

4.根据权利要求1所述基于CPCI架构的多点定位***的远端接收机，其特征在于，所述时钟卡包括依次连接的晶体振荡器、整形电路和倍频电路，所述倍频电路与所述FPGA处理电路连接。

5.根据权利要求1所述基于CPCI架构的多点定位***的远端接收机，其特征在于，所述GPS模块通过同轴电缆与GPS天线连接。

6.一种基于CPCI架构的多点定位***的远端接收方法，其特征在于，该方法利用权利要求1所述基于CPCI架构的多点定位***的远端接收机包括如下步骤：

射频信号接收卡接收射频信号；

所述射频信号接收卡根据时钟卡的时钟信号，将所述射频信号解调为视频信号，并发送至信号处理卡；

所述信号处理卡对所述视频信号进行解码，获取应答信号及目标到达时间，并发送至所述主控卡；

所述主控卡将所述应答信号及所述目标到达时间封装为目标数据报，发送至多点定位中心处理站；主控卡采用符合CPCI总线标准的硬件结构，主控卡功能子板卡硬件上通过插槽进行插拔连接，不存在高频信号及高电压电流传输，即插即用，安全性高；通过射频信号接收卡和信号处理卡实现对采集信号和输出信号的预处理，采用时钟卡提供标准的时钟信号，无需对主控卡的硬件及固件做任何修改，提升***的可扩展性；同时，不同板卡的分离，有助于提高数据处理效率，避免不同信号的干扰；主控卡还能够下发各个板卡的工作性能参数，以实现对各个板卡的逻辑控制，以释放信号处理卡中FPGA处理电路的空间，将其更多的存储空间与逻辑单元用于数据校验、状态检测以及时序逻辑处理等，使得主控卡与各功能板卡各司其职，提高了各个模块的工作效率；

所述射频信号接收卡、所述信号处理卡和所述时钟卡均分别监控各自的当前运行状态信息，并发送至所述监控卡；

所述监控卡将所述射频信号接收卡、所述信号处理卡和所述时钟卡各自的当前运行状态信息转发至所述主控卡；

所述主控卡按照预定的协议格式，将所述射频信号接收卡、所述信号处理卡和所述时钟卡各自的当前运行状态信息发送至监视与控制***；

所述射频信号接收卡根据时钟卡的时钟信号，将所述射频信号解调为视频信号，具体包括：

天线接收射频信号；

限幅器将所述射频信号进行限幅处理；

带通滤波器传输指定频率范围的限幅处理后的射频信号至放大器；

所述放大器将所述指定频率范围的射频信号进行放大处理，并传输至所述带通滤波器；

所述带通滤波器按照所述指定频率范围，传输放大处理后的射频信号至所述放大器；

所述放大器将所述指定频率范围的射频信号进行放大处理，并传输至混频器；

所述混频器根据所述时钟卡的时钟信号，对所述放大处理后的射频信号进行下变频处理，获取中频信号，

中频放大器对所述中频信号进行放大处理和匹配滤波处理，获取最大信噪比的中频信号；

检波器对所述最大信噪比的中频信号进行检波和视频放大，获取所述视频信号，

所述射频信号接收卡包括依次连接的所述天线、所述限幅器、所述带通滤波器、所述放大器、所述混频器、所述中频放大器和所述检波器；

所述信号处理卡对所述视频信号进行解码，获取应答信号及目标到达时间，具体包括：

直流耦合电路将所述视频信号传输至单端转差分电路；

所述单端转差分电路将所述视频信号转化两路差分信号；

AD转换器对两路差分信号进行转换，获取数字化后的视频信号；

GPS模块发送世界标准时间至FPGA处理电路；

FPGA处理电路对数字化的视频信号进行检测：

若检测通过，则对所述数字化后的视频信号进行解码，获取所述应答信号，

根据所述时钟卡的时钟信号和所述世界标准时间，获取所述目标到达时间；

所述信号处理卡包括所述直流耦合电路、所述单端转差分电路、所述AD转换器、所述FPGA处理电路和所述GPS模块；

其中，单端转差分电路能够将视频信号转化为两路差分信号，并且，AD转换器能够实现高采样频率和高采样位数，为保证***的大动态范围以及低波形失真打下了良好的基础，以便于FPGA处理电路对数字化后的视频信号进行处理。

Images