CN107394320A - 双频带通滤波器及使用方法 - Google Patents

双频带通滤波器及使用方法 Download PDF

Info

Publication number
CN107394320A
CN107394320A CN201710206955.6A CN201710206955A CN107394320A CN 107394320 A CN107394320 A CN 107394320A CN 201710206955 A CN201710206955 A CN 201710206955A CN 107394320 A CN107394320 A CN 107394320A
Authority
CN
China
Prior art keywords
frequency
resonance network
coupled
circuit
memory element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710206955.6A
Other languages
English (en)
Inventor
蔡铭宪
薛福隆
刘莎莉
吴宗霖
黄扬智
林晋毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107394320A publication Critical patent/CN107394320A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0153—Electrical filters; Controlling thereof
    • H03H7/0161—Bandpass filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/175—Series LC in series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1758—Series LC in shunt or branch path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1775—Parallel LC in shunt or branch path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0014—Capacitor filters, i.e. capacitors whose parasitic inductance is of relevance to consider it as filter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0092—Inductor filters, i.e. inductors whose parasitic capacitance is of relevance to consider it as filter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2250/00—Indexing scheme relating to dual- or multi-band filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Filters And Equalizers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

本揭露揭示一种滤波器，其包含耦合于参考节点与输入端口、输出端口、第一节点及第二节点中的每一者之间的分流电路。共振网络耦合于所述输入端口与所述第二节点之间，且耦合于所述第一节点与所述输出端口之间。存储元件电路耦合于所述输入端口与所述第一节点之间，且耦合于所述第二节点与所述输出端口之间。所述分流电路具有部分地定义所述滤波器的高通带频率的等效分流电路频率响应，所述共振网络具有部分地定义所述滤波器的低通带频率的等效共振网络频率响应，且所述存储元件电路具有定义介于所述低通带频率与所述高通带频率之间的所述滤波器的止频带频率的等效存储元件电路频率响应。

Description

双频带通滤波器及使用方法
技术领域
本发明实施例涉及半导体装置及其工作原理，特别是涉及滤波器及其工作原理。
背景技术
多频带通信***在包含无线局域网络(WLAN)(例如)、全球移动通信***(GSM)及车载雷达的数个应用中越来越常见。双频带通滤波器是数个此类***的组件，且双频带通滤波器的价值随着大小及成本降低而增大。
有时通过级联各自具有单一通带的两个个别滤波器而实施双频带通滤波器。与个别滤波器相比，级联滤波器可更大且具有更高***损耗。
发明内容
在一些实施例中，一种滤波器包括：第一分流电路，其耦合于输入端口与参考节点之间；第二分流电路，其耦合于输出端口与所述参考节点之间；第三分流电路，其耦合于第一节点与所述参考节点之间；及第四分流电路，其耦合于第二节点与所述参考节点之间。第一共振网络耦合于所述输入端口与所述第二节点之间，第二共振网络耦合于所述第一节点与所述输出端口之间，第一存储元件电路耦合于所述输入端口与所述第一节点之间，且第二存储元件电路耦合于所述第二节点与所述输出端口之间。所述第一分流电路、所述第二分流电路、所述第三分流电路及所述第四分流电路经配置以具有部分地定义所述滤波器的高通带频率的等效分流电路频率响应，所述第一共振网络及所述第二共振网络经配置以具有部分地定义所述滤波器的低通带频率的等效共振网络频率响应，且所述第一存储元件电路及所述第二存储元件电路经配置以具有定义介于所述低通带频率与所述高通带频率之间的所述滤波器的止频带频率的等效存储元件电路频率响应。
在一些实施例中，一种滤波器包括：第一共振网络，其具有第一共振网络设计且耦合于输入端口与参考节点之间；第二共振网络，其具有所述第一共振网络设计且耦合于输出端口与所述参考节点之间；第一信号路径，其耦合于所述输入端口与所述输出端口之间；及第二信号路径，其耦合于所述输入端口与所述输出端口之间。所述第一信号路径及所述第二信号路径中的每一者包括：共振网络，其具有第二共振网络设计，所述共振网络与具有第三共振网络设计的接合于节点处的共振网络串联；及额外共振网络，其具有所述第一共振网络设计，所述额外共振网络耦合于所述节点与所述参考节点之间。所述第一共振网络设计部分地定义所述滤波器的高通带频率且定义低于所述高通带频率的所述滤波器的第一止频带频率，所述第二共振网络设计部分地定义低于所述第一止频带频率的所述滤波器的低通带频率，且所述第三共振网络设计定义介于所述低通带频率与所述高通带频率之间的所述滤波器的第二止频带频率。
在一些实施例中，一种对信号滤波的方法包括：在滤波器的输入端口处接收所述信号；使所述信号的高频带传到所述滤波器的输出端口，所述低频带具有由第一共振网络设计部分地定义的第一频率；使所述信号的低频带传到所述滤波器的所述输出端口，所述低频带具有由第二共振网络设计部分地定义的第二频率；及使所述信号的中频带衰减，所述中频带具有由第三共振网络设计定义的第三频率。使所述高频带通过及使所述低频带通过中的每一者包括：使所述信号沿两个平行路径通过，所述平行路径的每一路径包括与所述第三共振网络设计的共振网络串联的所述第二共振网络设计的共振网络。使所述中频带衰减包括：运用所述第一共振网络设计的对应多个共振网络建立到参考节点的多个低阻抗路径。
附图说明
在附图及以下描述中陈述本揭露的一或多个实施例的细节。将从描述、图式及发明权利要求书明白其它构件及优点。
图1是根据一些实施例的带通滤波器的图。
图2是根据一些实施例的带通滤波器的图。
图3是根据一些实施例的带通滤波器的频率响应的图。
图4是根据一些实施例的带通滤波器的图。
图5是根据一些实施例的对信号滤波的方法的流程图。
各个图式中的相同元件符号指示相同元件。
具体实施方式
本揭露提供用于实施所提供目标的构件的不同实施例或实例。下文将描述组件及布置的特定实例以简化本揭露。当然，此等仅是实例且不具限制性。例如，在以下描述中，使第一构件形成于第二构件上方或第二构件上可包含其中第一构件及第二构件形成为直接接触的实施例，且还可包含其中额外构件可形成于第一构件与第二构件之间使得第一构件及第二构件可不直接接触的实施例。此外，本揭露可在各个实例中重复元件符号及/或字母。此重复是用于简化及清楚的目的且本身并不指示所讨论的各个实施例及/或配置之间的关系。
在各个实施例中，一种带通滤波器包含：第一分流电路，其耦合于输入端口与参考节点之间；第二分流电路，其耦合于输出端口与所述参考节点之间；第三分流电路，其耦合于第一节点与所述参考节点之间；及第四分流电路，其耦合于第二节点与所述参考节点之间。第一共振网络耦合于所述输入端口与所述第二节点之间，且第二共振网络耦合于所述第一节点与所述输出端口之间。第一存储元件电路耦合于所述输入端口与所述第一节点之间，且第二存储元件电路耦合于所述第二节点与所述输出端口之间。所述第一到第四分流电路具有部分地定义所述滤波器的高通带频率的等效频率响应。所述第一共振网络及所述第二共振网络具有部分地定义所述滤波器的低通带频率的等效频率响应。所述第一存储元件电路及所述第二存储元件电路具有定义介于所述低通带频率与所述高通带频率之间的所述滤波器的第一止频带频率的等效频率响应。在一些实施例中，所述第一到第四分流电路的所述频率响应定义所述滤波器的第二止频带频率。
图1是根据一些实施例的带通滤波器100的图。带通滤波器100包含输入端口P1、输出端口P2、与输入端口P1耦合的第一节点N1、与输出端口P2耦合的第二节点N2、第三节点N3、第四节点N4及参考节点GND。第一分流电路110A耦合于节点N1与GND之间，第二分流电路110B耦合于节点N2与GND之间，第三分流电路110C耦合于节点N3与GND之间，且第四分流电路110D耦合于节点N4与GND之间。第一共振网络120A耦合于节点N1与N4之间，且第二共振网络120B耦合于节点N2与N3之间。第一存储元件电路工艺耦合于节点N1与N3之间，且第二存储元件电路130B耦合于节点N2与N4之间。
带通滤波器100经配置以在输入端口P1处接收输入信号且在输出端口P2处产生输出信号。输入信号及输出信号具有相对于参考节点GND处的参考电压的时变电压值。在一些实施例中，参考节点GND是接地参考节点且参考电压是接地参考电压。
输入端口P1与输出端口P2之间的第一信号路径S1包含存储元件电路130A、节点N3及共振网络120B的串联组合。在输入端口P1与输出端口P2之间且平行于第一信号路径S1的第二信号路径S2包含共振网络120A、节点N4及存储元件电路130B的串联组合。在操作中，运用带通滤波器100产生输出信号包含使输入信号的第一部分通过第一信号路径S1及第二信号路径S2，且运用第一信号路径S1及第二信号路径S2使输入信号的第二部分衰减。
如下文将讨论，分流电路110A到110D、共振网络120A及120B以及存储元件电路130A及130B经配置以定义第一通过信号部分的低频通带及高频通带以及第二衰减信号部分的中频止频带。
通带是其中输入信号的***损耗为零或接近为零的带通滤波器100的频率响应的区域，其由其中***损耗具有显著非零量值的频率响应的区域包围。输入信号的回波损耗在带通滤波器100的频率响应的通带区域中具有显著非零量值，且在周围区域中为零或接近为零。在一些实施例中，显著非零量值是5分贝(dB)。在一些实施例中，显著非零量值是10dB。在一些实施例中，显著非零量值是20dB。
传输零点是带通滤波器100的频率响应中的点，在所述点处信号***损耗曲线具有局部最小值。信号***损耗曲线的局部最小值对应于***损耗的量值的局部最大值。回波零点是带通滤波器100的频率响应中的点，在所述点处信号回波损耗曲线具有局部最小值。信号回波损耗曲线的局部最小值对应于回波损耗的量值的局部最大值。
在一些实施例中，带通滤波器100的通带具有单一回波零点。在一些实施例中，带通滤波器100的通带具有两个或更多个回波零点。带通滤波器100的通带因此定义为具有一或多个回波零点、由具有一或多个传输零点的区域包围的区域。
带通滤波器100具有通过止频带而与高通带分离的低通带。带通滤波器100的止频带定义为具有一或多个传输零点、由具有一或多个回波零点的区域包围的区域。
带通滤波器100的通带的频率是定义通带的传输零点或回波零点中的任一者的频率。带通滤波器100的止频带的频率是定义止频带的传输零点或回波零点中的任一者的频率。
在一些实施例中，带通滤波器100包含具有900兆赫(MHz)回波零点的低通带及具有1800MHz回波零点的高通带。在一些实施例中，带通滤波器100包含具有2.4千兆赫(GHz)回波零点的低通带及具有5GHz回波零点的高通带。在一些实施例中，带通滤波器100包含具有24GHz回波零点的低通带及具有77GHz回波零点的高通带。下文将关于图3讨论带通滤波器100的频率响应的非限制性实例。
分流电路110A到110D中的每一者具有等效分流电路频率响应。等效频率响应是在给定频率范围内具有未显著不同的特性的频率响应。例如，具有等效频率响应的两个电路在给定频率下具有基本上相同或等效的***损耗。类似地，具有等效频率响应的两个电路具有基本上相同或等效频率，在所述频率下出现给定局部最小值或最大值，例如***损耗。
在一些实施例中，基于具有相同分流电路设计，分流电路110A到110D中的每一者具有等效分流电路频率响应，其中任何频率响应变动起因于工艺变动。在一些实施例中，基于具有两个或更多个不同分流电路设计，分流电路110A到110D具有等效分流电路频率响应。分流电路设计包含至少一个能量存储元件。在一些实施例中，分流电路设计包含电容器。在一些实施例中，分流电路设计包含与电感器串联的电容器。在一些实施例中，分流电路设计包含共振网络设计。
在一些实施例中，分流电路频率响应致使带通滤波器100的频率响应包含在低通带与高通带之间的第一止频带频率的第一传输零点。
在一些实施例中，由分流电路110A到110D的分流电路频率响应部分地定义带通滤波器100的至少一个低通带频率。在各个实施例中，由分流电路110A到110D的分流电路频率响应部分地定义的低通带频率是传输零点频率或回波零点频率。
在一些实施例中，由分流电路110A到110D的分流电路频率响应部分地定义带通滤波器100的至少一个高通带频率。在各个实施例中，由分流电路110A到110D的分流电路频率响应部分地定义的高通带频率是传输零点频率或回波零点频率。
共振网络120A及120B中的每一者具有等效共振网络频率响应。在一些实施例中，基于具有相同共振网络设计，共振网络120A及120B具有等效共振网络频率响应，其中任何频率响应变动起因于工艺变动。在一些实施例中，基于具有不同共振网络设计，共振网络120A及120B具有等效共振网络频率响应。共振网络设计包含至少两个能量存储元件。在一些实施例中，共振网络设计包含电容器及电感器。在一些实施例中，共振网络设计包含与电感器串联的电容器。
在一些实施例中，由共振网络120A及120B的共振网络频率响应部分地定义带通滤波器100的至少一个低通带频率。在各个实施例中，由共振网络120A及120B的共振网络频率响应部分地定义的低通带频率是传输零点频率或回波零点频率。
在一些实施例中，由共振网络120A及共振网络120B的共振网络频率响应部分地定义带通滤波器100的至少一个高通带频率。在各个实施例中，由共振网络120A及120B的共振网络频率响应部分地定义的高通带频率是传输零点频率或回波零点频率。
存储元件电路130A及130B中的每一者具有等效存储元件电路频率响应。在一些实施例中，基于具有相同存储元件电路设计，存储元件电路130A及130B具有等效存储元件电路频率响应，其中任何频率响应变动起因于工艺变动。在一些实施例中，基于具有不同存储元件电路设计，存储元件电路130A及130B具有等效存储元件电路频率响应。存储元件电路设计包含至少一个能量存储元件。在一些实施例中，存储元件电路设计包含电容器。在一些实施例中，存储元件电路设计包含与电感器串联的电容器。在一些实施例中，存储元件电路设计包含共振网络设计。
在一些实施例中，存储元件电路频率响应致使带通滤波器100包含在低通带与高通带之间的第二止频带频率的第二传输零点。
在一些实施例中，由存储元件电路130A及130B的存储元件电路频率响应部分地定义带通滤波器100的至少一个低通带频率。在各个实施例中，由存储元件电路130A及130B的存储元件电路频率响应部分地定义的低通带频率是传输零点频率或回波零点频率。
在一些实施例中，由存储元件电路130A及130B的存储元件电路频率响应部分地定义带通滤波器100的至少一个高通带频率。在各个实施例中，由存储元件电路130A及130B的存储元件电路频率响应部分地定义的高通带频率是传输零点频率或回波零点频率。
在一些实施例中，分流电路110A到110D的分流电路频率响应、共振网络120A及120B的共振网络频率响应以及存储元件电路130A及130B的存储元件电路频率响应的组合致使带通电路100包含低于低通带频率的第三传输零点。
在一些实施例中，带通滤波器100的第三传输零点及带通滤波器100的第一传输零点设定带通滤波器100的低通带的界限。在一些实施例中，带通滤波器100的第三传输零点及带通滤波器100的第二传输零点设定带通滤波器100的低通带的界限。
在一些实施例中，分流电路110A到110D的分流电路频率响应、共振网络120A及120B的共振网络频率响应以及存储元件电路130A及130B的存储元件电路频率响应的组合致使带通电路100包含高于高通带频率的第四传输零点。
在一些实施例中，带通滤波器100的第一传输零点及带通滤波器100的第四传输零点设定带通滤波器100的一高通带的界限。在一些实施例中，带通滤波器100的第二传输零点及带通滤波器100的第四传输零点设定带通滤波器100的高通带的界限。
在一些实施例中，带通滤波器100的第一传输零点及带通滤波器100的第二传输零点将带通滤波器100的止频带的界限设定于低通带与高通带之间。在一些实施例中，带通滤波器100的第一传输零点及带通滤波器100的第二传输零点通过具有不同频率而将带通滤波器100的止频带的界限设定于低通带与高通带之间。在一些实施例中，带通滤波器100的第一传输零点及带通滤波器100的第二传输零点通过具有等效频率而将带通滤波器100的止频带的界限设定于低通带与高通带之间。
在各个实施例中，带通滤波器100的第一到第四传输零点中的一些或所有者的组合定义各自具有通过中止频带分离的低通带及高通带的双通带通滤波器。分流电路110A到110D、共振网络120A及120B以及存储元件电路130A及130B中的每一者的频率响应由此定义低通带频率及带宽、高通带频率及带宽以及至少一个止频带频率。
在一些实施例中，通过配置分流电路110A到110D以及存储元件电路130A及130B中的每一者以具有频率响应使得带通滤波器100的第一传输零点及带通滤波器100的第二传输零点具有不同频率，独立地控制低通带带宽及高通带带宽。
在一些实施例中，通过配置分流电路110A到110D以及存储元件电路130A及130B中的每一者以具有频率响应使得带通滤波器100的第一传输零点及带通滤波器100的第二传输零点具有等效频率，与其它方法的带宽相比，低通带带宽及高通带带宽中的每一者为大。
在一些实施例中，通过配置分流电路110A到110D以及存储元件电路130A及130B中的每一者以具有频率响应使得带通滤波器100的第一传输零点及带通滤波器100的第二传输零点在止频带的中心处或附近具有等效频率，与其它方法的止频带相比，所述止频带是对称的。
图2是根据一些实施例的带通滤波器200的图。在一些实施例中，带通滤波器200可用作上文关于图1所描述的带通滤波器100。带通滤波器200包含上文关于带通滤波器100所讨论的输入端口P1、输出端口P2、节点N1、N2、N3及N4以及参考节点GND。
作为上文关于带通滤波器100所讨论的分流电路110A到110D的非限制性实例，带通电路200包含耦合于节点N1与GND之间的第一共振网络210A、耦合于节点N2与GND之间的第二共振网络210B、耦合于节点N3与GND之间的第三共振网络210C及耦合于节点N4与GND之间的第四共振网络210D。共振网络210A到210D中的每一者包含与电感器214串联的电容器212。
作为上文关于带通滤波器100所讨论的共振网络120A及120B的非限制性实例，带通电路200包含耦合于节点N1与N4之间的第一共振网络220A及耦合于节点N2与N3之间的第二共振网络220B。共振网络220A及220B中的每一者包含与电感器224串联的电容器222。
作为上文关于带通滤波器100所讨论的存储元件电路130A及130B的非限制性实例，带通电路200包含耦合于节点N1与N3之间的第一共振网络230A及耦合于节点N2与N3之间的第二共振网络230B。共振网络230A及230B中的每一者包含与电感器234并联的电容器232。
输入端口P1与输出端口P2之间的第一信号路径S3包含共振网络230A、节点N3及共振网络220B的串联组合。在输入端口P1与输出端口P2之间、平行于第一信号路径S3的第二信号路径S4包含共振网络220A、节点N4及共振网络230B的串联组合。
基于具有相同第一共振网络设计，共振网络210A到210D中的每一者具有等效第一共振网络频率响应。第一共振网络频率响应致使带通电路200包含在第一止频带频率的第一传输零点。在操作中，在第一止频带频率下，通过第一共振网络设计配置共振网络210A到210D中的每一者以在对应节点与参考节点GND之间建立低阻抗路径。具体地说，在操作中，在第一止频带频率下，共振网络210A建立从输入端口P1及节点N1到参考节点GND的低阻抗路径，共振网络210B建立从输出端口P2及节点N2到参考节点GND的低阻抗路径，共振网络210C建立从节点N3到参考节点GND的低阻抗路径，且共振网络210D建立从节点N4到参考节点GND的低阻抗路径。
第一止频带频率是基于电容器212及电感器214且由以下方程式定义：
其中L214是电感器214的电感值且C212是电容器212的电容值。
在一些实施例中，电容器212具有0.33微微法拉(pF)的电容值，电感器214具有37微微亨(pH)的电感值，且第一止频带频率是46GHz。
由共振网络210A到210D的第一共振网络频率响应部分地定义带通滤波器200的至少一个低通带频率及至少一个高通带频率。
基于具有相同第二共振网络设计，共振网络220A及220B中的每一者具有等效第二共振网络频率响应。由共振网络220A及220B的第二共振网络频率响应部分地定义带通滤波器200的至少一个低通带频率及至少一个高通带频率。
基于具有相同第三共振网络设计，共振网络230A及230B中的每一者具有等效第三共振网络频率响应。第三共振网络频率响应致使带通电路200包含在第二止频带频率的第二传输零点。在操作中，在第二止频带频率下，通过第三共振网络设计配置共振网络230A以在节点N1与N3之间建立高阻抗路径，且通过第三共振网络设计配置共振网络230B以在节点N2与N4之间建立高阻抗路径。
第二止频带频率是基于电容器232及电感器234且由以下方程式定义：
其中L234是电感器234的电感值且C232是电容器232的电容值。
在一些实施例中，电容器232具有70毫微微法拉(fF)的电容值，电感器234具有0.185奈亨(nH)的电感值，且第二止频带频率是44GHz。
由共振网络230A及230B的第三共振网络频率响应部分地定义带通滤波器200的至少一个低通带频率及至少一个高通带频率。
共振网络210A到210D的第一共振网络频率响应、共振网络220A及220B的第二共振网络频率响应以及共振网络230A及230B的第三共振网络频率响应的组合致使带通电路200包含低于低通带频率的第三传输零点及高于高通带频率的第四传输零点。
第三传输零点设定带通滤波器200的低通带的下限且第一传输零点及第二传输零点中的一者或两者设定带通滤波器200的低通带的上限。第一传输零点及第二传输零点中的一者或两者设定带通滤波器200的高通带的下限且第四传输零点设定带通滤波器200的高通带的上限。第一传输零点及第二传输零点由此设定带通滤波器200的止频带。
在一些实施例中，带通滤波器200的第一传输零点及第二传输零点通过具有不同频率而将止频带界限设定于低通带与高通带之间。在一些实施例中，带通滤波器200的第一传输零点及第二传输零点通过具有等效频率而将止频带界限设定于低通带与高通带之间。
在低于止频带界限的频率下，由电容器212主导第一共振网络频率响应，由电容器222主导第二共振网络频率响应，且由电感器234主导第三共振网络频率响应，因此第三传输零点具有基本上由以下方程式定义的频率：
其中L234是电感器234的电感值且C212是电容器212的电容值，且C222是电容器222的电容值。
在一些实施例中，电容器212具有0.33pF的电容值，电容器222具有0.07pF的电容值，电感器234具有0.185nH的电感值，且第三传输零点具有18.5GHz的频率。
在高于止频带界限的频率下，由电感器214主导第一共振网络频率响应，由电感器224主导第二共振网络频率响应，且由电容器232主导第三共振网络频率响应，因此第四传输零点具有基本上由以下方程式定义的频率：
其中C232是电容器232的电容值，L214是电感器214的电感值，且L224是电感器224的电感值。
在一些实施例中，电容器232具有70fF的电容值，电感器214具有37pH的电感值，电感器224具有190pH的电感值，且第四传输零点具有108GHz的频率。
图3是根据一些实施例的带通滤波器的频率响应300的图。频率响应300是上文所讨论的带通滤波器100或带通滤波器200的频率响应的非限制性实例。频率响应300是基于330fF的电容值C212、37pH的电感值L214、70fF的电容值C222、190pH的电感值L224、70fF的电容值C232、185pH的电感值L234。
频率响应300包含***损耗曲线310及输入回波损耗曲线320。在0GHz到120GHz的频率范围及0dB到-100dB的功率损耗范围内绘制***损耗曲线310及输入回波损耗曲线320中的每一者。
***损耗曲线310包含第一传输零点A、第二传输零点B、第三传输零点C及第四传输零点D。基于方程式(3)，第一传输零点A具有18.5GHz的频率；基于方程式(2)，第二传输零点B具有44GHz的频率；基于方程式(1)，第三传输零点C具有46GHz的频率；且基于方程式(4)，第四传输零点D具有108GHz的频率。
频率响应300的传输零点B及C具有不同频率。在一些实施例中，传输零点B及C具有等效频率。
图4是根据一些实施例的带通滤波器400的图。在一些实施例中，带通滤波器400可用作上文关于图1所描述的带通滤波器100。带通滤波器400包含上文关于带通滤波器100所讨论的输入端口P1、输出端口P2、节点N1、N2、N3及N4以及参考节点GND。
作为上文关于带通滤波器100所讨论的分流电路110A到110D的非限制性实例，带通电路400包含耦合于节点N1与GND之间的第一分流电路410A、耦合于节点N2与GND之间的第二分流电路410B、耦合于节点N3与GND之间的第三分流电路410C及耦合于节点N4与GND之间的第四分流电路410D。分流电路410A到410D中的每一者包含一电容器412。
作为上文关于带通滤波器100所讨论的共振网络120A及120B的非限制性实例，带通电路400包含耦合于节点N1与N4之间的第一共振网络420A及耦合于节点N2与N3之间的第二共振网络420B。共振网络420A及420B中的每一者包含与电感器424串联的电容器422。
作为上文关于带通滤波器100所讨论的存储元件电路130A及130B的非限制性实例，带通电路400包含耦合于节点N1与N3之间的第一存储元件电路430A及耦合于节点N2与N4之间的第二存储元件电路430B。存储元件电路430A及430B中的每一者包含电感器434。
输入端口P1与输出端口P2之间的第一信号路径S5包含存储元件电路430A、节点N3及共振网络420B的串联组合。在输入端口P1与输出端口P2之间且平行于第一信号路径S5的第二信号路径S6包含共振网络420A、节点N4及存储元件电路430B的串联组合。
与上文所讨论的带通电路200相比，带通电路400具有更少组件且因此占据更少空间。因为带通电路400包含分别相对于带通电路200的共振网络210A到210D及230A到230B的分流电路410A到410D及存储元件电路430A及430B，所以不同于带通电路200，带通电路400未经配置以能够独立控制低通带带宽及高通带带宽。
图5是根据一些实施例的对信号滤波的方法500的流程图。方法500能够运用上文分别关于图1及2所描述的带通滤波器100或200执行。
在操作502，滤波器的输入端口接收信号。在各个实施例中，接收信号的滤波器的输入端口是带通滤波器100或带通滤波器200的输入端口P1。
在操作504，滤波器使信号的高频带传到滤波器的输出端口。高频带具有由第一共振网络设计部分地定义的第一频率。使信号的高频带通过包含使信号沿两个平行路径通过，平行路径的每一路径包含与第三共振网络设计的共振网络串联的第二共振网络设计的共振网络。
在一些实施例中，两个平行路径是带通滤波器100的信号路径S1及S2。在一些实施例中，两个平行路径是带通滤波器200的信号路径S3及S4。在一些实施例中，输出端口是带通滤波器100或带通滤波器200的输出端口P2。
在各个实施例中，第一共振网络设计、第二共振网络设计及第三共振网络设计的共振网络中的一或多者是上文关于带通滤波器100所描述的分流电路110A到110D、共振网络120A及120B以及存储元件电路130A及130B中的一或多者。在各个实施例中，第一共振网络设计、第二共振网络设计及第三共振网络设计的共振网络中的一或多者分别是上文关于带通滤波器200所描述的共振网络210A到210D、220A及220B以及230A及230B中的一或多者。
在操作506，滤波器使信号的低频带传到滤波器的输出端口。低频带具有由第二共振网络设计部分地定义的第二频率。使信号的低频带通过包含使信号沿两个平行路径通过。
在操作508，滤波器使信号的中频带衰减，中频带具有由第三共振网络设计定义的第三频率。使中频带衰减包含运用第一共振网络设计的对应多个共振网络建立到参考节点的多个低阻抗路径。
在一些实施例中，建立多个低阻抗路径是基于滤波器的第一传输零点。
在一些实施例中，使中频带衰减进一步包含运用第三共振网络设计的共振网络在平行路径的每一路径中建立高阻抗路径。
在一些实施例中，在平行路径的每一路径中建立高阻抗路径是基于滤波器的第二传输零点。在一些实施例中，第一传输零点及第二传输零点具有不同频率。在一些实施例中，第一传输零点及第二传输零点具有等效频率。
在一些实施例中，建立多个低阻抗路径包含：在输入端口与参考节点之间建立多个低阻抗路径的第一低阻抗路径；在输出端口与参考节点之间建立多个低阻抗路径的第二低阻抗路径；在平行路径的第一路径的第一节点与参考节点之间建立多个低阻抗路径的第三低阻抗路径；及在平行路径的第二路径的第二节点与参考节点之间建立多个低阻抗路径的第四低阻抗路径。
在一些实施例中，一种滤波器包括：第一分流电路，其耦合于输入端口与参考节点之间；第二分流电路，其耦合于输出端口与所述参考节点之间；第三分流电路，其耦合于第一节点与所述参考节点之间；及第四分流电路，其耦合于第二节点与所述参考节点之间。第一共振网络耦合于所述输入端口与所述第二节点之间，第二共振网络耦合于所述第一节点与所述输出端口之间，第一存储元件电路耦合于所述输入端口与所述第一节点之间，且第二存储元件电路耦合于所述第二节点与所述输出端口之间。所述第一分流电路、所述第二分流电路、所述第三分流电路及所述第四分流电路经配置以具有部分地定义所述滤波器的高通带频率的等效分流电路频率响应，所述第一共振网络及所述第二共振网络经配置以具有部分地定义所述滤波器的低通带频率的等效共振网络频率响应，且所述第一存储元件电路及所述第二存储元件电路经配置以具有定义介于所述低通带频率与所述高通带频率之间的所述滤波器的止频带频率的等效存储元件电路频率响应。
在一些实施例中，一种滤波器包括：第一共振网络，其具有第一共振网络设计且耦合于输入端口与参考节点之间；第二共振网络，其具有所述第一共振网络设计且耦合于输出端口与所述参考节点之间；第一信号路径，其耦合于所述输入端口与所述输出端口之间；及第二信号路径，其耦合于所述输入端口与所述输出端口之间。所述第一信号路径及所述第二信号路径中的每一者包括：共振网络，其具有第二共振网络设计，所述共振网络与具有第三共振网络设计的接合于节点处的共振网络串联；及额外共振网络，其具有所述第一共振网络设计，所述额外共振网络耦合于所述节点与所述参考节点之间。所述第一共振网络设计部分地定义所述滤波器的高通带频率且定义低于所述高通带频率的所述滤波器的第一止频带频率，所述第二共振网络设计部分地定义低于所述第一止频带频率的所述滤波器的低通带频率，且所述第三共振网络设计定义介于所述低通带频率与所述高通带频率之间的所述滤波器的第二止频带频率。
在一些实施例中，一种对信号滤波的方法包括：在滤波器的输入端口处接收所述信号；使所述信号的高频带传到所述滤波器的输出端口，所述低频带具有由第一共振网络设计部分地定义的第一频率；使所述信号的低频带传到所述滤波器的所述输出端口，所述低频带具有由第二共振网络设计部分地定义的第二频率；及使所述信号的中频带衰减，所述中频带具有由第三共振网络设计定义的第三频率。使所述高频带通过及使所述低频带通过中的每一者包括使所述信号沿两个平行路径通过，所述平行路径的每一路径包括与所述第三共振网络设计的共振网络串联的所述第二共振网络设计的共振网络。使所述中频带衰减包括运用所述第一共振网络设计的对应多个共振网络建立到参考节点的多个低阻抗路径。
虽然已详细描述实施例及其优点，但是应理解，可在不背离如由随附发明权利要求书所定义的实施例的精神及范围的情况下，对本文作出各种改变、置换及更改。此外，本申请案的范围并非旨在受限于本说明书中所描述的工艺、机器、制造及物质组合物、构件、方法及步骤的特定实施例。一般技术者将从本揭露容易地明白，目前存在或随后开发的执行与本文中所描述的对应实施例基本上相同的功能或达成基本上相同的结果的工艺、机器、制造、物质组合物、构件、方法或步骤可根据本揭露加以利用。据此，随附发明权利要求书旨在将此类工艺、机器、制造、物质组合物、构件、方法或步骤包含于其范围内。此外，每一权利要求构成单独实施例，且每一权利要求及实施例的组合是在本揭露的范围内。
[符号说明]
100 带通滤波器/带通电路
110A 第一分流电路
110B 第二分流电路
110C 第三分流电路
110D 第四分流电路
120A 第一共振网络
120B 第二共振网络
130A 第一存储元件电路
130B 第二存储元件电路
200 带通滤波器/带通电路
210A 第一共振网络
210B 第二共振网络
210C 第三共振网络
210D 第四共振网络
212 电容器
214 电感器
220A 第一共振网络
220B 第二共振网络
222 电容器
224 电感器
230A 第一共振网络
230B 第二共振网络
232 电容器
234 电感器
300 频率响应
310 ***损耗曲线
320 输入回波损耗曲线
400 带通滤波器/带通电路
410A 第一分流电路
410B 第二分流电路
410C 第三分流电路
410D 第四分流电路
412 电容器
420A 第一共振网络
420B 第二共振网络
422 电容器
424 电感器
430A 第一存储元件电路
430B 第二存储元件电路
434 电感器
500 方法
502 操作
504 操作
506 操作
508 操作
A 第一传输零点
B 第二传输零点
C 第三传输零点
D 第四传输零点
GND 参考节点
N1 第一节点
N2 第二节点
N3 第三节点
N4 第四节点
P1 输入埠
P2 输出埠
S1 第一信号路径
S2 第二信号路径
S3 第一信号路径
S4 第二信号路径
S5 第一信号路径
S6 第二信号路径

Claims (1)

1.一种滤波器，其包括：
第一分流电路，其耦合于输入端口与参考节点之间；
第二分流电路，其耦合于输出端口与所述参考节点之间；
第三分流电路，其耦合于第一节点与所述参考节点之间；
第四分流电路，其耦合于第二节点与所述参考节点之间；
第一共振网络，其耦合于所述输入端口与所述第二节点之间；
第二共振网络，其耦合于所述第一节点与所述输出端口之间；
第一存储元件电路，其耦合于所述输入端口与所述第一节点之间；及
第二存储元件电路，其耦合于所述第二节点与所述输出端口之间，
其中
所述第一分流电路、所述第二分流电路、所述第三分流电路及所述第四分流电路经配置以具有部分地定义所述滤波器的高通带频率的等效分流电路频率响应，
所述第一共振网络及所述第二共振网络经配置以具有部分地定义所述滤波器的低通带频率的等效共振网络频率响应，及
所述第一存储元件电路及所述第二存储元件电路经配置以具有定义介于所述低通带频率与所述高通带频率之间的所述滤波器的止频带频率的等效存储元件电路频率响应。
CN201710206955.6A 2016-05-16 2017-03-31 双频带通滤波器及使用方法 Pending CN107394320A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/155,547 2016-05-16
US15/155,547 US10027304B2 (en) 2016-05-16 2016-05-16 Dual-band band-pass filters and method of use

Publications (1)

Publication Number Publication Date
CN107394320A true CN107394320A (zh) 2017-11-24

Family

ID=60295426

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710206955.6A Pending CN107394320A (zh) 2016-05-16 2017-03-31 双频带通滤波器及使用方法

Country Status (3)

Country Link
US (1) US10027304B2 (zh)
CN (1) CN107394320A (zh)
TW (1) TW201742374A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109217836A (zh) * 2018-09-03 2019-01-15 南京邮电大学 四端口低反射式双工滤波器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7592882B2 (en) * 2007-02-22 2009-09-22 John Mezzalingua Associates, Inc. Dual bandstop filter with enhanced upper passband response
US8279008B2 (en) 2010-08-06 2012-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS millimeter-wave variable-gain low-noise amplifier
US8427240B2 (en) 2010-08-06 2013-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Low-noise amplifier with gain enhancement
US9209521B2 (en) 2010-10-14 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. On-chip helix antenna
US8450827B2 (en) 2011-01-25 2013-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. MOS varactor structure and methods
US8593206B2 (en) 2011-04-12 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Up-conversion mixer having a reduced third order harmonic
US8618631B2 (en) 2012-02-14 2013-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. On-chip ferrite bead inductor
US8912581B2 (en) 2012-03-09 2014-12-16 Taiwan Semiconductor Manufacturing Co., Ltd. 3D transmission lines for semiconductors
US8610494B1 (en) 2012-06-12 2013-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Low power active filter
US9374086B2 (en) 2012-11-09 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Switch circuit and method of operating the switch circuit
US8941212B2 (en) 2013-02-06 2015-01-27 Taiwan Semiconductor Manufacturing Co., Ltd. Helical spiral inductor between stacking die
US9391350B2 (en) 2013-03-07 2016-07-12 Taiwan Semiconductor Manufacturing Company Limited RF choke device for integrated circuits
US9362613B2 (en) 2013-03-07 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Bond wire antenna
US10163779B2 (en) 2014-06-12 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with guard ring

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109217836A (zh) * 2018-09-03 2019-01-15 南京邮电大学 四端口低反射式双工滤波器
CN109217836B (zh) * 2018-09-03 2022-05-31 南京邮电大学 四端口低反射式双工滤波器

Also Published As

Publication number Publication date
US20170331443A1 (en) 2017-11-16
TW201742374A (zh) 2017-12-01
US10027304B2 (en) 2018-07-17

Similar Documents

Publication Publication Date Title
US10554195B2 (en) Band-pass filter and branching filter
DE102005046452B4 (de) Multiband-Schaltung
US10944375B2 (en) Multilayer band pass filter
US11228295B2 (en) Filter circuit, filter circuit element, and multi/demultiplexer
US8018297B2 (en) Balanced-unbalanced conversion circuit
US7397324B2 (en) Multilayer chip-type triplexer
US10873310B2 (en) RF filtering circuitry
US20210111691A1 (en) N-Channel High-Power RF Multiplexer
US20170179930A1 (en) Branching filter
CN113889735A (zh) 威尔金森功率组合器、通信单元以及其方法
JP2008271187A (ja) 分波回路
US7196595B2 (en) Multilayer diplexer
WO2019158383A1 (en) Electronic rf filter
US9531339B2 (en) Integrated circuit for transmitting and receiving an RF signal
CN107394320A (zh) 双频带通滤波器及使用方法
CN113098423A (zh) 一种lc滤波器
CN114465601B (zh) 一种滤波器、双工器以及多工器
CN114421925A (zh) 一种滤波器及双工器
CN110856339B (zh) 一种信号交叉传输的平面型电路
US8217657B2 (en) Diplex filter and method to filter signals
US10903812B2 (en) Trap filter and filter circuit
US20230246633A1 (en) Reversed semilattice filter
JP7183349B2 (ja) フィルタおよび電子機器
JPH1131936A (ja) 信号分離回路
CN106612121A (zh) 多频合路开关电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171124