CN107393901A - 一种叠层基板的双面散热功率模块 - Google Patents

一种叠层基板的双面散热功率模块 Download PDF

Info

Publication number
CN107393901A
CN107393901A CN201710764613.6A CN201710764613A CN107393901A CN 107393901 A CN107393901 A CN 107393901A CN 201710764613 A CN201710764613 A CN 201710764613A CN 107393901 A CN107393901 A CN 107393901A
Authority
CN
China
Prior art keywords
metal
bridge
power terminal
outside
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710764613.6A
Other languages
English (en)
Other versions
CN107393901B (zh
Inventor
滕鹤松
徐文辉
王玉林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangzhou Guoyang Electronic Co Ltd
Original Assignee
Yangzhou Guoyang Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangzhou Guoyang Electronic Co Ltd filed Critical Yangzhou Guoyang Electronic Co Ltd
Priority to CN201710764613.6A priority Critical patent/CN107393901B/zh
Publication of CN107393901A publication Critical patent/CN107393901A/zh
Application granted granted Critical
Publication of CN107393901B publication Critical patent/CN107393901B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)

Abstract

本发明公开了一种叠层基板的双面散热功率模块，包括正极功率端子、负极功率端子和输出功率端子，正极功率端子和负极功率端子各连接一个外侧金属绝缘基板，两个外侧金属绝缘基板叠层设置，与正极功率端子相连的外侧金属绝缘基板上烧结有芯片；中间金属绝缘基板设置在与负极功率端子相连的外侧金属绝缘基板上。本发明通过将两个外侧金属绝缘叠层设置，并结合中间绝缘基板，搭配功率模块内部的金属层、金属块烧结设计，减小了换流回路面积，大大降低了模块的寄生电感；并且正极、负极功率端子叠层设置容易与外部母排连接；具有极低的引线电阻，尽量增大了金属层面积，有效降低了模块的引线电阻，达到了大幅降低寄生电感的目的。

Description

一种叠层基板的双面散热功率模块
技术领域
本发明涉及功率半导体模块，尤其是一种叠层基板的双面散热功率模块。
背景技术
全球能源危机与气候变暖的威胁让人们在追求经济发展的同时越来越重视节能减排、低碳发展。随着绿色环保在国际上的确立与推进，功率半导体的发展、应用前景更加广阔。现有电力电子功率模块封装体积大，重量重，不符合电力电子模块高功率密度、轻量化的要求，而且现有功率模块的寄生电感往往也比较大，造成较高的过冲电压，不仅增加了损耗，而且容易造成芯片过压击穿，还限制了在高开关频率场合的应用。另外，随着应用端功率密度的不断升级，现有功率模块的封装结构已经阻碍了功率密度的进一步提升，必须开发出更加有效的散热结构才能满足功率密度日益增长的需求。
近些年大家逐渐意识到了功率模块寄生电感对高频化应用的限制，纷纷对如何降低功率模块的寄生电感展开研究，但聚焦的重点普遍放在功率模块内部，而对露出在功率模块外部的功率端子形状及位置研究极少。现有双面散热功率模块的正、负极功率端子往往采用并排引出结构，此结构的换流回路较大，寄生电感很难进一步降低；而且通过大量仿真、测试，验证了正、负极功率端子的组合形式对功率模块的寄生电感影响较大。
发明内容
发明目的：针对上述现有技术存在的缺陷，本发明旨在提供一种体积小、重量轻、寄生电感小的双面散热功率模块。
技术方案：一种叠层基板的双面散热功率模块，包括正极功率端子、负极功率端子和输出功率端子，正极功率端子和负极功率端子各连接一个外侧金属绝缘基板，两个外侧金属绝缘基板叠层设置，与正极功率端子相连的外侧金属绝缘基板上烧结有芯片；
该外侧金属绝缘基板上还设有中间金属绝缘基板且中间金属绝缘基板上也烧结有芯片；或者，中间金属绝缘基板设置在与负极功率端子相连的外侧金属绝缘基板上；芯片通过金属块与其对面的金属绝缘基板烧结。
进一步的，所述中间金属绝缘基板包括绝缘层及分别设置在绝缘层两侧的两个金属层，一个金属层与外侧金属绝缘基板相邻，另一个金属层上烧结芯片或金属块；
或者，中间金属绝缘基板包括绝缘层及设置在绝缘层一侧的金属层，绝缘层与外侧金属绝缘基板相邻，金属层上烧结芯片或金属块。
进一步的，所述正极功率端子与负极功率端子叠层设置，正极功率端子与负极功率端子的连接孔为同轴孔。
进一步的，所述输出功率端子烧结在其中一个外侧金属绝缘基板上，与正极功率端子相连的外侧金属绝缘基板上设有多个彼此绝缘的金属层，与负极功率端子相连的外侧金属绝缘基板上设有一个金属层，两个外侧金属绝缘基板上的部分金属层通过烧结的金属块相连。
进一步的，所述与正极功率端子相连的外侧金属绝缘基板上设有中间金属绝缘基板且中间金属绝缘基板上也烧结有芯片，与正极功率端子相连的外侧金属绝缘基板上设置的芯片为上半桥开关芯片和上半桥二极管芯片，中间金属绝缘基板上设置的芯片为下半桥开关芯片和下半桥二极管芯片。
进一步的，所述中间金属绝缘基板设置在与负极功率端子相连的外侧金属绝缘基板上，与正极功率端子相连的外侧金属绝缘基板上设有上半桥开关芯片、上半桥二极管芯片、下半桥开关芯片和下半桥二极管芯片，与负极功率端子相连的外侧金属绝缘基板通过金属块与下半桥开关芯片以及下半桥二极管芯片相连，中间金属绝缘基板通过金属块与上半桥开关芯片和上半桥二极管芯片相连。
进一步的，所述与正极功率端子相连的外侧金属绝缘基板上设有与正极功率端子相连的正极金属层、与输出功率端子相连的负极金属层、上半桥门极金属层、下半桥门极金属层、上半桥发射极/源极金属层、下半桥发射极/源极金属层；所述上半桥开关芯片、上半桥二极管芯片烧结在正极金属层上，下半桥开关芯片和下半桥二极管芯片烧结在负极金属层上，上半桥开关芯片的门极与上半桥门极金属层相连，下半桥开关芯片的门极连接在下半桥门极金属层上，上半桥发射极/源极金属层通过烧结的金属块与其对面的中间金属绝缘基板相连，下半桥发射极/源极金属层通过烧结的金属块与其对面的外侧金属绝缘基板相连。
进一步的，上半桥门极金属层和上半桥发射极/源极金属层均连接有上半桥驱动端子，下半桥门极金属层和下半桥发射极/源极金属层均连接有下半桥驱动端子；正极金属层和负极金属层分别连接有上半桥采样端子和下半桥采样端子。
进一步的，所述上半桥开关芯片的门极与上半桥门极金属层之间、下半桥开关芯片的门极与下半桥门极金属层之间均通过键合线相连。
进一步的，所述两个外侧金属绝缘基板的外侧均设有散热装置。
有益效果：本发明通过将两个外侧金属绝缘叠层设置，并结合中间绝缘基板，搭配功率模块内部的金属层、金属块烧结设计，减小了换流回路面积，大大降低了模块的寄生电感；并且正极、负极功率端子叠层设置容易与外部母排连接；尽量增大了金属层面积，有效降低了模块的引线电阻，同时达到了降低寄生电感的目的。
附图说明
图1是本发明的结构示意图；
图2是本发明的内部结构示意图；
图3是实施例1的底部外侧金属绝缘基板示意图；
图4是实施例1的顶部外侧金属绝缘基板示意图；
图5是图4的层结构示意图；
图6是实施例1的俯视图；
图7是图6的AA截面示意图；
图8是图7的电流示意图；
图9是实施例2的底部外侧金属绝缘基板示意图；
图10是实施例2的顶部外侧金属绝缘基板示意图。
具体实施方式
下面通过实施例结合附图对本技术方案进行详细说明。
实施例1：
如图1所示，一种叠层基板的双面散热功率模块，包括正极功率端子1、负极功率端子2和输出功率端子3，正极功率端子1和负极功率端子2各连接一个外侧金属绝缘基板41，图中可见，位于顶部的外侧金属绝缘基板41与负极功率端子2相连，位于底部的外侧金属绝缘基板41与正极功率端子1相连。
两个外侧金属绝缘基板41叠层设置，与正极功率端子1相连的外侧金属绝缘基板41上烧结有芯片；中间金属绝缘基板42设置在与负极功率端子2相连的外侧金属绝缘基板41上；芯片通过金属块5与其对面的金属绝缘基板烧结。
正极功率端子1与负极功率端子2叠层设置，正极功率端子1与负极功率端子2的连接孔为同轴孔。通过将正、负功率端子叠层设置，尽量减小功率模块的换流回路，使得寄生电感得到有效降低。
本实施例中的两个外侧金属绝缘基板41的外侧均可设有散热装置，双面散热的方式能够能提高散热效率。
如图2所示，正极功率端子1与负极功率端子2位于模块的同一侧、长度一致，且两者叠层设置，塑封外壳包围部分正极、负极功率端子2，正极功率端子1、负极功率端子2的连接孔为同轴孔，且连接孔尺寸一致，连接孔的内部设置有塑封材料，并且塑封外壳上具有与连接孔同轴的安装孔。实施时具体两个连接孔的尺寸也可不一致，两个电极的形状大小也可以不一致，方便安装即可。顶部的外侧金属绝缘基板41的上表面部分金属层、底部的外侧金属绝缘基板41的下表面部分金属层均露出在塑封外壳外部，且超出塑封外壳。
如图3所示，输出功率端子3烧结在其中一个外侧金属绝缘基板41上，本实施例中由图可知，输出功率端子3烧结在与正极功率端子1相连的、位于底部的外侧金属绝缘基板41上。与正极功率端子1相连的外侧金属绝缘基板41上设有多个彼此绝缘的金属层，与负极功率端子2相连的外侧金属绝缘基板41上设有一个金属层，两个外侧金属绝缘基板41上的部分金属层通过烧结的金属块5相连，具体的：
与正极功率端子1相连的外侧金属绝缘基板41上设有上半桥开关芯片6、上半桥二极管芯片7、下半桥开关芯片8和下半桥二极管芯片9；还设有与正极功率端子1相连的正极金属层421、与输出功率端子3相连的负极金属层422、上半桥门极金属层423、下半桥门极金属层424、上半桥发射极/源极金属层425、下半桥发射极/源极金属层426；所述上半桥开关芯片6、上半桥二极管芯片7烧结在正极金属层421上，下半桥开关芯片8和下半桥二极管芯片9烧结在负极金属层422上，上半桥开关芯片6的门极与上半桥门极金属层423相连，下半桥开关芯片8的门极连接在下半桥门极金属层424上，上半桥发射极/源极金属层425通过烧结的金属块5与其对面的中间金属绝缘基板42相连，下半桥发射极/源极金属层426通过烧结的金属块5与其对面的外侧金属绝缘基板41相连。
上半桥门极金属层423和上半桥发射极/源极金属层425均连接有上半桥驱动端子10，下半桥门极金属层424和下半桥发射极/源极金属层426均连接有下半桥驱动端子11；正极金属层421和负极金属层422分别连接有上半桥采样端子12和下半桥采样端子13。
本实施例中上半桥开关芯片6的门极与上半桥门极金属层423之间、下半桥开关芯片8的门极与下半桥门极金属层424之间均通过键合线14相连，实际操作时也可以采用本领域常规的其他连接方式。
如图4、图5所示，负极功率端子2烧结在顶部的外侧绝缘基板上，中间金属绝缘基板42也设置在该外侧金属绝缘基板41上，本实施例的中间金属绝缘基板42包括绝缘层，即中间基板绝缘层421，以及设置在绝缘层一侧的金属层，即中间基板金属层422，绝缘层与外侧金属绝缘基板41相邻，金属层上烧结芯片或金属块。
与负极功率端子2相连的外侧金属绝缘基板41通过金属块5与下半桥开关芯片8以及下半桥二极管芯片9相连，还通过金属块5与下半桥发射极/源极金属层426相连；中间金属绝缘基板42通过金属块5与上半桥开关芯片6和上半桥二极管芯片7相连，具体的，中间金属绝缘基板42的金属层通过烧结与底部的外侧金属绝缘基板41上的上半桥开关芯片6、上半桥二极管芯片7的金属块5连接、与上半桥发射极/源极金属层425通过金属块5连接、还与负极金属层422通过金属块5连接。
如图6、图7、图8所示，正极功率端子1输入的电流通过上半桥开关芯片6、中间金属绝缘基板42的金属层、金属块5、底部外侧金属绝缘基板41的负极金属层422，最后通过输出功率端子3输出；续流时，电流由负极功率端子2、顶部外侧金属绝缘基板41的金属层、金属块5、下半桥二极管芯片9、底部外侧金属绝缘基板41的负极金属层422，最后通过输出功率端子3输出。
下半桥开关芯片8开通后的电流流向，以及下半桥开关芯片8关断后上半桥二极管芯片7续流的电流流向与图8类似，在此不再赘述。
实施例2：
如图9、图10所示，本实施例与实施例1的结构基本相同，不同之处在于，本实施例中与正极功率端子1相连的外侧金属绝缘基板41上设有中间金属绝缘基板42且中间金属绝缘基板42上也烧结有芯片，与正极功率端子1相连的外侧金属绝缘基板41上设置的芯片为上半桥开关芯片6和上半桥二极管芯片7，中间金属绝缘基板42上设置的芯片为下半桥开关芯片8和下半桥二极管芯片9。其具体的金属层设置如图中所示，具体各金属层的名称及连接方式可参照实施例1由本领域技术人员按照常规设置，在此不做赘述。
实施例3：
本实施例与实施例1的结构基本相同，不同之处在于，本实施例中中间金属绝缘基板42包括绝缘层及分别设置在绝缘层两侧的两个金属层，一个金属层与外侧金属绝缘基板41相邻，另一个金属层上烧结芯片或金属块。
以上仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种叠层基板的双面散热功率模块，包括正极功率端子(1)、负极功率端子(2)和输出功率端子(3)，其特征在于，正极功率端子(1)和负极功率端子(2)各连接一个外侧金属绝缘基板(41)，两个外侧金属绝缘基板(41)叠层设置，与正极功率端子(1)相连的外侧金属绝缘基板(41)上烧结有芯片；
该外侧金属绝缘基板(41)上还设有中间金属绝缘基板(42)且中间金属绝缘基板(42)上也烧结有芯片；或者，中间金属绝缘基板(42)设置在与负极功率端子(2)相连的外侧金属绝缘基板(41)上；芯片通过金属块(5)与其对面的金属绝缘基板烧结。
2.根据权利要求1所述的一种叠层基板的双面散热功率模块，其特征在于，所述中间金属绝缘基板(42)包括绝缘层及分别设置在绝缘层两侧的两个金属层，一个金属层与外侧金属绝缘基板(41)相邻，另一个金属层上烧结芯片或金属块；
或者，中间金属绝缘基板(42)包括绝缘层及设置在绝缘层一侧的金属层，绝缘层与外侧金属绝缘基板(41)相邻，金属层上烧结芯片或金属块。
3.根据权利要求1所述的一种叠层基板的双面散热功率模块，其特征在于，所述正极功率端子(1)与负极功率端子(2)叠层设置，正极功率端子(1)与负极功率端子(2)的连接孔为同轴孔。
4.根据权利要求1所述的一种叠层基板的双面散热功率模块，其特征在于，所述输出功率端子(3)烧结在其中一个外侧金属绝缘基板(41)上，与正极功率端子(1)相连的外侧金属绝缘基板(41)上设有多个彼此绝缘的金属层，与负极功率端子(2)相连的外侧金属绝缘基板(41)上设有一个金属层，两个外侧金属绝缘基板(41)上的部分金属层通过烧结的金属块(5)相连。
5.根据权利要求1所述的一种叠层基板的双面散热功率模块，其特征在于，所述与正极功率端子(1)相连的外侧金属绝缘基板(41)上设有中间金属绝缘基板(42)且中间金属绝缘基板(42)上也烧结有芯片，与正极功率端子(1)相连的外侧金属绝缘基板(41)上设置的芯片为上半桥开关芯片(6)和上半桥二极管芯片(7)，中间金属绝缘基板(42)上设置的芯片为下半桥开关芯片(8)和下半桥二极管芯片(9)。
6.根据权利要求1所述的一种叠层基板的双面散热功率模块，其特征在于，所述中间金属绝缘基板(42)设置在与负极功率端子(2)相连的外侧金属绝缘基板(41)上，与正极功率端子(1)相连的外侧金属绝缘基板(41)上设有上半桥开关芯片(6)、上半桥二极管芯片(7)、下半桥开关芯片(8)和下半桥二极管芯片(9)，与负极功率端子(2)相连的外侧金属绝缘基板(41)通过金属块(5)与下半桥开关芯片(8)以及下半桥二极管芯片(9)相连，中间金属绝缘基板(42)通过金属块(5)与上半桥开关芯片(6)和上半桥二极管芯片(7)相连。
7.根据权利要求6所述的一种叠层基板的双面散热功率模块，其特征在于，所述与正极功率端子(1)相连的外侧金属绝缘基板(41)上设有与正极功率端子(1)相连的正极金属层(421)、与输出功率端子(3)相连的负极金属层(422)、上半桥门极金属层(423)、下半桥门极金属层(424)、上半桥发射极/源极金属层(425)、下半桥发射极/源极金属层(426)；所述上半桥开关芯片(6)、上半桥二极管芯片(7)烧结在正极金属层(421)上，下半桥开关芯片(8)和下半桥二极管芯片(9)烧结在负极金属层(422)上，上半桥开关芯片(6)的门极与上半桥门极金属层(423)相连，下半桥开关芯片(8)的门极连接在下半桥门极金属层(424)上，上半桥发射极/源极金属层(425)通过烧结的金属块(5)与其对面的中间金属绝缘基板(42)相连，下半桥发射极/源极金属层(426)通过烧结的金属块(5)与其对面的外侧金属绝缘基板(41)相连。
8.根据权利要求7所述的一种叠层基板的双面散热功率模块，其特征在于，上半桥门极金属层(423)和上半桥发射极/源极金属层(425)均连接有上半桥驱动端子(10)，下半桥门极金属层(424)和下半桥发射极/源极金属层(426)均连接有下半桥驱动端子(11)；正极金属层(421)和负极金属层(422)分别连接有上半桥采样端子(12)和下半桥采样端子(13)。
9.根据权利要求7所述的一种叠层基板的双面散热功率模块，其特征在于，所述上半桥开关芯片(6)的门极与上半桥门极金属层(423)之间、下半桥开关芯片(8)的门极与下半桥门极金属层(424)之间均通过键合线(14)相连。
10.根据权利要求1所述的一种叠层基板的双面散热功率模块，其特征在于，所述两个外侧金属绝缘基板(41)的外侧均设有散热装置。
CN201710764613.6A 2017-08-30 2017-08-30 一种叠层基板的双面散热功率模块 Active CN107393901B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710764613.6A CN107393901B (zh) 2017-08-30 2017-08-30 一种叠层基板的双面散热功率模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710764613.6A CN107393901B (zh) 2017-08-30 2017-08-30 一种叠层基板的双面散热功率模块

Publications (2)

Publication Number Publication Date
CN107393901A true CN107393901A (zh) 2017-11-24
CN107393901B CN107393901B (zh) 2023-10-13

Family

ID=60348817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710764613.6A Active CN107393901B (zh) 2017-08-30 2017-08-30 一种叠层基板的双面散热功率模块

Country Status (1)

Country Link
CN (1) CN107393901B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109585437A (zh) * 2018-12-17 2019-04-05 深圳市慧成功率电子有限公司 一种多层功率模块
CN109817612A (zh) * 2019-03-14 2019-05-28 华北电力大学 一种改善焊接型碳化硅功率模块电热性能的封装结构
CN110391215A (zh) * 2019-06-11 2019-10-29 全球能源互联网研究院有限公司 功率模块及其制造方法
CN111162051A (zh) * 2019-12-23 2020-05-15 湖南国芯半导体科技有限公司 功率端子、功率模块封装结构及封装方法
CN111554645A (zh) * 2020-04-07 2020-08-18 合肥工业大学 集成叠层母排的双面水冷SiC半桥模块封装结构
US10886200B2 (en) 2018-03-29 2021-01-05 Delta Electronics, Inc. Power module and manufacturing method thereof
US11444036B2 (en) 2018-07-18 2022-09-13 Delta Electronics (Shanghai) Co., Ltd. Power module assembly
US11490516B2 (en) 2018-07-18 2022-11-01 Delta Electronics (Shanghai) Co., Ltd Power module structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105264658A (zh) * 2013-10-29 2016-01-20 富士电机株式会社 半导体模块
KR101745201B1 (ko) * 2015-12-09 2017-06-09 현대자동차주식회사 양면냉각형 파워모듈 및 그 제조방법
CN207165558U (zh) * 2017-08-30 2018-03-30 扬州国扬电子有限公司 一种叠层基板的双面散热功率模块

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105264658A (zh) * 2013-10-29 2016-01-20 富士电机株式会社 半导体模块
KR101745201B1 (ko) * 2015-12-09 2017-06-09 현대자동차주식회사 양면냉각형 파워모듈 및 그 제조방법
CN207165558U (zh) * 2017-08-30 2018-03-30 扬州国扬电子有限公司 一种叠层基板的双面散热功率模块

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10886200B2 (en) 2018-03-29 2021-01-05 Delta Electronics, Inc. Power module and manufacturing method thereof
US11444036B2 (en) 2018-07-18 2022-09-13 Delta Electronics (Shanghai) Co., Ltd. Power module assembly
US11490516B2 (en) 2018-07-18 2022-11-01 Delta Electronics (Shanghai) Co., Ltd Power module structure
CN109585437A (zh) * 2018-12-17 2019-04-05 深圳市慧成功率电子有限公司 一种多层功率模块
CN109817612A (zh) * 2019-03-14 2019-05-28 华北电力大学 一种改善焊接型碳化硅功率模块电热性能的封装结构
CN109817612B (zh) * 2019-03-14 2024-05-03 华北电力大学 一种改善焊接型碳化硅功率模块电热性能的封装结构
CN110391215A (zh) * 2019-06-11 2019-10-29 全球能源互联网研究院有限公司 功率模块及其制造方法
CN110391215B (zh) * 2019-06-11 2021-03-23 全球能源互联网研究院有限公司 功率模块及其制造方法
CN111162051A (zh) * 2019-12-23 2020-05-15 湖南国芯半导体科技有限公司 功率端子、功率模块封装结构及封装方法
CN111162051B (zh) * 2019-12-23 2021-08-03 湖南国芯半导体科技有限公司 功率端子、功率模块封装结构及封装方法
CN111554645A (zh) * 2020-04-07 2020-08-18 合肥工业大学 集成叠层母排的双面水冷SiC半桥模块封装结构
CN111554645B (zh) * 2020-04-07 2021-09-03 合肥工业大学 集成叠层母排的双面水冷SiC半桥模块封装结构

Also Published As

Publication number Publication date
CN107393901B (zh) 2023-10-13

Similar Documents

Publication Publication Date Title
CN107393901A (zh) 一种叠层基板的双面散热功率模块
CN107369657A (zh) 一种多区域并列排布的双面散热功率模块
CN107464785A (zh) 一种多支路交错排布的双面散热功率模块
CN107170720A (zh) 一种叠层封装双面散热功率模块
CN107195623A (zh) 一种双面散热高可靠功率模块
CN102254886A (zh) 一种免引线键合igbt模块
ATE461531T1 (de) Brennstoffzellenstapel mit integriertem stromkollektor und elektrischer komponentenplatte
CN106972762A (zh) 电源模块
CN107171532A (zh) 功率模块
CN207165558U (zh) 一种叠层基板的双面散热功率模块
CN107958943A (zh) 一种基于ibc电池封装的光伏组件及制作方法
CN102693969A (zh) 一种igbt功率模块
CN207165543U (zh) 一种低寄生电感双面散热功率模块
WO2019041292A1 (zh) 一种平行电极组合、功率模块及功率模组
CN109300889B (zh) 一种ac-dc芯片与高压续流二极管集成芯片结构及电源模组
CN104701268B (zh) 智能功率模块
CN110071079A (zh) 一种功率器件封装结构及其方法
CN207165564U (zh) 一种双面散热高可靠功率模块
CN207602544U (zh) 一种多支路交错排布的双面散热功率模块
CN207038508U (zh) 一种叠层封装双面散热功率模块
CN207165547U (zh) 一种多区域并列排布的双面散热功率模块
CN114823655B (zh) GaN HEMT器件的共源共栅封装结构及方法
CN106253644A (zh) 低压大电流Mosfet功率模块
CN106098651B (zh) 一种功率器件封装结构及封装方法
CN111642061B (zh) 一种Vienna整流用双面结构碳化硅功率模块及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant