CN107345986B - 一种去嵌入方式的阻抗测试方法 - Google Patents

一种去嵌入方式的阻抗测试方法 Download PDF

Info

Publication number
CN107345986B
CN107345986B CN201710470142.8A CN201710470142A CN107345986B CN 107345986 B CN107345986 B CN 107345986B CN 201710470142 A CN201710470142 A CN 201710470142A CN 107345986 B CN107345986 B CN 107345986B
Authority
CN
China
Prior art keywords
embedding
chip
testing
impedance
file
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710470142.8A
Other languages
English (en)
Other versions
CN107345986A (zh
Inventor
姜祁峰
丁立业
朱小炜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI IC TECHNOLOGY AND INDUSTRY PROMOTION CENTER
Original Assignee
SHANGHAI IC TECHNOLOGY AND INDUSTRY PROMOTION CENTER
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI IC TECHNOLOGY AND INDUSTRY PROMOTION CENTER filed Critical SHANGHAI IC TECHNOLOGY AND INDUSTRY PROMOTION CENTER
Priority to CN201710470142.8A priority Critical patent/CN107345986B/zh
Publication of CN107345986A publication Critical patent/CN107345986A/zh
Application granted granted Critical
Publication of CN107345986B publication Critical patent/CN107345986B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/28—Measuring attenuation, gain, phase shift or derived characteristics of electric four pole networks, i.e. two-port networks; Measuring transient response
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

本发明公开了一种去嵌入方式的阻抗测试方法，包括以下步骤，1、硬件准备，2、一致性测量，3、确定微带线去嵌板，4、确定芯片的安装电容，5、确定最终阻抗测试去嵌板，6、测量，这一系列步骤。本发明取代了原有的使用高频探针测试芯片阻抗的周期长且价格昂贵的测试方法，本发明中提供的S参数的方法周期大致为三天时间，大大减少了射频芯片测试阻抗的周期，本发明中的测试方法也避免了射频探针针尖间距固定的测试局限性，并且降低了阻抗测试的成本。

Description

一种去嵌入方式的阻抗测试方法
技术领域
本发明涉及一种检测方法，具体是一种去嵌入方式的阻抗测试方法。
背景技术
随着半导体技术的进步和信息产业的飞速发展，射频/微波半导体器件应用越来越广泛，因此设计时对器件参数的测量越发的关注。不仅芯片的设计者需要知道如何精准的测出芯片的参数，芯片的使用者也希望能够得到较为准确的参数。在微波网络的S参数测量中芯片参数的测量必定会遇到芯片bonding线跟传输线所引起的测量误差。目前也有专门的单位设计相应的射频探针夹具测试芯片参数，参考文献(1、一种针对模块化探针S参数幅频特性的校准方法；2、一种微波器件标准样片的校准方法)均有各自的方法，但是这些测试射频探针自身具有芯片测试PAD距离局限性，除此之外配备芯片测试探针周期较长且价格较为昂贵，这样造成了生产设计周期以及成本都增加，设计的效率下降。
设计一种通用的周期较短成本低并且可以测试芯片相应的S参数的方法，显得尤为重要。
发明内容
本发明目的是提供一种去嵌入方式的阻抗测试方法，该方法周期较短成本低并且可以测试芯片相应的S参数的方法。
为了解决上述技术问题，本发明采用的技术方案是：
一种去嵌入方式的阻抗测试方法，包括以下步骤：
(1)硬件准备：
测试所需bonding用PCB板；
(2)一致性测量：
测量bonding完成的芯片COB，记录比较其S11文件，观察其一致性；按照送测方提供的标签灵敏度情况，一致性测试应选用适当功率点；
(3)确定微带线去嵌板
采用和芯片bonding一致的pcb板，用焊接的方式将精度较高的小电容固定在pcb上，使用网分测量其S11并保存S1P文件；测量去嵌板双端参数并保存S2P文件；按照去嵌算法，使用S2P文件对S1P文件进行运算，得到相应电容值；选取测量出为更为最接近电容值的去嵌板进行微带线去嵌；
(4)确定芯片的安装电容
测量该精度电容采用bonding方式的元件S11参数，并保存为相应的S1P文件；使用3中确定的去嵌板对其去嵌，并计算实际芯片的安装电容；
(5)确定最终阻抗测试去嵌板
对该电容的bonding板进行去嵌运算，选用去嵌后为该电容的去嵌板子对芯片进行最终的去嵌；
(6)测量
将已经绑定之后的芯片获得S1P文件并对步骤5中的最终去嵌板进行去嵌入计算，即可得出芯片的阻抗值。
优选的，所述步骤硬件准备：测试所需去嵌微带线PCB板，本次使用的标准去嵌板编号为A4-A10，其微带线长度为660-780mil，步进20mil。
本发明的有益效果是：
本发明取代了原有的使用高频探针测试芯片阻抗的周期长且价格昂贵的测试方法，本发明中提供的S参数的方法周期大致为三天时间，大大减少了射频芯片测试阻抗的周期，本发明中的测试方法也避免了射频探针针尖间距固定的测试局限性，并且降低了阻抗测试的成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1为本发明实物连接示意图。
图2为本发明实物连接示意图。
图3为本发明仿真算法原理图一。
图4为本发明仿真算法原理图二。
图5为本发明仿真算法原理图三。
图6为本发明仿真算法原理图四。
图7为本发明仿真算法原理图五。
图8为本发明去嵌微带线PCB板示意图。
图9为本发明测试方法中一致性测量示意图。
具体实施方式
以下结合附图对本发明的实施例进行详细说明，但是本发明可以由权利要求限定和覆盖的多种不同方式实施。
如图1-9所示，其中，1-矢量网络分析仪，2-传输线缆，3-被测样品，4-线缆转换接口，5-SMA转接头A,6-视频传输线，7-PCB绑定PAD，8-芯片绑定线，9-被测芯片绑定PAD，10-PAB测试电路板，11-待测芯片，12-SMA转接头B,13-不同长度微带线。
一种去嵌入方式的阻抗测试方法，包括以下步骤：
(1)硬件准备：
测试所需bonding用PCB板；
(2)一致性测量：
测量bonding完成的芯片COB，记录比较其S11文件，观察其一致性；按照送测方提供的标签灵敏度情况，一致性测试应选用适当功率点；
(3)确定微带线去嵌板
采用和芯片bonding一致的pcb板，用焊接的方式将精度较高的小电容固定在pcb上，使用网分测量其S11并保存S1P文件；测量去嵌板双端参数并保存S2P文件；按照去嵌算法，使用S2P文件对S1P文件进行运算，得到相应电容值；选取测量出为更为最接近电容值的去嵌板进行微带线去嵌；
(4)确定芯片的安装电容
测量该精度电容采用bonding方式的元件S11参数，并保存为相应的S1P文件；使用3中确定的去嵌板对其去嵌，并计算实际芯片的安装电容；
(5)确定最终阻抗测试去嵌板
对该电容的bonding板进行去嵌运算，选用去嵌后为该电容的去嵌板子对芯片进行最终的去嵌；
(6)测量
将已经绑定之后的芯片获得S1P文件并对步骤5中的最终去嵌板进行去嵌入计算，即可得出芯片的阻抗值。
优选的，所述步骤硬件准备：测试所需去嵌微带线PCB板，本次使用的标准去嵌板总共7个，编号为A4-A10，每个标准去嵌板两端设置SMS，其微带线长度为660-780mil，步进20mil。
其中去嵌运算方法的基本的原理：
1、单端口S参数的去嵌入仿真算法
单端口DUT等效电路如图3：
2、测量的目标是得到准确的S11。
首先测试加入寄生微带线或者Bonding线后的等效电路如图4：
3、通过测量得到S22其测试寄生电路的S参数如图5：
4得到S33，S34，S43，S44。
根据S22和S33，S34，S43，S44计算S11，公式为：
Figure GDA0001419371970000051
5、仿真结果如下图6所示：
其中S11为待测DUT的S参数，S11B为实测电路带寄生的S参数；由于寄生导致两者之间有一定的偏差。
6、如图7其中S11A为根据实测的S11B计算得到的待测DUT的S参数。由上图可以看出，根据上面的步骤计算得到的S11A与仿真得到的S11完全一致，表明计算过程无误.
物理连接方式：
获取被测样品的S参数，需要通过1矢量网络分析仪通过2传输线缆及4信号转换接口(SMA头)接到3被测样品的转接头上。但是3被测样品中只有如下图所示7待测芯片的S参数才是真正需求的测试样品，因此我们需要排除下图中5～10对被测样品所产生的影响。
过程中3被测样品如下图所示包含5～11部分，其中影响芯片测试的主要因素为6射频传输线和8芯片绑定线。
在设计的测试方案中主要分为两步去嵌入方式通过去嵌入板除去6射频传输线和8芯片绑定线所产生的影响——测试过程中的(3)跟(5)两步。
以上所述的本发明实施方式，并不构成对本发明保护范围的限定。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明的权利要求保护范围之内。

Claims (2)

1.一种去嵌入方式的阻抗测试方法，其特征在于，包括以下步骤：
(1)硬件准备
测试所需bonding用PCB板；
获取被测样品的S参数，需要矢量网络分析仪通过传输线缆及信号转换接口(SMA头)接到被测样品的转接头上；
(2)一致性测量
测量bonding完成的芯片COB，记录比较其S11文件，观察其一致性；按照送测方提供的标签灵敏度情况，一致性测试应选用适当频点及功率点；
(3)确定微带线去嵌板
采用和芯片bonding一致的pcb板，用焊接的方式将精度较高的小电容固定在pcb上，使用网分测量其S11并保存S1 P文件；测量去嵌板双端参数并保存S2P文件；按照去嵌算法，使用S2P文件对S1 P文件进行运算，得到相应电容值；选取测量出的最接近电容值的去嵌板进行微带线去嵌；
(4)确定芯片的安装电容
测量该精度电容采用bonding方式的元件S11参数，并保存为相应的S1 P文件；使用步骤(3)中确定的去嵌板对其去嵌，并计算实际芯片的安装电容；
(5)确定最终阻抗测试去嵌板
对该电容的bonding板进行去嵌运算，去嵌后作为该电容的去嵌板对芯片进行最终的去嵌；
(6)测量
将已经绑定之后的芯片获得S1 P文件并对步骤(5)中的最终去嵌板进行去嵌入计算，即可得出芯片的阻抗值。
2.根据权利要求1所述的去嵌入方式的阻抗测试方法，其特征在于，在步骤(1)硬件准备中，测试所需bonding用PCB板为去嵌微带线PCB板，本次使用的标准去嵌板编号为A4-A10，其微带线长度为660-780mil，步进20mil。
CN201710470142.8A 2017-06-20 2017-06-20 一种去嵌入方式的阻抗测试方法 Active CN107345986B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710470142.8A CN107345986B (zh) 2017-06-20 2017-06-20 一种去嵌入方式的阻抗测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710470142.8A CN107345986B (zh) 2017-06-20 2017-06-20 一种去嵌入方式的阻抗测试方法

Publications (2)

Publication Number Publication Date
CN107345986A CN107345986A (zh) 2017-11-14
CN107345986B true CN107345986B (zh) 2020-03-03

Family

ID=60253349

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710470142.8A Active CN107345986B (zh) 2017-06-20 2017-06-20 一种去嵌入方式的阻抗测试方法

Country Status (1)

Country Link
CN (1) CN107345986B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109633273B (zh) * 2018-11-30 2021-06-04 上海无线电设备研究所 一种用于开孔式负载阻抗测试***及其方法
CN110298086B (zh) * 2019-06-12 2023-04-07 深圳市一博科技股份有限公司 一种测试走线dut性能的仿真方法
CN110958765B (zh) * 2019-12-18 2021-07-30 深圳宝新创科技股份有限公司 印刷电路板及其检测***、检测方法
CN112462178B (zh) * 2020-11-17 2023-06-13 海光信息技术股份有限公司 一种芯片插座s参数的测试结构及其测试方法
CN112798863A (zh) * 2020-12-30 2021-05-14 西北核技术研究所 一种全封闭式可校准的磁环阻抗测量夹具及磁环阻抗测量方法
CN113671352A (zh) * 2021-08-26 2021-11-19 上海集成电路技术与产业促进中心 一种自动匹配式芯片灵敏度测试装置及方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103675457A (zh) * 2013-11-05 2014-03-26 中国人民解放军国防科学技术大学 一种微波器件阻抗测量校准方法
CN104111435A (zh) * 2014-07-21 2014-10-22 福建火炬电子科技股份有限公司 一种测试夹具误差剔除方法
CN104777360A (zh) * 2014-01-13 2015-07-15 中芯国际集成电路制造(上海)有限公司 去嵌入的测试方法
CN104991215A (zh) * 2015-07-31 2015-10-21 中国电子科技集团公司第十三研究所 在片s参数共面波导trl校准件
CN105445575A (zh) * 2015-11-04 2016-03-30 中国电子科技集团公司第四十一研究所 一种光器件s参数测量中的光路去嵌入方法
WO2017044498A1 (en) * 2015-09-10 2017-03-16 Ataitec Corporation Fixture de-embedding using calibration structures with open and short terminations
CN106772187A (zh) * 2017-03-13 2017-05-31 郑州云海信息技术有限公司 一种用于传输线损耗测试正确性的确定方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150084655A1 (en) * 2013-09-25 2015-03-26 Tektronix, Inc. Switched load time-domain reflectometer de-embed probe

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103675457A (zh) * 2013-11-05 2014-03-26 中国人民解放军国防科学技术大学 一种微波器件阻抗测量校准方法
CN104777360A (zh) * 2014-01-13 2015-07-15 中芯国际集成电路制造(上海)有限公司 去嵌入的测试方法
CN104111435A (zh) * 2014-07-21 2014-10-22 福建火炬电子科技股份有限公司 一种测试夹具误差剔除方法
CN104991215A (zh) * 2015-07-31 2015-10-21 中国电子科技集团公司第十三研究所 在片s参数共面波导trl校准件
WO2017044498A1 (en) * 2015-09-10 2017-03-16 Ataitec Corporation Fixture de-embedding using calibration structures with open and short terminations
CN105445575A (zh) * 2015-11-04 2016-03-30 中国电子科技集团公司第四十一研究所 一种光器件s参数测量中的光路去嵌入方法
CN106772187A (zh) * 2017-03-13 2017-05-31 郑州云海信息技术有限公司 一种用于传输线损耗测试正确性的确定方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
射频阻抗测量夹具建模技术的研究及应用;陶峰;《电子器件》;20070630;第30卷(第3期);第1075-1078页及第1083页 *

Also Published As

Publication number Publication date
CN107345986A (zh) 2017-11-14

Similar Documents

Publication Publication Date Title
CN107345986B (zh) 一种去嵌入方式的阻抗测试方法
CN104502878B (zh) 微波GaAs衬底在片S参数微带线TRL校准件
CN101634962B (zh) Pci 接口测试卡
CN104297713B (zh) 集成电路测试***加载板校准***
CN106405462A (zh) 在片散射参数的溯源及不确定度评估方法
CN106053957A (zh) 测试夹具线损的测试方法和***
CN101140305A (zh) 可去除测试结构上寄生效应的射频片上电感测量方法
US8271220B2 (en) Evaluating high frequency time domain in embedded device probing
CN206584033U (zh) 大电流注入测试***核查装置
CN115291085A (zh) 射频封装芯片的测试***及方法
EP3242143B1 (en) Measurement apparatus
CN113985244A (zh) 一种基于传输线件和开路件的去嵌方法及***
CN113504454A (zh) 一种分析仪的校准方法及芯片测试方法和***
CN103954854B (zh) 一种对pogo pin电气性能进行测试的方法及装置
CN104777360A (zh) 去嵌入的测试方法
US20090212790A1 (en) Method of estimating channel bandwidth from a time domain reflectometer (tdr) measurement
CN104777413A (zh) 去嵌入的测试结构及其测试方法和芯片
KR101680473B1 (ko) 평판 소자의 고주파 산란계수 측정 방법
CN116413533A (zh) 一种应用于模块测试夹具的自动化线损校准方法
CN115856748A (zh) 一种用于芯片测试的直接校准方法及装置
JP2023547606A (ja) 伝導性信号試験における高周波（ｒｆ）信号プローブ不整合に起因したパワー損失について補償するシステム及び方法
CN103455400A (zh) 一种测试内存smi2信号的方法
CN203772981U (zh) 一种对pogo pin电气性能进行测试的装置
TWI805069B (zh) 高頻元件測試裝置及其測試方法
TWI580980B (zh) 半導體測試裝置的電力長度測定方法、校準晶圓的導電性區域的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant