CN107330173B - 集成电路后端设计自动化*** - Google Patents
集成电路后端设计自动化*** Download PDFInfo
- Publication number
- CN107330173B CN107330173B CN201710468948.3A CN201710468948A CN107330173B CN 107330173 B CN107330173 B CN 107330173B CN 201710468948 A CN201710468948 A CN 201710468948A CN 107330173 B CN107330173 B CN 107330173B
- Authority
- CN
- China
- Prior art keywords
- unit
- parameter
- design
- time
- global setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
本发明公开了一种集成电路后端设计自动化***,包括全局设置控制模块,芯片流程管理模块和时间管理模块;所述全局设置控制模块用于设置并输出全局设置参数;所述芯片流程管理模块连接全局设置控制模块,用于读取全局设置控制模块输出的全局设置参数,配置设计流程的顺序并运行和输出运行结果信息;所述时间管理模块连接全局设置控制模块和芯片流程管理模块,用于读取全局设置控制模块输出的全局设置参数和芯片流程管理模块输出的运行信息,创建和确认设计流程参数。本发明能够在大型芯片设计过程中提高设计效率,降低人工成本,有效缩减设计开发时间。
Description
技术领域
本发明涉及集成电路设计技术领域,具体来说涉及一种集成电路后端设计自动化***。
背景技术
目前,在集成电路布图设计的过程中,设计团队中的集成电路后端工程师需要根据设计需求,花费大量精力来自行开发设计脚本程序以提高设计质量。随着芯片设计规模越来越大,这种工作方式导致工作量和复杂度急剧增加,从而使得设计团队的整体工作量和出错率大大提高,无法满足市场对工作效率,人工成本和设计质量等因素的要求。因此,如何开发出一种新型的集成电路后端设计自动化***,能够在保证大型芯片设计质量的同时提高效率,降低设计团队人工成本,有效缩减设计开发时间,是本领域技术人员需要研究的方向。
发明内容
本发明提供了一种集成电路后端设计自动化***,能够在大型芯片设计过程中提高设计效率,降低人工成本,有效缩减设计开发时间。
其采用的具体技术方案如下:
一种集成电路后端设计自动化***,包括全局设置控制模块,芯片流程管理模块和时间管理模块;
所述全局设置控制模块用于设置并输出全局设置参数;
所述芯片流程管理模块连接全局设置控制模块,用于读取全局设置控制模块输出的全局设置参数,配置设计流程的顺序并运行和输出运行结果信息;
所述芯片流程管理模块包括全局设置参数接收单元,设计工具配置单元,数据准备单元,流程自动设计单元,设计结果判断单元和运行信息整理单元;所述全局设置参数接收单元连接全局设置控制模块、用于读取全局设置参数;所述设计工具配置单元连接全局设置参数接收单元,用于根据全局设置参数配置设计工具参数;所述数据准备单元连接设计工具配置单元,用于导入设计工具参数;所述流程自动设计单元连接数据准备单元,用于自动设计流程顺序执行;所述设计结果判断单元连接流程自动设计单元,用于根据预设算法判断流程顺序执行的设计结果为正确或错误,在判定该设计结果为正确时输出设计数据、在判定该设计结果为错误时对流程自动设计单元反馈错误信号;所述运行信息整理单元连接流程自动设计单元,用于整理和输出设计流程运行信息;
所述时间管理模块连接全局设置控制模块和芯片流程管理模块,用于读取全局设置控制模块输出的全局设置参数和芯片流程管理模块输出的运行信息,创建和确认设计流程参数。
采用这种技术方案:通过全局设置控制模块统一输出全局设置参数,使设计***更合理地利用人力和计算资源。芯片流程管理模块根据该全局设置参数,自动实现设计流程配置和顺序执行。使工程师能够专注于完成设计。时间管理模块根据参数配置自动监控执行设计流程中所有的任务和各个模块的运行状态,提升设计团队的工作效率。
优选的是,上述集成电路后端设计自动化***中:所述全局设置控制模块包括参数配置单元,参数读入单元,参数判断单元和参数整理单元;所述参数配置单元用于生成全局设置参数;所述参数读入单元用于读取参数配置单元输出的全局设置参数并转送至参数判断单元;所述参数判断单元用于根据预设算法判定所述全局设置参数为正确参数或错误参数,在判定该全局设置参数为正确参数时将该全局设置参数输出至参数整理单元,在判定该全局设置参数为错误参数时对参数设置单元输出反馈信号;所述参数整理单元用于整理数据路参数并进行输出。
更优选的是,上述集成电路后端设计自动化***中:所述时间管理模块包括时间参数接收单元,时间参数判断单元,时间启动单元,运行时间单元,时间数据接收单元;所述时间参数接收单元连接全局设置控制模块,用于接收全局设置参数中的时间参数;所述时间参数判断单元连接时间参数接收单元,用于判断所述时间参数为正确或者错误,在判定该时间参数为错误时对时间参数接收单元发送反馈、在判定该时间参数为正确时启动时间启动单元;所述时间启动单元连接运行时间单元,用于在启动时激活运行时间单元工作;所述时间数据接收单元连接运行时间单元和芯片流程管理模块,用于接收芯片流程管理模块输出的运行信息并转发至运行时间单元;所述运行时间单元用于根据全局设置参数和设计流程运行信息,创建和确认设计流程参数并输出运行时间信息。
与现有技术相比,本发明能够在大型芯片设计过程中提高设计效率,降低人工成本,有效缩减设计开发时间。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明:
图1为本发明实施例1的工作流程示意图;
图2为全局设置控制模块的工作流程示意图;
图3为芯片流程管理模块的工作流程示意图;
图4为时间管理模块的工作流程示意图。
具体实施方式
为了更清楚地说明本发明的技术方案,下面将结合附图对本发明作进一步描述。
如图1-4所示为本发明实施例1:
一种集成电路后端设计自动化***,包括:全局设置控制模块,芯片流程管理模块和时间管理模块。
其中,所述全局设置控制模块用于设置并输出全局设置参数。具体的,所述全局设置控制模块包括参数配置单元,参数读入单元,参数判断单元和参数整理单元;所述参数配置单元用于生成全局设置参数;所述参数读入单元用于读取参数配置单元输出的全局设置参数并转送至参数判断单元;所述参数判断单元用于根据预设算法判定所述全局设置参数为正确参数或错误参数,在判定该全局设置参数为正确参数时将该全局设置参数输出至参数整理单元,在判定该全局设置参数为错误参数时对参数设置单元输出反馈信号,在判定该全局设置参数正确时将该全局设置参数输出至参数整理单元;所述参数整理单元用于整理数据路参数并进行输出。
所述芯片流程管理模块连接全局设置控制模块,用于读取全局设置控制模块输出的全局设置参数,配置设计流程的顺序并运行和输出运行结果信息。具体的,所述芯片流程管理模块包括全局设置参数接收单元,设计工具配置单元,数据准备单元,流程自动设计单元,设计结果判断单元和运行信息整理单元;所述全局设置参数接收单元连接全局设置控制模块、用于读取全局设置参数;所述设计工具配置单元连接全局设置参数接收单元,用于根据全局设置参数配置设计工具参数;所述数据准备单元连接设计工具配置单元,用于导入设计工具参数;所述流程自动设计单元连接数据准备单元,用于自动设计流程顺序执行;所述设计结果判断单元连接流程自动设计单元,用于根据预设算法判断流程顺序执行的设计结果为正确或错误,在判定该设计结果为正确时输出设计数据、在判定该设计结果为错误时对流程自动设计单元反馈错误信号;所述运行信息整理单元连接流程自动设计单元,用于整理和输出设计流程运行信息。
所述时间管理模块连接全局设置控制模块和芯片流程管理模块,用于读取全局设置控制模块输出的全局设置参数和芯片流程管理模块输出的运行信息,创建和确认设计流程参数。具体的,所述时间管理模块包括时间参数接收单元,时间参数判断单元,时间启动单元,运行时间单元,时间数据接收单元;所述时间参数接收单元连接全局设置控制模块,用于接收全局设置参数中的时间参数;所述时间参数判断单元连接时间参数接收单元,用于判断所述时间参数为正确或者错误,在判定该时间参数为错误时对时间参数接收单元发送反馈、在判定该时间参数为正确时启动时间启动单元;所述时间启动单元连接运行时间单元,用于在启动时激活运行时间单元工作;所述时间数据接收单元连接运行时间单元和芯片流程管理模块,用于接收芯片流程管理模块输出的运行信息并转发至运行时间单元;所述运行时间单元用于根据全局设置参数和设计流程运行信息,创建和确认设计流程参数并输出运行时间信息。
实践中其工作过程如下:
步骤S1:通过全局设置控制模块配置全局设置参数,同时将全局设置参数与运行时间管理模块相关的参数输入到运行时间管理模块中。
步骤S2:判断全局设置的参数是否正确,如果不正确则返回步骤S1,如果正确则进入步骤S3,同时启动运行时间管理模块进行运行时间的监控。
步骤S3:在芯片流程管理模块中自动运行后端设计流程,同时记录设计流程中的运行信息,并通过接口将该运行信息输入到运行时间管理模块中。
步骤S4:当后端设计流程完成后,判断其结果的正确性,如果正确则将进入步骤S5。如果结果错误,则判断是否需要对全局设置参数进行更新再重新进行后端设计流程,如果需要则返回步骤S1,如果不需要,则返回到步骤S3。
步骤S5:设计数据正确后,将设计数据输出,同时整理运行时间管理模块收集的运行结果数据,反馈回全局设置控制模块中。
以上所述,仅为本发明的具体实施例,但本发明的保护范围并不局限于此,任何熟悉本领域技术的技术人员在本发明公开的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。本发明的保护范围以权利要求书的保护范围为准。
Claims (3)
1.一种集成电路后端设计自动化***,其特征在于:包括全局设置控制模块,芯片流程管理模块和时间管理模块;
所述全局设置控制模块用于设置并输出全局设置参数;
所述芯片流程管理模块连接全局设置控制模块,用于读取全局设置控制模块输出的全局设置参数,配置设计流程的顺序并运行和输出运行结果信息;
所述芯片流程管理模块包括全局设置参数接收单元,设计工具配置单元,数据准备单元,流程自动设计单元,设计结果判断单元和运行信息整理单元;
所述全局设置参数接收单元连接全局设置控制模块、用于读取全局设置参数;所述设计工具配置单元连接全局设置参数接收单元,用于根据全局设置参数配置设计工具参数;所述数据准备单元连接设计工具配置单元,用于导入设计工具参数;所述流程自动设计单元连接数据准备单元,用于自动设计流程顺序执行;所述设计结果判断单元连接流程自动设计单元,用于根据预设算法判断流程顺序执行的设计结果为正确或错误,在判定该设计结果为正确时输出设计数据、在判定该设计结果为错误时对流程自动设计单元反馈错误信号;所述运行信息整理单元连接流程自动设计单元,用于整理和输出设计流程运行信息;
所述时间管理模块连接全局设置控制模块和芯片流程管理模块,用于读取全局设置控制模块输出的全局设置参数和芯片流程管理模块输出的运行信息,创建和确认设计流程参数。
2.如权利要求1所述集成电路后端设计自动化***,其特征在于:所述全局设置控制模块包括参数配置单元,参数读入单元,参数判断单元和参数整理单元;
所述参数配置单元用于生成全局设置参数;所述参数读入单元用于读取参数配置单元输出的全局设置参数并转送至参数判断单元;所述参数判断单元用于根据预设算法判定所述全局设置参数为正确参数或错误参数,在判定该全局设置参数为正确参数时将该全局设置参数输出至参数整理单元,在判定该全局设置参数为错误参数时对参数设置单元输出反馈信号;所述参数整理单元用于整理数据路参数并进行输出。
3.如权利要求2所述集成电路后端设计自动化***,其特征在于:所述时间管理模块包括时间参数接收单元,时间参数判断单元,时间启动单元,运行时间单元,时间数据接收单元;
所述时间参数接收单元连接全局设置控制模块,用于接收全局设置参数中的时间参数;所述时间参数判断单元连接时间参数接收单元,用于判断所述时间参数为正确或者错误,在判定该时间参数为错误时对时间参数接收单元发送反馈、在判定该时间参数为正确时启动时间启动单元;所述时间启动单元连接运行时间单元,用于在启动时激活运行时间单元工作;所述时间数据接收单元连接运行时间单元和芯片流程管理模块,用于接收芯片流程管理模块输出的运行信息并转发至运行时间单元;所述运行时间单元用于根据全局设置参数和设计流程运行信息,创建和确认设计流程参数并输出运行时间信息。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710468948.3A CN107330173B (zh) | 2017-06-20 | 2017-06-20 | 集成电路后端设计自动化*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710468948.3A CN107330173B (zh) | 2017-06-20 | 2017-06-20 | 集成电路后端设计自动化*** |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107330173A CN107330173A (zh) | 2017-11-07 |
CN107330173B true CN107330173B (zh) | 2021-01-05 |
Family
ID=60196000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710468948.3A Active CN107330173B (zh) | 2017-06-20 | 2017-06-20 | 集成电路后端设计自动化*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107330173B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109583098A (zh) * | 2018-12-04 | 2019-04-05 | 中国航空工业集团公司西安航空计算技术研究所 | 一种电源直流设计自动分析方法 |
CN113204936B (zh) * | 2021-07-02 | 2021-09-17 | 苏州贝克微电子有限公司 | 一种自动添加环境稳定***的芯片设计方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2079020B1 (en) * | 2008-01-03 | 2013-03-20 | Accenture Global Services Limited | System amd method for automating ETL applications |
CN102486808A (zh) * | 2010-12-03 | 2012-06-06 | 北京晶智意达科技有限公司 | 集成电路后端验证工具的一种集成方法 |
US8650512B1 (en) * | 2012-11-15 | 2014-02-11 | International Business Machines Corporation | Elastic modulus mapping of an integrated circuit chip in a chip/device package |
CN104657560A (zh) * | 2015-03-05 | 2015-05-27 | 常州奥施特信息科技有限公司 | 集成电路ic虚拟制造***及其实现方法 |
-
2017
- 2017-06-20 CN CN201710468948.3A patent/CN107330173B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN107330173A (zh) | 2017-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103744761B (zh) | 一种控制多台移动终端自动执行任务的方法及*** | |
CN101963915B (zh) | 一种编译的构建方法及*** | |
US20140095931A1 (en) | Method and system for automating the process of testing a device | |
CN104407971A (zh) | 自动化测试嵌入式软件的方法 | |
CN103150249A (zh) | 一种自动化测试的方法和*** | |
CN104778124A (zh) | 一种软件应用自动化测试方法 | |
EP3284039A2 (en) | Containerized communications gateway | |
CN104679488A (zh) | 一种流程定制开发平台及流程定制开发方法 | |
CN105022691A (zh) | 一种基于uml图的高度自动化软件测试方法 | |
CN104246702A (zh) | 工作流编译 | |
CN105740139B (zh) | 一种基于虚拟环境的嵌入式软件调试方法 | |
CN112231228B (zh) | 一种固件升级测试方法、装置、平台、设备及存储介质 | |
CN102306122A (zh) | 自动化测试方法及设备 | |
CN107330173B (zh) | 集成电路后端设计自动化*** | |
CN104463355A (zh) | 一种基于测试模型的小卫星测试规划*** | |
US20110138353A1 (en) | Procedure And Development Environment For Generation Of An Executable Overall Control Program | |
CN102591808B (zh) | 基于Excel表单的DCS硬件组态***和方法 | |
CN105099786A (zh) | 一种网络割接中业务配置的方法和设备 | |
CN104199667B (zh) | 一种新建mtk工程和提交代码的方法及*** | |
CN104375934A (zh) | 一种Android手机软件可靠性测试方法 | |
CN110989549B (zh) | 用于列车控制***的软件测试通用自动化控制方法及装置 | |
CN106094587A (zh) | 一种卫星帧遥测波道确定***及方法 | |
CN114117973A (zh) | 逻辑综合方法、设备和存储介质 | |
CN101866373B (zh) | 用于电子设计自动化的执行监视器 | |
CN102707943A (zh) | 一种远程控制自动化工具的实现方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20190213 Address after: 314200 Room 211-2, 988 Xinxing Second Road, Pinghu Economic Development Zone, Jiaxing City, Zhejiang Province Applicant after: Jiaxing Yi Wei Electronic Technology Co., Ltd. Address before: Room B302-1, 456 Bibo Road, Pudong New Area Free Trade Pilot Area, Shanghai, 201203 Applicant before: Shanghai Wei Wei Electronic Technology Co., Ltd. |
|
TA01 | Transfer of patent application right | ||
GR01 | Patent grant | ||
GR01 | Patent grant |