CN107317600A - 一种扩频信号的伪码捕获与跟踪***及方法 - Google Patents

Abstract

本发明属于扩频通信技术领域，公开了一种扩频信号的伪码捕获与跟踪***及方法，包括：数据缓存模块、捕获相关器、捕获FFT判断模块、实时数据更新模块、跟踪相关器、跟踪FFT判断模块、捕获伪码相位调整模块、捕获伪码产生模块、跟踪伪码相位调整模块以及跟踪伪码产生模块；因为发射端的信息码与伪码是一一对应的，在接收端，伪码相位与发射端调制的伪码相位一致，且在伪码捕获与跟踪的过程中，接收端本地伪码相位保持不变，当接收端本地伪码与输入扩频信号中的伪码同步后，经过积分累加得到的值比传统的移动伪码的捕获方法得到的值大；提高了伪码捕获与跟踪的能力，也有利于解扩后的解调，进而提高接收***对扩频信号的检测跟踪能力。

Description

一种扩频信号的伪码捕获与跟踪***及方法

技术领域

本发明属于扩频通信技术领域，尤其涉及一种扩频信号的伪码捕获与跟踪***及方法，适用于扩频通信中的直接序列扩频信号的伪码捕获与跟踪。

背景技术

通信环境的复杂多变，在抗干扰、信息保密等方面提出了更高的要求，扩频通信技术在这两方面的优势，使得在移动通信领域和卫星通信领域获得了广泛应用。在扩频通信***中，扩频信号跟踪接收机是其中的一个重要分支，其对扩频信号检测的能力反应了扩频通信技术的发展情况。在扩频接收机中，需要用与发射端相同的伪码解扩，消除伪码的影响，提取原始信息码信号；由于扩频信号的带宽很大，功率谱密度很小，所以在抗干扰和信息保密方面具有突出优点。

伪码捕获方法有串行捕获、并行捕获、匹配滤波等几种。

串行捕获方法的实现为：每次相关累加一个伪码周期的数据，相关累加的结果与门限对比，大于门限则捕获成功，否则将伪码移动半个伪码长度的相位继续相关累加。但是捕获时间较长，且时间不固定，当一个伪码(伪码周期是多少则包含多少个伪码)采样一个点时，时间较快，但是随着一个伪码采样点数的增多，相关累加长度成倍增加，捕获时间成倍增长。

并行伪码捕获的实现为：如果伪码周期为N，则需要先存储2N组周期为N的伪码，每相邻两组之间相差半个伪码长度的相位。输入信号同时与这2N组伪码相关累加，消耗大量的资源，如果伪码周期较短(比如伪码周期31)，则消耗资源较少，伪码太长(比如伪码周期1023)则会大量占用资源。

匹配滤波捕获方法实现为：与FIR滤波器结构一样，但系数是伪码，虽然捕获时间较快，消耗资源较少，但是随着一个伪码采样点数的变化，它的适应能力很差。

以上几种现有方法存在一个共同的缺点，即无法保证相关累加的能量一定是最大的，当信息码跳变，+1变成-1，如果相关累加的长度刚好包含一半+1，一半-1，则相关累加结果为0，能量最小。

发明内容

针对上述现有技术的缺点，本发明的目的在于提供一种扩频信号的伪码捕获与跟踪***及方法，能够提高伪码的捕获与跟踪性能。

为达到上述目的，本发明采用如下技术方案予以实现。

技术方案一：

一种扩频信号的伪码捕获与跟踪***，所述***包括：数据缓存模块、捕获相关器、捕获FFT判断模块、实时数据更新模块、跟踪相关器、跟踪FFT判断模块、捕获伪码相位调整模块、捕获伪码产生模块、跟踪伪码相位调整模块以及跟踪伪码产生模块；

其中，所述数据缓存模块上设置有信号输入端、反馈信号输入端以及信号输出端，所述捕获相关器上设置有信号输入端、预置信号输入端以及信号输出端，所述捕获伪码产生模块上设置有预置信号输出端，所述捕获FFT判断模块上设置有信号输入端、信号输出端以及反馈信号输出端，所述捕获伪码相位调整模块上设置有反馈信号输入端和反馈信号输出端；

所述实时数据更新模块上设置有第一信号输入端、第二信号输入端、反馈信号输入端以及信号输出端，所述跟踪相关器上设置有信号输入端、预置信号输入端以及信号输出端，所述跟踪伪码产生模块上设置有预置信号输出端，所述跟踪FFT判断模块上设置有信号输入端和反馈信号输出端，所述跟踪伪码相位调整模块上设置有反馈信号输入端和反馈信号输出端。

本发明技术方案一的特点和进一步的改进为：

所述数据缓存模块的信号输入端用于输入扩频信号；所述数据缓存模块的信号输出端与捕获相关器的信号输入端连接，捕获相关器的信号输出端与捕获FFT判断模块的信号输入端连接，捕获FFT判断模块的反馈信号输出端与捕获伪码相位调整模块的反馈信号输入端连接，捕获伪码相位调整模块的反馈信号输出端与数据缓存模块的反馈信号输入端连接；所述捕获伪码产生模块的预置信号输出端与捕获相关器的预置信号输入端连接；

所述实时数据更新模块的第一信号输入端用于输入扩频信号；实时数据更新模块的第二信号输入端与捕获FFT判断模块的信号输出端连接，实时数据更新模块的信号输出端与跟踪相关器的信号输入端连接，跟踪相关器的信号输出端与跟踪FFT判断模块的信号输入端连接，跟踪FFT判断模块的反馈信号输出端与跟踪伪码相位调整模块的反馈信号输入端连接，跟踪伪码相位调整模块的反馈信号输出端与实时数据更新模块的反馈信号输入端连接；所述跟踪伪码产生模块的预置信号输出端与跟踪相关器的预置信号输入端连接。

技术方案二：

一种扩频信号的伪码捕获与跟踪方法，所述扩频信号是指在信息码上调制伪码后的信号，且所述伪码为周期码，由移位寄存器产生，设移位寄存器级数为n，则调制一个周期伪码的扩频信号中包含2ⁿ-1个伪码，对每个伪码进行M点的采样，则从调制一个周期伪码的扩频信号中采样得到(2ⁿ-1)×M个采样数据；所述方法包括如下步骤：

步骤1，在数据缓存模块缓存两个伪码周期的采样数据，共(2ⁿ-1)×M×2个采样数据，所述两个伪码周期的采样数据是从扩频信号中采样得到的数据；

步骤2，捕获相关器从所述数据缓存模块中获取2ⁿ×M个采样数据，并从所述捕获伪码产生模块获取本地伪码序列；所述本地伪码序列包含2ⁿ-1个数据；

将所述2ⁿ×M个采样数据分为2ⁿ段，每段采样数据长度为M，将所述M个采样数据与本地伪码序列中的一个数据相乘得到M个相乘结果数据，再将得到的M个相乘结果数据累加得到一个累加结果数据；从而得到2ⁿ个累加结果数据，并将所述2ⁿ个累加结果数据发送至捕获FFT判断模块；

步骤3，捕获FFT判断模块对所述2ⁿ个累加结果数据进行2ⁿ点的FFT变换，得到FFT变换结果，并获取FFT变换结果中的最大值；

捕获FFT判断模块驱动捕获伪码相位调整模块，使数据缓存模块中的采样数据向右移动半个伪码长度的采样数据，所述半个伪码长度为M/2；

步骤4，重复执行步骤2和步骤3共2×(2ⁿ-1)次，从而在捕获FFT判断模块中得到2×(2ⁿ-1)个最大值；

确定所述2×(2ⁿ-1)个最大值的均值，并将所述2×(2ⁿ-1)个最大值的均值记为全局平均值；并确定所述2×(2ⁿ-1)个最大值中的最大值，并将所述2×(2ⁿ-1)个最大值中的最大值记为全局最大值；

若所述全局最大值大于P倍的全局平均值，P为大于1的整数，则确定实现了伪码捕获，从而得到本地伪码序列与输入扩频信号之间的相位偏移，进入步骤5进行伪码跟踪；

否则，清空所述数据缓存模块中缓存的两个伪码周期的采样数据，重新顺序缓存两个伪码周期的采样数据，并返回步骤2；

步骤5，实时数据更新模块根据本地伪码序列与输入扩频信号之间的相位偏移，调整获取的扩频信号的采样数据的相位，并每次发送M个采样数据至跟踪相关器；

步骤6，跟踪相关器从所述跟踪伪码产生模块获取三路伪码，所述三路伪码分别包括：超前码、即时码和滞后码，所述即时码滞后超前码半个伪码长度，所述滞后码滞后即时码半个伪码长度；

所述跟踪相关器中设置有三条支路，分别为超前支路、即时支路和滞后支路；所述超前支路用于对M个采样数据与所述超前码进行相关长度为M的相关操作，得到一个超前支路的累加值，所述即时支路用于对M个采样数据与所述即时码进行相关长度为M的相关操作，得到一个即时支路的累加值，所述滞后支路用于对M个采样数据与滞后码进行相关长度为M的相关操作，得到一个滞后支路的累加值，并将每个支路的累加值发送至跟踪FFT判断模块；

步骤7，当所述跟踪FFT判断模块得到三个支路分别发送的2ⁿ个累加值后，对超前支路发送的2ⁿ个累加值进行2ⁿ点的FFT变换，得到FFT变换结果中超前支路的最大值，对滞后支路发送的2ⁿ个累加值进行2ⁿ点的FFT变换，得到FFT变换结果中滞后支路的最大值，所述即时支路发送的2ⁿ个累加值为去掉伪码后的信息码，作为最后的输出；

步骤8，若FFT变换结果中超前支路的最大值大于FFT变换结果中滞后支路的最大值，则跟踪FFT判断模块驱动跟踪伪码相位调整模块将实时数据更新模块滞后一个采样点；

若FFT变换结果中超前支路的最大值小于FFT变换结果中滞后支路的最大值，则跟踪FFT判断模块驱动跟踪伪码相位调整模块将实时数据更新模块超前一个采样点，对采样数据中的伪码进行跟踪。

本发明技术方案二的特点和进一步的改进为：

(1)步骤4中，重复执行步骤2和步骤3共2×(2ⁿ-1)次的过程中，

捕获相关器第1次从数据缓存模块中的地址0处开始取出2ⁿ×M采样数据，捕获相关器第2次从数据缓存模块中的地址M/2处开始取出2ⁿ×M采样数据，直到捕获相关器第2×(2ⁿ-1)次从数据缓存模块中的地址[2×(2ⁿ-1)-1]×M/2处取出2ⁿ×M采样数据。

(2)步骤4中，得到本地伪码序列与输入扩频信号之间的相位偏移，具体为：

设所述全局最大值是2×(2ⁿ-1)个最大值中的第L个，则本地伪码序列与输入扩频信号之间的相位偏移为(L-1)×M/2。

在伪码捕获阶段，由于先将采样的输入扩频信号存储在存储器中，所以取数的速度能够提高，相应的相关处理、FFT处理等的速度能够加快，这样就能缩短伪码捕获时间。由于本研究实现方法的伪码相位保持不变，当本地伪码与输入扩频信号同步后，FFT处理的是一个伪码相位连续的完整伪码周期数据，所以积累能量达到最大，进一步提高伪码捕获的能力。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明的伪码捕获与跟踪的实现框图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

伪码是通过移位寄存器产生的，假设寄存器级数为n，则产生的伪码长度(周期)为2ⁿ-1(即一个伪码周期包含2ⁿ-1个伪码)，假设一个伪码采样M个点(由采样率与伪码速率决定)，则一个伪码周期采样(2ⁿ-1)×M个数据。因为FFT处理长度一般都为2ⁿ，所以根据伪码周期，本发明实施例中FFT处理长度选择比伪码周期多一，即FFT处理的长度选择为2ⁿ，所述伪码捕获与跟踪的方法，包括以下步骤：

步骤1，数据缓存模块缓存两个伪码周期的采样数据，根据以上分析，FFT处理长度为2ⁿ，所以每次从数据缓存模块取出2ⁿ×M个采样数据与捕获伪码产生模块产生的伪码共同进入捕获相关器进行相关，相关长度为一个伪码，即在捕获相关器内将2ⁿ×M个采样数据分为2ⁿ段，每段长度为M，对每M个采样数据先与本地伪码的一个采样点相乘，再将这M个采样数据累加，捕获相关器输出2ⁿ个处理结果送捕获FFT判断模块，捕获FFT判断模块进行2ⁿ点的FFT处理，并记录此次最大值；

捕获FFT判断模块同时驱动捕获伪码相位调整模块使数据缓存模块中的采样点数据向右移动半个伪码长度的采样数据(即M/2)，并再次从数据缓存模块取出2ⁿ×M个采样数据，送捕获相关器、捕获FFT判断模块等进行处理，并记录第二次的FFT结果最大值，重复以上步骤共进行2×(2ⁿ-1)次，第一次从数据缓存模块的地址0开始取数，第二次从地址M/2开始取数，...，第2×(2ⁿ-1)次从地址[2×(2ⁿ-1)-1]×M/2取数。每次都取出2ⁿ×M个采样数据。得到2×(2ⁿ-1)个FFT结果最大值再在捕获FFT判断模块找到这2×(2ⁿ-1)个结果的最大值和均值。并将最大值与均值比较，当最大值大于P(大于1的整数)倍均值时，即认为实现了伪码捕获，进入伪码跟踪过程，得到本地伪码与输入扩频信号之间的相位偏移，2×(2ⁿ-1)个值中，最大值是第几次FFT结果，则相应的本地伪码与输入扩频信号之间的相位偏移就为第几次开始取数的地址值，例如，假设第L次的FFT结果最大，则本地伪码与输入扩频信号之间的相位偏移就为(L-1)×M/2，其取数的地址也为(L-1)×M/2。伪码捕获成功后执行步骤2；否则清空数据缓存模块再缓存两个伪码周期的采样点数据继续以上步骤。

步骤2，实时数据更新模块根据伪码捕获部分得到的本地伪码与输入扩频信号之间的相位偏移，调整实时数据相位以达到伪码捕获目的，具体实现为根据相位偏移的采样点数，就等待几个时钟周期内跟踪伪码产生模块不输出伪码，再从跟踪伪码产生模块输出伪码。

跟踪伪码产生模块产生超前、即时、滞后三路伪码，分别称为超前码、即时码、滞后码，直接输出的就为超前码，即时码滞后超前码半个伪码相位，滞后码滞后即时码半个伪码相位，三路伪码分别与输入扩频信号在跟踪相关器中相关，分别称为超前支路、即时支路、滞后支路，相关长度为一个伪码长度，即M；每M个采样数据在跟踪相关器中先与伪码相乘，再累加，输出进入跟踪FFT判断模块，当得到2ⁿ个累加值，在跟踪FFT判断模块中，超前支路、滞后支路分别进行2ⁿ点FFT处理，得到FFT结果并比较超前支路、滞后支路FFT结果最大值，如果超前大于滞后则驱动跟踪伪码相位调整模块将实时数据更新模块滞后一个采样点；如果超前小于滞后则驱动跟踪伪码相位调整模块将实时数据更新模块超前一个采样点；该过程一直在动态调整。跟踪相关器中即时支路的输出就是去掉伪码后的信号。

在伪码捕获阶段，由于先将采样的输入扩频信号存储在存储器中，所以取数的速度能够提高，相应的相关处理、FFT处理等的速度能够加快，这样就能缩短伪码捕获时间。由于本发明实施例实现方法中，伪码相位保持不变，当本地伪码与输入扩频信号同步后，FFT处理的是一个完整的伪码周期的数据，伪码相位连续，所以积累能量达到最大，进一步提高伪码捕获的能力。

示例性的，设采样率60MHz，伪码速率5MHz，伪码周期1023，一个伪码采样12点。参照图1，为本发明的伪码捕获与跟踪的实现框图；所述伪码捕获与跟踪的实现方法，包括：数据缓存模块、捕获伪码产生模块、捕获伪码相位调整模块、捕获FFT判断模块、捕获相关器、跟踪相关器、跟踪伪码产生模块、跟踪伪码相位调整模块、跟踪FFT判断模块、实时数据更新模块；所述伪码捕获与跟踪方法，包括以下步骤：

步骤1，首先进行伪码捕获，伪码捕获成功后进行伪码跟踪。数据缓存模块缓存两个伪码周期的采样数据，根据以上分析，FFT处理长度为1024，所以每次从数据缓存模块取出1024*12个采样数据与捕获伪码产生模块产生的伪码共同进入捕获相关器进行相关，相关长度为一个伪码12个采样点长，即在捕获相关器内将1024*12个采样数据分为1024段，每段长度为12，对每12个采样数据先与伪码的一个采样点相乘，再将这12个采样数据累加，捕获相关器输出1024个处理结果送捕获FFT判断模块，捕获FFT判断模块进行1024点的FFT处理，并记录此次最大值；

捕获FFT判断模块同时驱动捕获伪码相位调整模块使数据缓存模块中的采样点数据向右移动半个伪码长度的采样数据(即6个)，并再次从数据缓存模块取出1024*12个采样数据，送捕获相关器、捕获FFT判断模块等进行处理，并记录第二次的FFT结果最大值，重复上步骤2046次，第一次从数据缓存模块的地址0开始取数，第二次从地址6开始取数，...，第2046次从地址2045*6取数。每次都取出1024*12个采样数据。得到2046个FFT结果最大值再在捕获FFT判断模块找到这2046个结果的最大值和均值。并将最大值与均值比较，当最大值大于8倍均值时，即认为实现了伪码捕获，进入伪码跟踪过程，得到本地伪码与输入扩频信号之间的相位偏移，伪码捕获成功执行步骤2；否则清空数据缓存模块再缓存两个伪码周期的采样点数据继续以上步骤。

具体地，假设输入的直接序列扩频信号为E(t)，其表达式为：

其中，A为信号幅度，ω为角速度，为相差，t表示时间变量，c(t)为伪码，取值为+1或者-1。

伪码捕获与跟踪的目的就是为了复制出c(t)，如果复制的伪码c’(t)与c(t)完全一致则可以消去伪码c(t)，达到解扩的目的。捕获使c’(t)与c(t)相差最多半个伪码长度相位，跟踪使c’(t)与c(t)基本一致。

步骤2，实时数据更新模块根据伪码捕获部分得到的本地伪码与输入扩频信号之间的相位偏移，调整实时数据相位以达到伪码捕获目的，具体实现为根据相位偏移的采样点数，就等待几个时钟周期，再从跟踪伪码产生模块输出伪码。

跟踪伪码产生模块产生超前、即时、滞后三路伪码，分别称为超前码、即时码、滞后码，直接输出的就为超前码，即时码滞后超前码半个伪码相位，滞后码滞后即时码半个伪码相位，三路伪码分别与输入扩频信号在跟踪相关器中相关，分别称为超前支路、即时支路、滞后支路，相关长度为一个伪码长度，即12；每12个采样数据在跟踪相关器中先与伪码相乘，再累加，输出进入跟踪FFT判断模块，当得到1024个累加值，在跟踪FFT判断模块中，超前支路、滞后支路分别进行1024点FFT处理，得到FFT结果并比较超前支路、滞后支路FFT结果最大值，如果超前大于滞后则驱动跟踪伪码相位调整模块将实时数据更新模块滞后一个采样点；如果超前小于滞后则驱动跟踪伪码相位调整模块将实时数据更新模块超前一个采样点；该过程一直在动态调整。跟踪相关器中即时支路的输出就是去掉伪码后的信号。

步骤3，伪码捕获与跟踪是否成功，如果成功则保持伪码的动态跟踪；否则，返回步骤1，循环上述步骤，直至本地伪码与输入直接序列扩频信号中的伪码同步。

因为发射端的信息码与伪码是一一对应的，在接收端，伪码相位与发射端调制的伪码相位一致，且在伪码捕获与跟踪的过程中，接收端本地伪码相位保持不变，所以最终当接收端本地伪码与输入扩频信号中的伪码同步后，经过积分累加得到的值一般情况下都比传统的移动伪码的捕获方法大。不仅提高了伪码捕获与跟踪的能力，同时也更有利于解扩后的解调，进而提高接收***对扩频信号的检测跟踪能力。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (5)

1.一种扩频信号的伪码捕获与跟踪***，其特征在于，所述***包括：数据缓存模块、捕获相关器、捕获FFT判断模块、实时数据更新模块、跟踪相关器、跟踪FFT判断模块、捕获伪码相位调整模块、捕获伪码产生模块、跟踪伪码相位调整模块以及跟踪伪码产生模块；

其中，所述数据缓存模块上设置有信号输入端、反馈信号输入端以及信号输出端，所述捕获相关器上设置有信号输入端、预置信号输入端以及信号输出端，所述捕获伪码产生模块上设置有预置信号输出端，所述捕获FFT判断模块上设置有信号输入端、信号输出端以及反馈信号输出端，所述捕获伪码相位调整模块上设置有反馈信号输入端和反馈信号输出端；

所述实时数据更新模块上设置有第一信号输入端、第二信号输入端、反馈信号输入端以及信号输出端，所述跟踪相关器上设置有信号输入端、预置信号输入端以及信号输出端，所述跟踪伪码产生模块上设置有预置信号输出端，所述跟踪FFT判断模块上设置有信号输入端和反馈信号输出端，所述跟踪伪码相位调整模块上设置有反馈信号输入端和反馈信号输出端。

2.根据权利要求1所述的一种扩频信号的伪码捕获与跟踪***，其特征在于，

所述数据缓存模块的信号输入端用于输入扩频信号；所述数据缓存模块的信号输出端与捕获相关器的信号输入端连接，捕获相关器的信号输出端与捕获FFT判断模块的信号输入端连接，捕获FFT判断模块的反馈信号输出端与捕获伪码相位调整模块的反馈信号输入端连接，捕获伪码相位调整模块的反馈信号输出端与数据缓存模块的反馈信号输入端连接；所述捕获伪码产生模块的预置信号输出端与捕获相关器的预置信号输入端连接；

所述实时数据更新模块的第一信号输入端用于输入扩频信号；实时数据更新模块的第二信号输入端与捕获FFT判断模块的信号输出端连接，实时数据更新模块的信号输出端与跟踪相关器的信号输入端连接，跟踪相关器的信号输出端与跟踪FFT判断模块的信号输入端连接，跟踪FFT判断模块的反馈信号输出端与跟踪伪码相位调整模块的反馈信号输入端连接，跟踪伪码相位调整模块的反馈信号输出端与实时数据更新模块的反馈信号输入端连接；所述跟踪伪码产生模块的预置信号输出端与跟踪相关器的预置信号输入端连接。

3.一种扩频信号的伪码捕获与跟踪方法，其特征在于，所述扩频信号是指在信息码上调制伪码后的信号，且所述伪码为周期码，设调制一个伪码周期的扩频信号中包含2ⁿ-1个伪码，对每个伪码进行M点的采样，则从调制一个伪码周期的扩频信号中采样得到(2ⁿ-1)×M个采样数据；所述方法包括如下步骤：

步骤1，在数据缓存模块缓存两个伪码周期的采样数据，共(2ⁿ-1)×M×2个采样数据，所述两个伪码周期的采样数据是从扩频信号中采样得到的数据；

步骤2，捕获相关器从所述数据缓存模块中获取2ⁿ×M个采样数据，并从所述捕获伪码产生模块获取本地伪码序列；所述本地伪码序列包含2ⁿ-1个数据；

将所述2ⁿ×M个采样数据分为2ⁿ段，每段采样数据长度为M，将所述M个采样数据与本地伪码序列中的一个数据相乘得到M个相乘结果数据，再将得到的M个相乘结果数据累加得到一个累加结果数据；从而得到2ⁿ个累加结果数据，并将所述2ⁿ个累加结果数据发送至捕获FFT判断模块；

步骤3，捕获FFT判断模块对所述2ⁿ个累加结果数据进行2ⁿ点的FFT变换，得到FFT变换结果，并获取FFT变换结果中的最大值；

捕获FFT判断模块驱动捕获伪码相位调整模块，使数据缓存模块中的采样数据向右移动半个伪码长度的采样数据，所述半个伪码长度为M/2；

步骤4，重复执行步骤2和步骤3共2×(2ⁿ-1)次，从而在捕获FFT判断模块中得到2×(2ⁿ-1)个最大值；

确定所述2×(2ⁿ-1)个最大值的均值，并将所述2×(2ⁿ-1)个最大值的均值记为全局平均值；并确定所述2×(2ⁿ-1)个最大值中的最大值，并将所述2×(2ⁿ-1)个最大值中的最大值记为全局最大值；

若所述全局最大值大于P倍的全局平均值，P为大于1的整数，则确定实现了伪码捕获，从而得到本地伪码序列与输入扩频信号之间的相位偏移，进入步骤5进行伪码跟踪；

否则，清空所述数据缓存模块中缓存的两个伪码周期的采样数据，重新顺序缓存两个伪码周期的采样数据，并返回步骤2；

步骤5，实时数据更新模块根据本地伪码序列与输入扩频信号之间的相位偏移，调整获取的扩频信号的采样数据的相位，并每次发送M个采样数据至跟踪相关器；

步骤6，跟踪相关器从所述跟踪伪码产生模块获取三路伪码，所述三路伪码分别包括：超前码、即时码和滞后码，所述即时码滞后超前码半个伪码长度，所述滞后码滞后即时码半个伪码长度；

所述跟踪相关器中设置有三条支路，分别为超前支路、即时支路和滞后支路；所述超前支路用于对M个采样数据与所述超前码进行相关长度为M的相关操作，得到一个超前支路的累加值，所述即时支路用于对M个采样数据与所述即时码进行相关长度为M的相关操作，得到一个即时支路的累加值，所述滞后支路用于对M个采样数据与滞后码进行相关长度为M的相关操作，得到一个滞后支路的累加值，并将每个支路的累加值发送至跟踪FFT判断模块；

步骤7，当所述跟踪FFT判断模块得到三个支路分别发送的2ⁿ个累加值后，对超前支路发送的2ⁿ个累加值进行2ⁿ点的FFT变换，得到FFT变换结果中超前支路的最大值，对滞后支路发送的2ⁿ个累加值进行2ⁿ点的FFT变换，得到FFT变换结果中滞后支路的最大值，所述即时支路的发送的2ⁿ个累加值为去掉伪码后的信息码；

步骤8，若FFT变换结果中超前支路的最大值大于FFT变换结果中滞后支路的最大值，则跟踪FFT判断模块驱动跟踪伪码相位调整模块将实时数据更新模块滞后一个采样点；

若FFT变换结果中超前支路的最大值小于FFT变换结果中滞后支路的最大值，则跟踪FFT判断模块驱动跟踪伪码相位调整模块将实时数据更新模块超前一个采样点，对采样数据中的伪码进行跟踪。

4.根据权利要求3所述的一种扩频信号的伪码捕获与跟踪方法，其特征在于，步骤4中，重复执行步骤2和步骤3共2×(2ⁿ-1)次的过程中，

捕获相关器第1次从数据缓存模块中的地址0处开始取出2ⁿ×M采样数据，捕获相关器第2次从数据缓存模块中的地址M/2处开始取出2ⁿ×M采样数据，直到捕获相关器第2×(2ⁿ-1)次从数据缓存模块中的地址[2×(2ⁿ-1)-1]×M/2处取出2ⁿ×M采样数据。

5.根据权利要求4所述的一种扩频信号的伪码捕获与跟踪方法，其特征在于，步骤4中，得到本地伪码序列与输入扩频信号之间的相位偏移，具体为：

设所述全局最大值是2×(2ⁿ-1)个最大值中的第L个，则本地伪码序列与输入扩频信号之间的相位偏移为(L-1)×M/2。