CN107316808B - 一种半导体器件及其制备方法、电子装置 - Google Patents
一种半导体器件及其制备方法、电子装置 Download PDFInfo
- Publication number
- CN107316808B CN107316808B CN201610261460.9A CN201610261460A CN107316808B CN 107316808 B CN107316808 B CN 107316808B CN 201610261460 A CN201610261460 A CN 201610261460A CN 107316808 B CN107316808 B CN 107316808B
- Authority
- CN
- China
- Prior art keywords
- floating gate
- layer
- gate structure
- semiconductor substrate
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 238000002360 preparation method Methods 0.000 title description 13
- 238000007667 floating Methods 0.000 claims abstract description 107
- 238000000034 method Methods 0.000 claims abstract description 46
- 238000002955 isolation Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 20
- 238000005429 filling process Methods 0.000 claims abstract description 9
- 230000001590 oxidative effect Effects 0.000 claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 238000011049 filling Methods 0.000 abstract description 11
- 230000009286 beneficial effect Effects 0.000 abstract description 4
- 239000000463 material Substances 0.000 description 20
- 230000008569 process Effects 0.000 description 16
- 230000015654 memory Effects 0.000 description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 239000012212 insulator Substances 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括：提供半导体衬底，在所述半导体衬底上形成有若干浮栅结构，在相邻的所述浮栅结构之间形成有向下延伸至所述半导体衬底中的浅沟槽隔离结构；回蚀刻去除所述浅沟槽隔离结构中的部分氧化物，以形成凹槽，露出所述浮栅结构；氧化露出的所述浮栅结构，以在所述浮栅结构的表面形成氧化物层；去除所述氧化物层，以增加所述浮栅结构之间的所述凹槽的宽度。所述方法更加有利于控制栅的填充，而且可以避免填充过程中产生孔洞，同时还可以保持更宽的有源区关键尺寸，以获得更大的单元电流，从而使半导体器件的性能和良率得到进一步提高。
Description
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。
背景技术
随着对于高容量的半导体存储装置需求的日益增加，这些半导体存储装置的集成密度受到人们的更多关注，为了增加半导体存储装置的集成密度，现有技术中采用了许多不同的方法，例如通过减小存储单元尺寸和/或改变结构单元而在单一晶圆上形成更多个存储单元，对于通过改变单元结构增加集成密度的方法来说，已经尝试过通过改变有源区的平面布置或改变单元布局来减小单元面积。
NAND闪存是一种比硬盘驱动器更好的存储方案，由于NAND闪存以页为单位读写数据，所以适合于存储连续的数据，如图片、音频或其他文件数据；同时因其成本低、容量大且写入速度快、擦除时间短的优点在移动通讯装置及便携式多媒体装置的存储领域得到了广泛的应用。目前，为了提高NAND闪存的容量，需要在制备过程中提高NAND闪存的集成密度。
随着器件尺寸的缩小，NAND闪存的尺寸也不断缩小，使NAND闪存在制备过程中产生很多问题，例如在浮栅之间控制栅的填充，由于器件尺寸减小导致在控制栅的填充过程中通常会形成孔洞，造成电损耗的增加，从而最终使器件的性能降低。
因此，在NAND闪存的制备过程中如何克服控制栅填充过程中形成孔洞的问题成为目前需要亟需解决的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明提供了一种半导体器件的制备方法，所述方法包括：
提供半导体衬底，在所述半导体衬底上形成有若干浮栅结构，在相邻的所述浮栅结构之间形成有向下延伸至所述半导体衬底中的浅沟槽隔离结构；
回蚀刻去除所述浅沟槽隔离结构中的部分氧化物，以形成凹槽，露出所述浮栅结构；
氧化露出的所述浮栅结构，以在所述浮栅结构的表面形成氧化物层；
去除所述氧化物层，以增加所述浮栅结构之间的所述凹槽的宽度。
可选地，所述方法还进一步包括：
在所述凹槽中以及所述浮栅结构的表面上沉积隔离层；
沉积覆盖层，以填充所述凹槽并覆盖所述浮栅结构；
在所述覆盖层上形成控制栅。
可选地，所述氧化包括O2退火的快速热氧化、解耦等离子体氧化或生成氧等离子体微波。
可选地，所述氧化物层的厚度为10～60埃。
可选地，去除所述氧化物层的步骤包括预清洗步骤。
可选地，在覆盖层上形成所述控制栅之前还进一步包括回蚀刻所述覆盖层的步骤。
可选地，在所述半导体衬底和所述浮栅之间还形成有隧道氧化物层。
可选地，所述浮栅结构包括多晶硅。
本发明还提供了一种半导体器件，所述半导体器件通过上述的方法制备得到。
本发明还提供了一种电子装置，所述电子装置包括上述的半导体器件。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，所述方法在核心区存储单元打开(COPEN)步骤之后对所述浮栅结构的侧壁进行氧化，以在浮栅结构的表面形成氧化物层并去除，去除所述氧化物层之后可以使所述浮栅结构之间的凹槽开口进一步扩大，从而更加有利于控制栅的填充，而且可以避免填充过程中产生孔洞，同时还可以保持更宽的有源区关键尺寸，以获得更大的单元电流，从而使半导体器件的性能和良率得到进一步提高。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1为本发明中所述半导体器件的制备工艺流程图；
图2a-2f为本发明中所述半导体器件的制备过程示意图；
图3为本发明中移动电话手机的示例的外部视图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，所述方法包括：
提供半导体衬底，在所述半导体衬底上形成有若干浮栅结构，在相邻的所述浮栅结构之间形成有向下延伸至所述半导体衬底中的浅沟槽隔离结构；
回蚀刻去除所述浅沟槽隔离结构中的部分氧化物，以形成凹槽，露出所述浮栅结构；
氧化露出的所述浮栅结构，以在所述浮栅结构的表面形成氧化物层；
去除所述氧化物层，以增加所述浮栅结构之间的所述凹槽的宽度；
在所述凹槽中沉积隔离层，以覆盖所述浮栅结构的表面；
沉积覆盖层，以填充所述凹槽并覆盖所述浮栅结构；
在所述覆盖层上形成控制栅。
其中，所述氧化包括选用O2退火的快速热氧化、解耦等离子体氧化和生成氧等离子体微波。
其中，所述氧化物层的厚度为10～60埃。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，所述方法在COPEN步骤之后对所述浮栅结构的侧壁进行氧化，以在浮栅结构侧壁的表面形成氧化物层并去除，去除所述氧化物层之后可以使所述浮栅结构之间的凹槽开口进一步扩大，从而更加有利于控制栅的填充，而且可以避免填充过程中产生孔洞，同时还可以保持更宽的有源区关键尺寸，以获得更大的单元电流，从而使半导体器件的性能和良率得到进一步提高。
实施例一
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，下面结合附图对所述方法作进一步的说明。
其中，图2a-2f为本发明中所述半导体器件的制备过程示意图；图3为本发明中移动电话手机的示例的外部视图。
图1为本发明中所述半导体器件的制备工艺流程图，具体包括以下步骤：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有若干浮栅结构，在相邻的所述浮栅结构之间形成有向下延伸至所述半导体衬底中的浅沟槽隔离结构；
步骤S2：回蚀刻去除所述浅沟槽隔离结构中的部分氧化物，以形成凹槽，露出所述浮栅结构；
步骤S3：氧化露出的所述浮栅结构，以在所述浮栅结构的表面形成氧化物层；
步骤S4：去除所述氧化物层，以增加所述浮栅结构之间的所述凹槽的宽度。
下面以附图1中的工艺流程图为基础，对所述方法展开进行详细说明。
执行步骤一，提供半导体衬底，在所述半导体衬底上形成有若干浮栅结构，在相邻的所述浮栅结构之间形成有向下延伸至所述半导体衬底中的浅沟槽隔离结构。
具体地，如图2a所示，所述半导体衬底201可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在所述半导体衬底上形成若干浮栅结构，具体地包括以下步骤：
在所述半导体衬底上形成浮栅层、掩膜层，并且图案化，以形成浮栅结构204和浅沟槽。具体地，在所述半导体衬底上形成浮栅层，所述浮栅层可以选用多晶硅层，以在后续的步骤中形成浮栅结构。
其中所述掩膜层可以选用硬掩膜层，例如SiN，以在形成浅沟槽的过程中保护所述浮栅层不受到损坏。
接着，执行干法刻蚀工艺，依次对硬掩膜层、浮栅层和半导体衬底201进行刻蚀以形成浅沟槽。具体地，可以在硬掩膜层上形成具有图案的光刻胶层，以该光刻胶层为掩膜对硬掩膜层进行干法刻蚀，以将图案转移至硬掩膜层，并以光刻胶层和硬掩膜层为掩膜对浮栅层和半导体衬底201进行刻蚀，以形成沟槽，并在所述浮栅层中形成通过所述沟槽相互隔离的浮栅结构204。
其中，所述浮栅结构的数目并不局限与某一数值范围。
接着在沟槽内填充浅沟槽隔离材料，以形成浅沟槽隔离结构202。具体地，可以在硬掩膜层上和沟槽内形成浅沟槽隔离材料，所述浅沟槽隔离材料可以为氧化硅、氮氧化硅和/或其它现有的低介电常数材料；执行化学机械研磨工艺并停止在硬掩膜层上，以形成浅沟槽隔离结构。
最后，去除硬掩膜层。去除剩余的硬掩膜层的方法可以为湿法蚀刻工艺，由于去除硬掩膜层的刻蚀剂以为本领域所公知，因此不再详述。
去除硬掩膜层后便得到具有浅沟槽隔离结构的图案，可选地，该步骤还包括对该图案进行阱和阈值电压调整。
可选地，在所述半导体衬底和所述浮栅结构之间还可以形成隧道氧化物层203。所述隧道氧化物的制备包括首先在衬底上进行氮离子注入或者掺杂，形成氮化物层，然后对所述氮化物层进行高温氧化，得到氧化物层，最近进行氮化处理，使所述氧化物最上层氮化，得到顶部和底部富含氮的SiON结构，所述方法更加容易控制，效率更高，能更好的满足半导体器件往更小尺寸发展的需求。
执行步骤二，回蚀刻去除所述浅沟槽隔离结构202中的部分氧化物，以形成凹槽，露出所述浮栅结构204的侧壁。
具体地，如图2a所示，在该步骤中通过地毯式干法蚀刻(Blank etch)去除所述浅沟槽隔离结构202中的部分氧化物，形成凹槽，以露出所述浮栅结构204的部分侧壁，以使所述浮栅结构204在后续的步骤中能和控制栅结构具有更大的接触面积，该步骤称为存储单元打开的步骤(cell open,COPEN)的步骤，即通过去除部分所述浮栅之间的浅沟槽隔离氧化物，以露出部分所述浮栅结构，以便在沉积多晶硅层之后能和所述浮栅结构形成稳定的接触，避免由于器件尺寸减小引起接触不稳定的问题。
其中，所述COPEN工艺可以选用本领域常用的工艺方法，在此不再赘述。
在该步骤中为了防止对所述浮栅结构的侧壁造成损坏，选用和所述浮栅结构具有较大蚀刻选择比的蚀刻方法，可选地，在该步骤中选用至少包含O2的刻蚀气氛，选用包含O2的刻蚀气氛不仅可以提高所述氧化物和所述浮栅结构的蚀刻选择比，而且可以使露出所述侧壁具有更加圆滑的轮廓(rounding profile)，以提高所述浮栅结构和控制栅结构的耦合效果。
进一步，在本发明的实施方式中，所述蚀刻气氛除了包含O2以外，还可以进一步包含C4F6，C4F8或C5F8或类似富含C的蚀刻气体，以进一步提高所述浮栅结构和氧化物的蚀刻选择比，以降低对所述浮栅结构侧壁的损坏。其中所述浮栅结构的侧壁更加圆滑，而且没有缺陷，相对于其他方法制备的半导体器件性能得到极大提高。
可选地，在露出所述浮栅结构204之后，所述方法还进一步包括执行湿法清洗的步骤。所述湿法清洗步骤中选用DHF，通过所述湿法清洗不仅可以减小浅沟槽隔离结构中氧化物的孔洞，而且可以降低所述氧化物表面的粗糙度，以提高器件的性能和良率。
执行步骤三，氧化露出的所述浮栅结构，以在所述浮栅结构的表面形成氧化物层205。
具体地，如图2b所示，在该步骤中所述氧化包括选用O2退火的快速热氧化、解耦等离子体氧化和生成氧等离子体微波。
其中，在本发明的一具体实施方式中选用O2或者含有O2的气氛对所述浮栅结构进行热处理，所述热处理温度在800-1500℃，优选为1100-1200℃，处理时间为2-30min，经过所述处理在所述浮栅结构上形成一层厚度为10～60埃的氧化物层205。
在本发明的一具体实施方式中，所述浮栅结构选用多晶硅，因此在所述浮栅结构的表面形成氧化硅层。
执行步骤四，去除所述氧化物层，以增加所述浮栅结构之间的所述凹槽的宽度。
具体地，如图2c所示，在该步骤中通过预清洗的方法去除所述氧化物层205，以增加所述凹槽的开口。
可选地，在该步骤中以稀释的氢氟酸DHF(其中包含HF、H2O2以及H2O)对所述底部晶圆301的表面进行预清洗，以去除所述氧化物层205。
其中，所述DHF的浓度并没严格限制，在本发明中优选HF:H2O2:H2O＝0.1-1.5:1:5。
作为替代性实施例，在该步骤中还可以选择和所述浮栅结构204具有较大蚀刻选择比的方法，例如选用SiCoNi制程去除所述氧化物层205，所述SiCoNi制程对所述氧化物层205具有高度选择性，所述SiCoNi制程中具体参数，本领域技术人员可以根据工艺需要进行选择，并不局限于某一数值。
本发明所述方法在COPEN步骤之后对所述浮栅结构的侧壁进行氧化，以在浮栅结构侧壁的表面形成氧化物层并去除，去除所述氧化物层之后可以使所述浮栅结构之间的凹槽开口进一步扩大，从而更加有利于控制栅的填充，而且可以避免填充过程中产生孔洞，同时还可以保持更宽的有源区关键尺寸，以获得更大的单元电流，从而使半导体器件的性能和良率得到进一步提高。
执行步骤五，在所述凹槽中沉积隔离层206，以覆盖所述浮栅结构的表面。
具体地，如图2d所示，在该步骤中所述隔离层206可以选用本领域常用的绝缘材料，例如ONO(氧化物-氮化物-氧化物的结构绝缘隔离层)，但是并不局限于所述材料。
其中，所述隔离层206的厚度并不局限于某一数值范围。
执行步骤六，沉积覆盖层207，以填充所述凹槽并覆盖所述浮栅结构，最后在所述覆盖层上形成控制栅。
具体地，如图2e所示，在该步骤中沉积覆盖层207，由于所述浮栅结构之间的凹槽具有较大的开口，因此在填充所述覆盖层的过程中可以避免形成孔洞的问题，很好的解决了随着器件尺寸减小难以填充的问题。
可选地，所述覆盖层207选用半导体材料层，例如多晶硅，但并不局限于该材料。
在覆盖层上形成所述控制栅208之前还进一步包括回蚀刻所述覆盖层的步骤。
然后在所述覆盖层上方形成控制栅材料层，如图2f所示，其中所述控制栅材料层可以选用和所述浮栅材料层相同的材料，也可以选用不同的材料，例如可以在形成金属栅极作为控制栅208。
至此，完成了本发明实施例的半导体器件制备的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
实施例二
本发明为了解决现有技术中存在的问题，提供了一种半导体器件，所述半导体器件选用实施例一所述的方法制备。
所述半导体器体器件包括：
所述半导体衬底201；
浅沟槽隔离，位于所述半导体衬底中，
浮栅结构，位于所述半导体衬底上，所述浅沟槽隔离之间；
隔离层，位于所述浮栅上方；
控制栅208，位于所述隔离层上。
其中，所述半导体衬底201可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在所述半导体衬底上形成若干浮栅结构，具体地包括以下步骤：
可选地，在所述半导体衬底和所述浮栅结构之间还形成有隧道氧化物层203。所述隧道氧化物的制备包括首先在衬底上进行氮离子注入或者掺杂，形成氮化物层，然后对所述氮化物层进行高温氧化，得到氧化物层，最近进行氮化处理，使所述氧化物最上层氮化，得到顶部和底部富含氮的SiON结构，所述方法更加容易控制，效率更高，能更好的满足半导体器件往更小尺寸发展的需求。
其中，所述半导体器件的浮栅结构的制备过程中，对所述浮栅结构进行氧化，以在浮栅结构侧壁的表面形成氧化物层并去除，去除所述氧化物层之后可以使所述浮栅结构之间的凹槽开口进一步扩大，从而更加有利于控制栅的填充，而且可以避免填充过程中产生孔洞，同时还可以保持更宽的有源区关键尺寸，以获得更大的单元电流，从而使半导体器件的性能和良率得到进一步提高。
隔离层206可以选用本领域常用的绝缘材料，例如ONO(氧化物-氮化物-氧化物的结构绝缘隔离层)，但是并不局限于所述材料。
其中，所述隔离层206的厚度并不局限于某一数值范围。
可选地，所述器件还进一步包括覆盖层207，位于所述所述浮栅结构上方。
可选地，所述覆盖层207选用半导体材料层，例如多晶硅，但并不局限于该材料。
在覆盖层上形成所述控制栅之前还进一步包括回蚀刻所述覆盖层的步骤。
然后在所述覆盖层上方形成控制栅材料层，其中所述控制栅材料层可以选用和所述浮栅材料层相同的材料，也可以选用不同的材料，例如可以在形成金属栅极作为控制栅。
所述半导体器件在制备过程中在COPEN步骤之后对所述浮栅结构的侧壁进行氧化，以在浮栅结构侧壁的表面形成氧化物层并去除，去除所述氧化物之后可以使所述浮栅结构之间的凹槽开口进一步扩大，从而更加有利于控制栅的填充，而且可以避免填充过程中产生孔洞，同时还可以保持更宽的有源区关键尺寸，以获得更大的单元电流，从而使半导体器件的性能和良率得到进一步提高。
实施例三
本发明还提供了一种电子装置，包括实施例二所述的半导体器件，所述半导体器件根据实施例一所述方法制备得到。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、数码相框、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括电路的中间产品。本发明实施例的电子装置，由于使用了上述的电路，因而具有更好的性能。
其中，图3示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
其中所述移动电话手机包括实施例二所述的半导体器件，所述半导体器件COPEN步骤之后对所述浮栅结构的侧壁进行氧化，以在浮栅结构侧壁的表面形成氧化物层并去除，去除所述氧化物之后可以使所述浮栅结构之间的凹槽开口进一步扩大，从而更加有利于控制栅的填充，而且可以避免填充过程中产生孔洞，同时还可以保持更宽的有源区关键尺寸，以获得更大的单元电流，从而使半导体器件的性能和良率得到进一步提高。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种半导体器件的制备方法，其特征在于，所述方法包括：
提供半导体衬底，在所述半导体衬底上形成有若干浮栅结构，在相邻的所述浮栅结构之间形成有向下延伸至所述半导体衬底中的浅沟槽隔离结构；
回蚀刻去除所述浅沟槽隔离结构中的部分氧化物，以形成凹槽，露出所述浮栅结构；
氧化露出的所述浮栅结构，以在所述浮栅结构的侧壁表面形成氧化物层；
去除所述氧化物层，以增加所述浮栅结构之间的所述凹槽的宽度，从而避免填充过程中产生孔洞。
2.根据权利要求1所述的方法，其特征在于，所述方法还进一步包括：
在所述凹槽中以及所述浮栅结构的表面上沉积隔离层；
沉积覆盖层，以填充所述凹槽并覆盖所述浮栅结构；
在所述覆盖层上形成控制栅。
3.根据权利要求1所述的方法，其特征在于，所述氧化选用O2退火的快速热氧化、解耦等离子体氧化或生成氧等离子体微波。
4.根据权利要求1所述的方法，其特征在于，所述氧化物层的厚度为10～60埃。
5.根据权利要求1所述的方法，其特征在于，去除所述氧化物层的步骤包括预清洗步骤。
6.根据权利要求2所述的方法，其特征在于，在覆盖层上形成所述控制栅之前还进一步包括回蚀刻所述覆盖层的步骤。
7.根据权利要求1所述的方法，其特征在于，在所述半导体衬底和所述浮栅之间还形成有隧道氧化物层。
8.根据权利要求1所述的方法，其特征在于，所述浮栅结构包括多晶硅。
9.一种半导体器件，其特征在于，所述半导体器件通过权利要求1至8之一所述的方法制备得到。
10.一种电子装置，其特征在于，所述电子装置包括权利要求9所述的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610261460.9A CN107316808B (zh) | 2016-04-25 | 2016-04-25 | 一种半导体器件及其制备方法、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610261460.9A CN107316808B (zh) | 2016-04-25 | 2016-04-25 | 一种半导体器件及其制备方法、电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107316808A CN107316808A (zh) | 2017-11-03 |
| CN107316808B true CN107316808B (zh) | 2020-06-05 |
Family
ID=60184600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610261460.9A Active CN107316808B (zh) | 2016-04-25 | 2016-04-25 | 一种半导体器件及其制备方法、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107316808B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108336014A (zh) * | 2018-04-12 | 2018-07-27 | 德淮半导体有限公司 | 在半导体材料层中形成沟槽隔离结构的方法 |
| CN111341778B (zh) * | 2018-12-19 | 2022-09-02 | 中芯国际集成电路制造（天津）有限公司 | 一种nand闪存器件及形成方法 |
| CN111755449B (zh) * | 2019-03-27 | 2023-08-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111863821A (zh) * | 2019-04-24 | 2020-10-30 | 中芯国际集成电路制造（天津）有限公司 | 一种半导体器件及形成方法 |
| CN113284797B (zh) * | 2020-02-20 | 2022-10-18 | 长鑫存储技术有限公司 | 半导体存储器的制作方法 |
| CN111326519B (zh) * | 2020-03-10 | 2024-02-02 | 上海华力微电子有限公司 | 半导体的形成方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102543885A (zh) * | 2010-12-31 | 2012-07-04 | 中芯国际集成电路制造(上海)有限公司 | 分立栅存储器件及其形成方法 |
| CN105097705A (zh) * | 2014-05-06 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| CN105097704A (zh) * | 2014-05-04 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 闪存器件及其形成方法 |
| CN105097681A (zh) * | 2014-05-06 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| CN105097463A (zh) * | 2014-04-25 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法和电子装置 |
| CN105097811A (zh) * | 2014-05-06 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
-
2016
- 2016-04-25 CN CN201610261460.9A patent/CN107316808B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102543885A (zh) * | 2010-12-31 | 2012-07-04 | 中芯国际集成电路制造(上海)有限公司 | 分立栅存储器件及其形成方法 |
| CN105097463A (zh) * | 2014-04-25 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法和电子装置 |
| CN105097704A (zh) * | 2014-05-04 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 闪存器件及其形成方法 |
| CN105097705A (zh) * | 2014-05-06 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| CN105097681A (zh) * | 2014-05-06 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| CN105097811A (zh) * | 2014-05-06 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107316808A (zh) | 2017-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107316808B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| KR101571944B1 (ko) | 전하 저장 장치, 시스템 및 방법 | |
| CN109994478B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN106952922B (zh) | 一种半导体器件的制造方法 | |
| US20180315857A1 (en) | Device and method to improve fin top corner rounding for finfet | |
| EP3179503B1 (en) | Fabrication methods for an nand flash memory | |
| CN107437549B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN109994486B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN106972021B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN108091562B (zh) | Sonos存储器的ono刻蚀方法 | |
| CN109755246B (zh) | 一种半导体器件及其制作方法 | |
| CN106972020B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN110648916B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN108735670B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN107634061B (zh) | 一种半导体器件的制造方法 | |
| CN107845637B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN107527858B (zh) | 快闪记忆体中浅沟槽的制作方法 | |
| CN107305891B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN111180450B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN114944358A (zh) | 半导体器件及其制作方法、三维存储装置和存储*** | |
| CN105097811B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN108807402B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN107919359B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN109755247B (zh) | 一种半导体器件及其制作方法 | |
| CN108649030B (zh) | 半导体器件及其制作方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |