CN107251201A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN107251201A
CN107251201A CN201580076028.6A CN201580076028A CN107251201A CN 107251201 A CN107251201 A CN 107251201A CN 201580076028 A CN201580076028 A CN 201580076028A CN 107251201 A CN107251201 A CN 107251201A
Authority
CN
China
Prior art keywords
film
semiconductor wafer
surface protection
peripheral part
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580076028.6A
Other languages
English (en)
Other versions
CN107251201B (zh
Inventor
渡部俊
渡部俊一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN107251201A publication Critical patent/CN107251201A/zh
Application granted granted Critical
Publication of CN107251201B publication Critical patent/CN107251201B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在半导体晶片(1)的表面形成第1膜(3)。在第1膜(3)之上形成第2膜(4)。以覆盖第1膜(3)及第2膜(4)的方式形成表面保护膜(5)。在形成了表面保护膜(5)后通过药液对半导体晶片(1)的背面进行蚀刻。第1膜(3)也形成在半导体晶片(1)的外周部。第2膜(4)没有形成在半导体晶片(1)的外周部。在半导体晶片(1)的外周部处第1膜(3)与表面保护膜(5)密接。第1膜(3)与第2膜(4)相比相对于表面保护膜(5)的密接性高。

Description

半导体装置的制造方法
技术领域
本发明涉及一种半导体装置的制造方法，其在通过表面保护膜来保护半导体晶片的表面的同时通过药液对背面进行蚀刻。
背景技术
LSI等半导体装置的小型化和高密度化不断发展，特别是近年来3维安装等半导体装置的厚度方向的小型化和高密度化不断发展。与此相伴，在半导体装置的制造工序中，实施对半导体晶片进行薄化的工序等对与形成器件的表面相反侧的背面进行加工的背面处理。另外，就在工业用和汽车用的电动机驱动所使用的逆变器电路和不间断电源装置等中安装的IGBT、MOSFET、二极管等功率器件而言，为了改善接通特性等通电性能，进行半导体晶片的薄化工序。并且，作为背面处理还进行杂质层及背面电极的形成等。
通常，作为半导体晶片的背面处理，首先对背面侧进行机械研磨，然后，为了去除研磨时的应力、破碎层，实施通过药液进行化学蚀刻的半导体晶片薄化工序。作为该工序的在先处理，为了保护表面侧的器件不受损伤、不受药液的影响，形成表面保护膜。就机械研磨后的化学蚀刻处理而言，为了防止药液向表面侧的侵蚀，该蚀刻处理是通过一边使半导体晶片旋转，一边仅向单侧供给药液的旋转单片式蚀刻进行的。
然而，由于药液的表面张力，药液也会漫绕至与蚀刻处理面相反侧的表面的外周部，药液浸透至半导体晶片的表面与保护膜之间。由此，存在如下问题，即，外周部的保护膜剥离，由于后续工序中的半导体晶片的输送故障、处理故障、对器件表面的损伤、药液的侵蚀而导致器件成品率下降。
为了避免药液向表面的侵蚀，提出了将表面保护膜的直径设为比器件面大，且比半导体晶片的周围的直径小的方法(例如，参照专利文献1)。
专利文献1：日本特开2005-64326号公报
发明内容
由表面张力引起的药液的漫绕量大于或等于几mm，但在专利文献1的方法中，存在不得不将表面保护膜的直径缩小至与药液的漫绕相比更靠内侧，不得不牺牲器件区域的问题。
本发明就是为了解决上述的课题而提出的，其目的在于得到一种半导体装置的制造方法，该半导体装置的制造方法能够抑制半导体晶片的背面处理中的表面保护膜的剥离。
本发明涉及的半导体装置的制造方法，其特征在于，具备下述工序：在半导体晶片的表面形成第1膜；在所述第1膜之上形成第2膜；以覆盖所述第1及第2膜的方式形成表面保护膜；以及在形成了所述表面保护膜后通过药液对所述半导体晶片的背面进行蚀刻，所述第1膜也形成在所述半导体晶片的外周部，所述第2膜没有形成在所述半导体晶片的外周部，在所述半导体晶片的外周部处所述第1膜与所述表面保护膜密接，所述第1膜与所述第2膜相比相对于所述表面保护膜的密接性高。
发明的效果
在本发明中，在半导体晶片的外周部处，不形成密接强度低的第2膜，密接强度高的第1膜和表面保护膜密接。因此，能够抑制半导体晶片的背面处理中的表面保护膜的剥离。
附图说明
图1是用于对本发明的实施方式1涉及的半导体装置的制造方法进行说明的剖视图。
图2是表示本发明的实施方式1涉及的半导体装置的背面处理时的表面侧的俯视图。
图3是用于对对比例涉及的半导体装置的制造方法进行说明的剖视图。
图4是用于对本发明的实施方式2涉及的半导体装置的制造方法进行说明的剖视图。
图5是用于对本发明的实施方式3涉及的半导体装置的制造方法进行说明的剖视图。
图6是用于对本发明的实施方式4涉及的半导体装置的制造方法进行说明的剖视图。
具体实施方式
参照附图对本发明的实施方式涉及的半导体装置的制造方法进行说明。对相同或对应的结构要素标注相同的标号，有时省略重复的说明。
实施方式1.
图1是用于对本发明的实施方式1涉及的半导体装置的制造方法进行说明的剖视图。
首先，在硅晶片1的表面形成氧化硅膜2。然后，在氧化硅膜2之上形成铝配线层3。铝配线层3也形成在硅晶片1的外周部。氧化硅膜2是用于将铝配线层3与硅晶片1绝缘的层间绝缘膜。
然后，在铝配线层3之上，形成用于保护铝配线层3的氮化硅膜4。氮化硅膜4形成在与铝配线层3的端部相比更靠内侧之处，没有形成在硅晶片1的外周部。氧化硅膜2、铝配线层3及氮化硅膜4是在硅晶片1的表面形成的器件的一部分。这些膜是通过分别改变抗蚀剂涂敷工序中的边缘清洗宽度而形成的，但也可以通过抗蚀剂的曝光和显影而形成。
然后，以覆盖铝配线层3及氮化硅膜4的方式形成聚酰亚胺的表面保护膜5。此时，在硅晶片1的外周部处铝配线层3与表面保护膜5密接。然后，在晶片薄化工序的机械研磨后，实施通过药液对硅晶片1的背面进行蚀刻的背面处理。
在这里，针对构成器件的各膜，评价了与聚酰亚胺的表面保护膜5的密接性，其结果，判断出密接性最高的是铝，密接性最低的是氮化硅膜。因此，与氮化硅膜4相比，铝配线层3相对于表面保护膜5的密接性高。
图2是表示本发明的实施方式1涉及的半导体装置的背面处理时的表面侧的俯视图。6是器件区域，最表面由表面保护膜5覆盖。7是铝配线层3与表面保护膜5密接的区域，其配置为包围硅晶片1的整个外周。8是在与铝配线层3的端部相比更靠外侧之处硅晶片1与表面保护膜5密接的区域。
下面，与对比例进行比较而对本实施方式的效果进行说明。图3是用于对对比例涉及的半导体装置的制造方法进行说明的剖视图。在对比例中，密接强度低的氮化硅膜4形成于硅晶片1的外周部。因此，在硅晶片1的外周部处与表面保护膜5的密接性低。
与此相对，在本实施方式中，在硅晶片1的外周部处，不形成密接强度低的氮化硅膜4，密接强度高的铝配线层3与表面保护膜5密接。因此，在晶片薄化工序的机械研磨后的化学蚀刻处理时漫绕至表面的药液的渗入由铝配线层3和表面保护膜5的密接部进行抑制。因此，能够抑制半导体晶片的背面处理中的表面保护膜5的剥离。另外，还能够防止药液向晶片内侧的器件区域渗入。其结果，能够防止由于表面保护膜的剥离引起的在后续工序中的输送故障、处理故障、对器件表面的损伤、药液的侵蚀所导致的成品率下降。
实施方式2.
图4是用于对本发明的实施方式2涉及的半导体装置的制造方法进行说明的剖视图。在本实施方式中，在硅晶片1的外周部处，在氧化硅膜2形成台阶9，在形成有该台阶9的氧化硅膜2之上形成铝配线层3。由此，在铝配线层3的表面也形成台阶，因此表面保护膜5与铝配线层3的接触面积变大，密接性进一步提高。
实施方式3.
图5是用于对本发明的实施方式3涉及的半导体装置的制造方法进行说明的剖视图。在本实施方式中，在硅晶片1的外周部处，在硅晶片1的表面形成台阶10，在形成有台阶10的硅晶片1的表面形成铝配线层3。由此，在铝配线层3的表面也形成台阶，因此表面保护膜5与铝配线层3的接触面积变大，密接性进一步提高。
实施方式4.
图6是用于对本发明的实施方式4涉及的半导体装置的制造方法进行说明的剖视图。在本实施方式中，在硅晶片1的外周部的铝配线层3之上，形成与铝配线层3相比相对于表面保护膜5的密接性高的密接性强化膜11。然后，以覆盖密接性强化膜11的方式形成表面保护膜5，密接性强化膜11与表面保护膜5密接。通过以上述方式设置密接性强化膜11，从而在硅晶片1的外周部处与表面保护膜5的密接性进一步提高。
此外，在实施方式1至4中，对表面保护膜5是聚酰亚胺的情况进行了说明，但表面保护膜5也可以是带(tape)或膜(film)。另外，构成器件的各膜的材质不限于上述的例子，膜的层叠数也不限于3层，只要大于或等于2层即可。
标号的说明
1硅晶片(半导体晶片)，2氧化硅膜(下层膜)，3铝配线层(第1膜)，4氮化硅膜(第2膜)，5表面保护膜，9、10台阶，11密接性强化膜。

Claims (4)

1.一种半导体装置的制造方法，其特征在于，
具备下述工序：
在半导体晶片的表面形成第1膜；
在所述第1膜之上形成第2膜；
以覆盖所述第1及第2膜的方式形成表面保护膜；以及
在形成了所述表面保护膜后通过药液对所述半导体晶片的背面进行蚀刻，
所述第1膜也形成在所述半导体晶片的外周部，
所述第2膜没有形成在所述半导体晶片的外周部，
在所述半导体晶片的外周部处所述第1膜与所述表面保护膜密接，
所述第1膜与所述第2膜相比相对于所述表面保护膜的密接性高。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
还具备下述工序：
在所述半导体晶片的表面形成下层膜；以及
在所述半导体晶片的外周部处，在所述下层膜形成台阶，
在形成了所述台阶的所述下层膜之上形成所述第1膜。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
还具备下述工序：在所述半导体晶片的外周部处，在所述半导体晶片的表面形成台阶，
在形成了所述台阶的所述半导体晶片的表面形成所述第1膜。
4.根据权利要求1至3中任一项所述的半导体装置的制造方法，其特征在于，
还具备下述工序：在所述半导体晶片的外周部的所述第1膜之上，形成与所述第1膜相比相对于所述表面保护膜的密接性高的密接性强化膜，
以覆盖所述密接性强化膜的方式形成所述表面保护膜，
所述密接性强化膜与所述表面保护膜密接。
CN201580076028.6A 2015-02-12 2015-02-12 半导体装置的制造方法 Active CN107251201B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/053788 WO2016129076A1 (ja) 2015-02-12 2015-02-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN107251201A true CN107251201A (zh) 2017-10-13
CN107251201B CN107251201B (zh) 2020-07-31

Family

ID=56615400

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580076028.6A Active CN107251201B (zh) 2015-02-12 2015-02-12 半导体装置的制造方法

Country Status (5)

Country Link
US (1) US9922944B2 (zh)
JP (1) JP6210170B2 (zh)
CN (1) CN107251201B (zh)
DE (1) DE112015006158B4 (zh)
WO (1) WO2016129076A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111653498A (zh) * 2020-06-12 2020-09-11 长江存储科技有限责任公司 一种半导体结构及其研磨方法
CN112534584A (zh) * 2018-08-17 2021-03-19 三菱电机株式会社 半导体装置以及电力变换装置
CN112864013A (zh) * 2021-01-18 2021-05-28 长鑫存储技术有限公司 半导体器件处理方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6770443B2 (ja) * 2017-01-10 2020-10-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体ウェハ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01135027A (ja) * 1987-11-20 1989-05-26 Hitachi Ltd エッチング法
JPH05109688A (ja) * 1991-10-18 1993-04-30 Fujitsu Ltd 半導体装置の製造方法
JP2002280355A (ja) * 2001-03-15 2002-09-27 Murata Mfg Co Ltd シリコンウエハ加工方法
CN102779724A (zh) * 2011-05-11 2012-11-14 均豪精密工业股份有限公司 单面蚀刻方法及单面蚀刻装置
CN103606518A (zh) * 2013-11-15 2014-02-26 英利集团有限公司 湿法刻蚀方法及湿法刻蚀装置
CN104201095A (zh) * 2014-09-02 2014-12-10 武汉新芯集成电路制造有限公司 一种晶边刻蚀工艺

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4371732B2 (ja) 2003-08-18 2009-11-25 キヤノン株式会社 半導体ウェハ加工における半導体ウェハのデバイス面保護膜形成方法
JP4306540B2 (ja) 2004-06-09 2009-08-05 セイコーエプソン株式会社 半導体基板の薄型加工方法
DE102006030266A1 (de) * 2006-06-30 2008-01-03 Advanced Micro Devices, Inc., Sunnyvale Verringern der Kontamination von Halbleitersubstraten während der Metallisierungsbearbeitung durch Bereitstellen einer Schutzschicht am Substratrand
JP2008218919A (ja) * 2007-03-07 2008-09-18 Nec Electronics Corp 半導体ウエハの表面保護方法および表面保護構造
US7833907B2 (en) * 2008-04-23 2010-11-16 International Business Machines Corporation CMP methods avoiding edge erosion and related wafer
US8252665B2 (en) 2009-09-14 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Protection layer for adhesive material at wafer edge
US9698070B2 (en) 2013-04-11 2017-07-04 Infineon Technologies Ag Arrangement having a plurality of chips and a chip carrier, and a processing arrangement

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01135027A (ja) * 1987-11-20 1989-05-26 Hitachi Ltd エッチング法
JPH05109688A (ja) * 1991-10-18 1993-04-30 Fujitsu Ltd 半導体装置の製造方法
JP2002280355A (ja) * 2001-03-15 2002-09-27 Murata Mfg Co Ltd シリコンウエハ加工方法
CN102779724A (zh) * 2011-05-11 2012-11-14 均豪精密工业股份有限公司 单面蚀刻方法及单面蚀刻装置
CN103606518A (zh) * 2013-11-15 2014-02-26 英利集团有限公司 湿法刻蚀方法及湿法刻蚀装置
CN104201095A (zh) * 2014-09-02 2014-12-10 武汉新芯集成电路制造有限公司 一种晶边刻蚀工艺

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112534584A (zh) * 2018-08-17 2021-03-19 三菱电机株式会社 半导体装置以及电力变换装置
CN112534584B (zh) * 2018-08-17 2024-06-11 三菱电机株式会社 半导体装置以及电力变换装置
CN111653498A (zh) * 2020-06-12 2020-09-11 长江存储科技有限责任公司 一种半导体结构及其研磨方法
CN112864013A (zh) * 2021-01-18 2021-05-28 长鑫存储技术有限公司 半导体器件处理方法
CN112864013B (zh) * 2021-01-18 2023-10-03 长鑫存储技术有限公司 半导体器件处理方法

Also Published As

Publication number Publication date
JP6210170B2 (ja) 2017-10-11
DE112015006158B4 (de) 2021-07-22
WO2016129076A1 (ja) 2016-08-18
JPWO2016129076A1 (ja) 2017-08-10
US20170345777A1 (en) 2017-11-30
CN107251201B (zh) 2020-07-31
US9922944B2 (en) 2018-03-20
DE112015006158T5 (de) 2017-10-26

Similar Documents

Publication Publication Date Title
KR101309675B1 (ko) 반도체장치의 제조방법
JP4704792B2 (ja) 薄膜付きガラス基板、その製造方法およびそれを用いた半導体装置
WO2012157287A1 (ja) 半導体チップの製造方法
US9224696B2 (en) Integrated semiconductor device and method for fabricating the same
CN102593076A (zh) 半导体装置
CN107251201A (zh) 半导体装置的制造方法
US9379067B2 (en) Semiconductor devices and methods of manufacture thereof having guard ring structure
US8278189B2 (en) Method for thinning wafer
US9917011B2 (en) Semiconductor wafer, semiconductor device diced from semiconductor wafer, and method for manufacturing semiconductor device
JP2007335659A (ja) 半導体装置の製造方法
US10636719B2 (en) Semiconductor packaging with reduced cracking defects
US8754532B2 (en) Semiconductor device and manufacturing method thereof
US9613904B2 (en) Semiconductor structure and manufacturing method thereof
US6849523B2 (en) Process for separating dies on a wafer
CN105990136A (zh) 半导体装置的制造方法
JP6028325B2 (ja) 半導体装置の製造方法
JP2020043216A (ja) 半導体装置の製造方法
KR100883864B1 (ko) 반도체 소자의 제조 방법
US20240170299A1 (en) Method for manufacturing semiconductor device
CN111312664B (zh) 承载半导体组件的基板结构、半导体晶圆与晶圆制造方法
WO2023286692A1 (ja) 半導体ウェハ
US20220172992A1 (en) Semiconductor die and manufacturing method of semiconductor device
JP2005294677A (ja) 半導体装置
TW202347763A (zh) 半導體結構及其製造方法
WO2012135243A1 (en) Pre-grooving for wafer applied underfill film

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant