CN107211538A - 配线板的制造方法和配线板 - Google Patents

配线板的制造方法和配线板 Download PDF

Info

Publication number
CN107211538A
CN107211538A CN201580074120.9A CN201580074120A CN107211538A CN 107211538 A CN107211538 A CN 107211538A CN 201580074120 A CN201580074120 A CN 201580074120A CN 107211538 A CN107211538 A CN 107211538A
Authority
CN
China
Prior art keywords
distributing board
manufacture method
fly line
conductive pattern
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580074120.9A
Other languages
English (en)
Inventor
米山纯平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Publication of CN107211538A publication Critical patent/CN107211538A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405—Edge mounted components, e.g. terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10787—Leads having protrusions, e.g. for retention or insert stop
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10803—Tapered leads, i.e. leads having changing width or diameter
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10931—Exposed leads, i.e. encapsulation of component partly removed for exposing a part of lead, e.g. for soldering purposes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

配线板10的制造方法具有以下工序：层叠工序(S10)，将包含端部为直线状的导体图案(11Y)在内的N个(N为2以上的整数)配线层(11L)以所述端部重叠的方式在各个配线层之间隔着基体(绝缘层)(12L)层叠而制作出层叠板(14)；以及去除工序(S20)，通过去除所述层叠板(14)的导体图案(11Y)的所述端部的周围的所述绝缘层(12L)而将所述端部加工成从端面突出的N条飞线(11X)。

Description

配线板的制造方法和配线板
技术领域
本发明涉及飞线从端面突出的配线板的制造方法和所述配线板。
背景技术
广泛地使用将从配线板的端面突出的飞线与排列设置于半导体芯片上的接合电极接合的半导体装置。在超小型的半导体芯片中，多个接合电极以窄间距排列设置。
如果按照接合电极的排列间距而将飞线排列成窄间距，则有可能短路。并且，在通过对铜箔等进行蚀刻加工来制作导体配线的配线板中，要想进行窄间距化，需要能够形成精度极高的高纵横比的间隙的蚀刻技术。即，具有窄间距的飞线的配线板的制造并不容易。
在日本特开2008-235791号公报中公开了如下的半导体装置：在配线板的导体配线中制作截面形状为三角形的部分和四边形的部分，将导体配线的截面形状为三角形的部分加工成飞线以与半导体芯片的接合电极接合。
然而，截面形状变化的导体配线的制作并不容易。
现有技术文献
专利文献
专利文献1：日本特开2008-235791号公报
发明内容
发明要解决的课题
本发明的目的在于，提供容易制造具有窄间距的飞线的配线板的制造方法和所述配线板。
用于解决课题的手段
本发明的实施方式的配线板的制造方法具有以下工序：层叠工序，将包含端部为直线状的导体图案在内的N个(N为2以上的整数)配线层以所述端部重叠的方式在各个配线层之间隔着绝缘层层叠而制作出层叠板；以及去除工序，通过去除所述层叠板的所述导体图案的所述端部的周围的所述绝缘层而将所述端部加工成从端面突出的N条飞线。
而且，另一实施方式的配线板是通过具有以下工序的制造方法而制造的：层叠工序，将包含端部为直线状的导体图案在内的N个(N为2以上的整数)配线层以所述端部重叠的方式在各个配线层之间隔着绝缘层层叠而制作出层叠板；以及去除工序，通过去除所述层叠板的所述导体图案的所述端部的周围的所述绝缘层而将所述端部加工成从端面突出的N条飞线。
发明效果
根据本发明，能够提供容易制造具有窄间距的飞线的配线板的制造方法和通过所述制造方法而制造的所述配线板。
附图说明
图1是包含第一实施方式的配线板在内的半导体装置的俯视图。
图2是包含第一实施方式的配线板在内的半导体装置的沿着图1的II-II线的剖视图。
图3是第一实施方式的配线板的立体图。
图4是用于对第一实施方式的配线板的制造方法进行说明的流程图。
图5A是用于对第一实施方式的配线板的制造方法进行说明的立体图。
图5B是用于对第一实施方式的配线板的制造方法进行说明的立体图。
图5C是用于对第一实施方式的配线板的制造方法进行说明的立体图。
图5D是用于对第一实施方式的配线板的制造方法进行说明的立体图。
图5E是用于对第一实施方式的配线板的制造方法进行说明的立体图。
图5F是用于对第一实施方式的配线板的制造方法进行说明的立体图。
图6是用于对第一实施方式的变形例1的配线板的制造方法进行说明的立体图。
图7是用于对第一实施方式的变形例1的配线板的制造方法进行说明的立体图。
图8A是用于对第一实施方式的变形例2的配线板的制造方法进行说明的立体图。
图8B是用于对第一实施方式的变形例2的配线板的制造方法进行说明的立体图。
图8C是用于对第一实施方式的变形例2的配线板的制造方法进行说明的立体图。
图8D是用于对第一实施方式的变形例2的配线板的制造方法进行说明的立体图。
图9是用于对第二实施方式的配线板的制造方法进行说明的立体图。
图10是第二实施方式的配线板的立体图。
图11A是用于对第二实施方式的变形例1的配线板的制造方法进行说明的立体图。
图11B是第二实施方式的变形例1的配线板的立体图。
图12是第二实施方式的变形例2的配线板的立体图。
图13是用于对第三实施方式的配线板的制造方法进行说明的立体图。
图14是第三实施方式的配线板的剖视图。
图15A是用于对第四实施方式的配线板的制造方法进行说明的立体图。
图15B是第四实施方式的配线板的立体图。
图16是包含第四实施方式的配线板在内的半导体装置的剖视图。
图17是包含第四实施方式的变形例1的配线板在内的半导体装置的剖视图。
图18A是用于对第五实施方式的配线板的制造方法进行说明的立体图。
图18B是用于对第五实施方式的配线板的制造方法进行说明的立体图。
图18C是第五实施方式的配线板的立体图。
图19是第五实施方式的变形例1的配线板的立体图。
图20是第五实施方式的变形例2的配线板的分解立体图。
图21是第五实施方式的变形例3的配线板的分解立体图。
图22A是第五实施方式的变形例4的配线板的侧视图。
图22B是第五实施方式的变形例5的配线板的侧视图。
图22C是第五实施方式的变形例6的配线板的侧视图。
图23是用于对实施方式的配线板的制造方法进行说明的流程图。
具体实施方式
<第一实施方式>
如图1和图2所示，通过本实施方式的制造方法而制造的配线板10与半导体芯片20一同构成半导体装置1。
另外，附图都是示意性的一例，需要注意各部分的厚度、宽度以及深度的关系、厚度的比例、层叠数、飞线的条数等与现实不同，有时在附图彼此之间也包含有彼此的尺寸的关系或比例不同的部分。并且，也存在省略了图示和说明的结构要素。
在由硅等半导体构成的大致长方体的半导体芯片20的主面20SA上形成有半导体电路21。而且，通过配线23与半导体电路21连接的多个接合电极22沿着主面20SA的端边排列设置。例如，在半导体电路21是CMOS图像传感器等受光部的情况下，半导体芯片20是摄像元件，半导体装置1是摄像装置。
在接合电极22上配设有凸形的由金属构成的凸块24。由于凸块24要确保良好的接合强度，因此例如高度和直径在40μm以上100μm以下。凸块24是通过柱状凸块(stud bump)法配设在平坦的接合电极22上的金凸块。凸块形成方法也可以是电镀法等，凸块材料也可以是焊料等。
配线板10是配设在半导体芯片20与未图示的外部缆线等之间的连接构造体。在配线板10中，嵌入到由绝缘体构成的基体12内的四条金属导线11的端部从基体12的端面突出的部分是飞线11X1～11X4。另外，以下，相同功能的多个结构要素的表示各自的标号不显示末尾数字。例如，将各个飞线11X1～11X4称为飞线11X。
飞线11X在引线框架构造的配线板中有时也被称为内引线。关于飞线11X，例如厚度和宽度在1μm以上50μm以下，长度在20μm以上500μm以下。
如后面所述，在配线板10中，通过去除具有金属导线11的层叠板的端部的绝缘体，而将金属导线11的端部加工成飞线11X，其中，该金属导线11的整体被嵌入到由绝缘体构成的基体12内。即，飞线11X和被基体12覆盖的金属导线11是由相同的材料构成的没有边界的一体物。
并且，如后面所述，基体12由沿多条飞线11X的排列设置方向(Z方向)层叠的多个绝缘层12L构成。
另外，在图1中，例示了具有六条飞线11X的配线板10，但配线板10只要具有N条(N为2以上的整数)飞线11X即可。例如，在图3等中，配线板10具有四条飞线11X1～11X4。
半导体芯片20例如是主面20SA在0.1mm×0.1mm以上、5.0mm×5.0mm以下并且厚度在10μm以上300μm以下那样超小型的。因此，多个接合电极22的配设间距P例如是100μm以下那样非常狭窄的。出于技术的限制，配设间距P的下限例如是10μm。另外，配线板10的飞线11X的配设间距P与接合电极22的配设间距P对应。
虽然配线板10具有窄间距的飞线11X，但由于该配线板10是像后述那样通过具有特征的制造方法而制造的，因此不会出现相邻的飞线11X之间的短路。
<配线板的制造方法>
接下来，沿着图4所示的流程图对实施方式的配线板的制造方法进行说明。
<步骤S10>层叠工序
配线板10的层叠工序(S10)是由步骤S11(带有导体图案的绝缘基体制作工序)、步骤S12(层叠工序)以及步骤S13(压接工序)构成的子例程。
<带有导体图案的绝缘基体制作工序：S11>
如图5A所示，向作为绝缘层的基体12L上配设包含端部为直线状的导体图案11Y在内的配线层11L来制作单层配线板13。导体图案11Y的厚度和宽度例如分别在1μm以上50μm以下。另外，导体图案11Y和配线板10的金属导线11是相同的部件，但是，在制造方法的说明中，为了方便起见，称为导体图案11Y。
基体12L由聚酰亚胺树脂构成。基体12L只要是绝缘体即可，例如，也可以是环氧、丙烯酸、聚酯、硅橡胶或液晶聚合物(LCP)等。基体12L的厚度是考虑了导体图案11Y的厚度而决定的，例如在1μm以上100μm以下。如后面所述，配线板10的基体12由多个基体12L构成。
例如，通过光刻和蚀刻将利用溅射法、蒸镀法或电镀法等配设在基体12L整个面上的导体膜(未图示)构图为规定的形状，从而形成导体图案11Y。为了控制导体图案11Y的厚度，也可以在配设导体膜之后进行研磨处理。
也可以在导体膜的构图中使用激光加工等。并且，也可以使用各种印刷技术(丝网印刷、喷墨印刷、凹版印刷)将导体以导体图案11Y的形式配置在基体12L上。
作为导体图案11Y的材料，使用金、银、铜、铁或镍等导电性高的金属或它们的合金。而且，作为导体图案11Y的材料，只要是导电体即可，也可以是硅、无机半导体、有机化合物半导体、石墨烯或透明导电性材料(ITO、SnO2)等。在通过印刷法来配设导体图案11Y的情况下，也可以使用包含银或铜等的微粒在内的各种导电性浆料。而且，为了兼顾导电性和机械强度，也可以使用不同材料的层叠构造(例如，镍/铜/镍的层叠构造)来构成导体图案11Y。
另外，如后面所述，导体图案11Y能够根据配线板的规格而对应各种各样的形状，但在本实施方式中，以不仅端部为直线状而且整体呈直线状的简单的形状为例进行说明。
<层叠工序：S12>
如图5B所示，将各自由基体12L和配线层11L构成的四个单层配线板13X1～13X4层叠，其中，该配线层11L包含导体图案11Y。此时，以各个导体图案11Y的端部沿上下方向(Z方向)重叠的方式层叠。另外，在单层配线板13X4之上还层叠有基体12L5，但以下省略说明。
即，四层的配线层11L1～11L4分别由导体图案11Y1～11Y4构成，各个配线层11L1～11L4配设在基体12L1～12L4上。单层配线板13的层叠数N只要是2以上的整数即可，在图5B所例示的制造方法中，层叠数N＝4。层叠数N的上限是由配线板的规格而决定的，例如是50。
<压接工序：S13>
通过对基体12L和层叠得到的多个单层配线板13X进行压接接合来制作一体的层叠板14。压接条件是根据基体12L的材料和厚度等而设定的，例如，温度是100℃～200℃，压力是0.5MPa～5MPa，时间是10秒～5分钟。
能够将压接接合后外周被基体12L覆盖的导体图案11Y看作为金属导线11。即，金属导线11和导体图案11Y是相同的结构要素。
另外，也可以如图5D所示，切断并去除层叠板14的作为配线板10来说不需要的宽度方向(X方向)的端部而形成层叠板15。
<步骤S20：去除工序>蚀刻工序
去除层叠板15的金属导线11的端部的周围的基体12L。如图5E所示，为了选择性地去除基体12L，以覆盖层叠板15的除了端部之外的区域的方式配设蚀刻掩膜40。
通过蚀刻来去除没有被蚀刻掩膜40覆盖的区域的基体12L。作为蚀刻剂，使用能够溶解基体12L但不会对金属导线11造成影响的溶剂。例如，在基体12L由聚酰亚胺构成而导体图案11Y由铜构成的情况下，使用非肼系的碱性水溶液作为溶剂来进行湿法蚀刻。也可以在选择性去除基体12L的过程中使用激光加工、切割加工、裁剪加工或冲孔等。
如图5F所示，通过蚀刻工序将层叠板15的金属导线11的端部加工成从端面突出的飞线11X，从而制作出配线板10。
另外，在图5F所示的配线板10中，由于在蚀刻后去除蚀刻掩膜40，因此基体12露出到外面，但也可以不去除蚀刻掩膜40。
这里，特别要注意在图5D中是以纵长的方式对层叠板15进行图示的，而在图5E中是以横长的方式进行图示的。即，图5E的坐标相对于图5D旋转了90度。因此，层叠板14(15)中的导体图案11Y和基体12L的厚度在配线板10中分别是金属导线11和基体12L的宽度。即，基体12由沿多条飞线11X1～11X5的排列设置方向层叠的多个绝缘层12L1～12L5构成。
关于配线板10，通过在制造时对导体图案11Y的厚度进行控制，能够高精度地对飞线11X的宽度(Z方向)进行控制。同样地，通过对基体12L的厚度进行控制，能够高精度地对飞线11X的间隔(Z方向)进行控制。
而且，由于配线板10是以层叠板15的形式制作的，因此即使是窄间距，多条金属导线11也不会受纵横比和配设间距的影响，彼此借助由绝缘体构成的基体12(多个基体12L)而可靠地进行绝缘。
像以上的说明那样，在配线板10中，在基体12的端部排列设置有金属导线11露出而成的飞线11X，在后端部，在从X方向俯视时金属导线11和基体12L在与长轴方向(Y方向)垂直的方向(Z方向)上交替地排列设置。而且，绝缘性的基体12是多个绝缘层12L沿多条飞线11X的排列设置方向(Z方向)层叠而成的。
根据本实施方式的制造方法，能够容易地制造出具有窄间距的飞线11X的配线板10。
<第一实施方式的变形例>
接下来，对第一实施方式的变形例1、2的配线板10A、10B的制造方法进行说明。另外，以下所说明的变形例和实施方式的配线板的制造方法或变形例和实施方式的配线板均与第一实施方式的配线板10的制造方法或配线板10类似，具有相同的效果，因此对相同功能的结构要素标注相同标号并省略说明。
<变形例1>
如图6所示，在变形例1的配线板10A的制造方法中，在带有导体图案的绝缘基体制作工序(S11)中制作多层层叠板14A，该多层层叠板14A是将排列设置有K个(K为2以上的整数)导体图案11Y的配线层11L分别隔着基体12L层叠了N个而成的。
在配线层11L1上排列设置有六个导体图案11Y11～11Y16。而且，层叠了由各自配设有配线层11L的四个基体12L1～12L4构成的四个单层配线板13X1～13X4。即，K(导体图案数)＝6，N(层叠数)＝4。
而且，如图7所示，在变形例1的配线板10A的制造方法中，在压接工序(S13)之后具有切断工序(步骤S14)，在该切断工序中与导体图案11Y1的端部长度方向(Y方向)平行地将多层层叠板14A切断而单片化成六个层叠板15X1～15X6。
之后的工序与配线板10的制造方法相同，从多层层叠板14A中制作出六个具有四条飞线的配线板10A。
变形例1的配线板10A的制造方法比配线板10的制造方法高效，能够更低价地制作配线板10A。
<变形例2>
接下来，使用图8A～图8D对变形例2的配线板10B的制造方法进行说明。另外，在变形例2中，K(导体图案数)＝2。
在变形例2的配线板10B的制造方法中，在层叠工序子例程S10中重复进行配线层配设工序(步骤S31)、绝缘层配设工序(步骤S32)以及平坦化工序(步骤33)。
即，如图8A所示，在变形例2的配线板10B的制造方法中，也是与配线板10的制造方法同样地，通过配线层的成膜和构图而在作为第一绝缘层的基体12L1上进行包含导体图案11Y1在内的第一配线层11L1的配设工序(S31)。另外，虽然基体12L和绝缘层12L是相同的结构要素，但有时在制造方法的说明中对两者进行区分。
接着，如图8B所示，进行向配设有第一配线层11L1的基体12L1上配设第二绝缘层12L2的第二绝缘层配设工序(S32)。例如，通过利用例如旋涂机来涂敷未硬化的液体状的树脂并使其硬化来配设第二绝缘层12L2，从而形成基体12L2。
在第二绝缘层12L2的配设中，可以使用各种印刷法(丝网印刷、喷墨印刷、凹版印刷)、层压法、转印法(冲压、纳米压印)或铸造(casting)法等。第二绝缘层12L2可以是与基体12L1相同的材料，也可以是不同的材料。并且，也可以不是使液体树脂硬化从而固体化，而是将树脂膜与配设有第一配线层11L1的基体12L1压接接合而成。
第二绝缘层12L2可以是聚酰亚胺树脂、环氧树脂、丙烯酸树脂、聚酯树脂、硅橡胶或陶瓷材料等。但是，第二绝缘层12L2等优选由能够在去除工序中与作为第一绝缘层的基体12L1同时被去除的材料构成。
如图8B所示，有时第二绝缘层12L2的第一配线层11L1之上的区域比其他区域凸出。在该情况下，如图8C所示，进行使第二绝缘层12L2的表面平坦的平坦化工序(S33)。平坦化工序例如是表面研磨工序。另外，在绝缘层的未硬化树脂的流平性较高的情况下，不需要平坦化工序。
然后，如图8D所示，进行向平坦化后的第二绝缘层12L2上配设第二配线层11L2的第二配线层配设工序(S31A)。第二配线层配设工序(S31A)与第一配线层配设工序(S31)相同。
通过重复进行N次配线层配设工序(S31)、绝缘层配设工序(S32)以及平坦化工序(S33)来制作与图5C所示的层叠板14相同的构造体。层叠工序S10之后的蚀刻工序S20与配线板10的制造方法相同。
根据变形例2的配线板10B的制造方法，无需使用层叠板压接制作工序就能够与配线板10的制造方法同样容易地制造出窄间距的配线板10B。
另外，在变形例2的制造方法中，与配线板10的制造方法同样地，第一绝缘层是个体的基体12L1。但是，也可以通过向由密合强度低的氟树脂等构成的基础基板涂敷未硬化的液体状的树脂并使其硬化来配设第一绝缘层。另外，在层叠工序结束之后将层叠体从基础基板分离。
<第二实施方式>
接下来，对第二实施方式的配线板10C和配线板10C的制造方法进行说明。另外，关于配线板10C，N(层叠数)＝7，K(导体图案数)＝6。
如图9所示，在配线板10C的制造方法中，在层叠工序(S10)中将包含截面面积与其他导体图案11Y2～11Y6不同的导体图案11YY1、11Y7在内的配线层11L、厚度与其他基体12L1、12L3～12L7不同的基体12L2、12L8、其他配线层以及其他基体12L1、12L3～12L7层叠来制作多层层叠板14C。
之后的工序与配线板10的制造方法相同，从多层层叠板14C中制作出六个具有七条飞线的配线板10C。
即，如图10所示，配线板10C具有从由绝缘体构成的基体12的端面突出的七条飞线11X1～11X7，配线板10C包含截面面积与其他飞线11X2～11X6不同的飞线11X1、11X7和厚度与其他基体12L1、12L3～12L7不同的基体12L2、12L8。
例如，截面面积大的飞线11X1、11X7是电力供给线，截面面积小的飞线11X2～11X6是信号传送线。
另外，也可以根据传送信号的通信速度等来增大或减小飞线11X的截面面积。而且，也可以为了增加机械强度(例如刚性)而增大任意的飞线11X的截面面积。
根据本实施方式的配线板的制造方法，能够容易地制造出具有截面面积(粗度)不同的多条飞线11X的配线板10C。并且，关于本实施方式的配线板，能够根据所传送的信号而一个个地改变金属导体11(飞线11X)。
<第二实施方式的变形例>
在第二实施方式的配线板10C的制造方法中，在层叠工序(S10)中将包含截面面积与其他配线层的导体图案不同的导体图案在内的配线层、厚度与其他绝缘层不同的绝缘层(基体)、其他配线层以及其他绝缘层(基体)层叠来制作层叠板14C。
与此相对，在第二实施方式的变形例的配线板的制造方法中，在层叠工序(S10)中，将包含形状和材料中的至少任意一方与其他配线层的导体图案不同的导体图案在内的配线层与所述其他配线层层叠。并且，在另一变形例的层叠工序中，将形状和材料中的至少任意一方与其他绝缘层不同的绝缘层与所述其他绝缘层层叠。在又一变形例的层叠工序中，将包含形状和材料中的至少任意一方与其他配线层的导体图案不同的导体图案在内的配线层、形状和材料中的至少任意一方与其他绝缘层不同的绝缘层、所述其他配线层以及所述其他绝缘层层叠。
而且，第二实施方式的变形例的配线板包含形状和材料中的至少任意一方与其他飞线不同的飞线。并且，另一变形例的配线板包含形状和材料中的至少任意一方与其他基体(绝缘层)不同的基体(绝缘层)。又一变形例的配线板包含形状和材料中的至少任意一方与其他飞线不同的飞线以及形状和材料中的至少任意一方与其他基体(绝缘层)不同的基体(绝缘层)。
<第二实施方式的变形例1>
在第二实施方式的变形例1的配线板的制造方法中，如图11A所示，在层叠工序(S10)中，对配设有形状与其他基体的导体图案11Y1不同的导体图案11Y2的基体12L2进行层叠。另外，在图11A中仅示出了两层的单层配线板13X1、13X2，但实际上层叠了四层的单层配线板13X1～13X4，其中的单层配线板13X2、13X3具有与其他单层配线板13X1、13X4不同的导体图案11Y2。
单层配线板13X2的导体图案11Y2的端部为直线状，但后端部是以直角弯曲的曲柄状。
如图11B所示，在第二实施方式的变形例1的配线板10D的上表面上，导体图案11Y2、11Y3的一部分露出。
另外，导体图案11Y(金属导线11)的形状不限于直线状或曲柄状，也可以是曲线状，能够自由设计。并且，也可以层叠三种以上的形状、厚度不同的多个导体图案。另外，如后面所述，在本发明中，形状不是仅指俯视形状，是包含截面面积(即厚度和宽度)在内的概念。
<第二实施方式的变形例2>
在第二实施方式的变形例2的配线板的制造方法中，在层叠工序(S10)中，将厚度和材料与其他绝缘层(基体)不同的基体12L2与所述其他绝缘层层叠。
例如，在图12所示的配线板10E中，基体12L1、12L2的厚度和材料与其他基体12L3～12L5不同。
四条飞线11X中的飞线11X1是电力供给线，飞线11X2～11X4是信号传送线。基体12L3～12L5由适合高速信号传送的作为低介电常数材料的多孔二氧化硅系材料构成，基体12L1、12L2由耐绝缘性优异的聚酰亚胺构成。
关于配线板10E，由于能够根据飞线的用途来选择基体12L的材料，因此具有高性能。
能够根据飞线11X所传送的信号的种类按照每个基体12L来选择覆盖飞线11X的基体12L的形状和材料中的至少任意一方，从而能够提高配线板10的传送特性/机械强度等。例如，也可以是如下的结构：在作为GND线的飞线11X的周围配置介电常数高的玻璃环氧树脂(FR4：Flame Retardant Type 4：阻燃型4)，给最外周的基体12L配置耐热性和耐湿性高的材料(尼龙或丙烯酸树脂)，给内部的基体12L配置弹性模量低的材料。并且，从两侧夹着飞线11X的两个基体12L的材料等可以相同也可以不同，还可以是各个基体12L由不同的材料构成的多层构造。
并且，像已经说明那样，作为飞线11X的导体图案11Y的材料也是能够根据飞线11X的传送特性或机械强度等而一个个地选择的。例如，可以给作为GND线的飞线11X选择导电率高的材料(例如，金)，给最外周的飞线11X选择刚性高的材料(例如，铜)。
像以上说明那样，根据本实施方式和变形例的制造方法，通过一个个地适当选择飞线11X和基体12L的材料和形状(俯视形状、厚度以及截面面积)，能够提供应对内引线传送的信号的种类和外部因素(压力、温度、湿度)优异特性的配线板。
<第三实施方式>
如图13所示，在第三实施方式的配线板10F的制造方法中，在层叠工序(S10)中层叠的配线层11L的导体图案11Y的端部具有向宽度方向的一方延伸设置的延伸设置部11Z，通过去除工序20使延伸设置部11Z成为与其他部件(例如半导体芯片20的接合电极22)连接的连接部11Z。即，延伸设置部11Z和连接部11Z是相同的结构要素。
延伸设置部11Z是在配设导体图案11Y的同时通过导体膜的构图而制作的。例如，在通过蚀刻法将导体膜构图成导体图案11Y的情况下，在蚀刻掩膜的图案中包含作为延伸设置部11Z的区域。
而且，如图14所示，配线板10F的从端面突出的飞线11X在端部具有沿长轴垂直方向(X方向)延伸设置的、与其他部件的电极(例如半导体芯片20的接合电极22)连接的连接部11Z1，飞线11X和连接部11Z是由相同材料构成的没有边界的一体物。例如，在飞线11X和连接部11Z由多晶膜构成的情况下，有时存在跨越了双方区域的结晶。
由于采用连接部(延伸设置部)11Z来代替凸块，因此延伸设置部11Z的长度与凸块的高度相同，例如在40μm以上100μm以下。
由于配线板10F具有在配设导体图案11Y的同时制作的延伸设置部11Z，因此不需要凸块配设工序。
<第四实施方式>
如图15A所示，在第四实施方式的配线板10G的制造方法中，在层叠工序中制作的层叠板14G的单层配线板13X2、13X3包含各自的端部平行地排列设置的第一导体图案11Y21、11Y31和第二导体图案11Y22、11Y32。
虽然层叠板14G与变形例1的多层层叠板14A类似，但层叠板14G与层叠板14A不同，该层叠板14G不会被切断成分别具有一个导体图案的多个层叠板。但是，可以通过将在各个配线层上排列设置有2M个(M为2以上的整数)导体图案的多层层叠板切断成M个来制作层叠板14G。
然后，如图15B所示，通过去除工序将第一导体图案11Y21、11Y31的端部和第二导体图案11Y22、11Y32的端部加工成分别沿长轴垂直方向(X方向)重叠的两条飞线11X21/11X22、11X31/11X32。
第四实施方式的配线板10G具有：第一飞线群，其由从端面突出的多条第一飞线11X21、11X31构成；以及第二飞线群，其由相对于第一飞线群位于长轴垂直方向(X方向)的多条第二飞线11X12、11X22、11X32、11X42构成。即，是第一飞线11X21与第二飞线11X22、第一飞线11X31与第二飞线11X32沿长轴垂直方向(X方向)重叠的构造。
如图16所示，在半导体装置1G中，配线板10G是以由属于第一飞线群的第一飞线11X21等和属于第二飞线群的第二飞线11X22等上下夹着半导体芯片20的方式接合的。
换言之，第一飞线11X21等和第二飞线11X22等分别与半导体芯片20的对置的面20SA、20SB的接合电极22A、22B接合。
由于配线板10G是从由单层配线板13X层叠而成的层叠板14G中制造的，因此能够容易地实现这样复杂的飞线的配置。
另外，第一飞线的数量和第二飞线的数量也可以相同。并且，第一飞线和第二飞线的形状和材料中的至少任意一方可以不同。
<第四实施方式的变形例>
在第四实施方式的变形例的配线板10H的制造方法中，与配线板10G的制造方法同样地，层叠板14G的单层配线板13X2、13X3包含各自的端部平行地排列设置的第一导体图案11Y21、11Y31和第二导体图案11Y22、11Y32。
而且，在配线板10H的制造方法中，与第三实施方式的制造方法同样地，在配设于单层配线板的导体图案的端部具有向宽度方向的一方延伸设置的延伸设置部11Z。第一导体图案的延伸设置部11Z1的长度与第二导体图案的延伸设置部11Z2不同。
因此，如图17所示，在配线板10H中，第一飞线11X21的连接部11Z1的端面和第二飞线11X22的连接部11Z2的端面位于同一平面上(即，位于半导体芯片20的主面20SA上)，它们分别与接合电极22A、22B接合。
因此，在半导体装置1H中，飞线11X不通过凸块而与半导体芯片20高密度地接合。
<第五实施方式>
在第五实施方式的配线板10I的制造方法中，在层叠板14I的切断工序(S14)中以使导体图案的11L的侧面露出的方式进行切断。
如图18A所示，层叠了各自具有两个导体图案的四个单层配线板13X1～13X4而成的层叠板14I(K(导体图案数)＝2，N(层叠数)＝4)被切断成两个层叠板15I。
此时，如图18A、图18B以及图19所示，在配线板10I中，金属导线11的两侧面露出。
另外，也可以是，在切断工序(S14)之后还具有对金属导线11所露出的切断面进行研磨的研磨工序(S15)。在研磨工序中例如使用CMP法。
<第五实施方式的变形例>
在图19所示的变形例1的配线板10J的制造方法中，在切断工序(S14)中，以仅使金属导线11的一方的侧面露出的方式进行切断。
容易对金属导线(导体图案11Y)11的侧面露出的第五实施方式的配线板等进行电子部件的表面安装。
例如，图20所示的变形例2的配线板10K的制造方法具有安装工序(S16)，在该安装工序中将电子部件19A、19B分别表面安装在配线板10I的两面10SA、10SB上。
在图21所示的变形例3的配线板10L中，在安装工序(S16)中将电子部件19表面安装在图12所示的配线板10D的一个面10SA上。
本发明的实施方式的配线板的内部的金属导线11的形状因导体图案的形状设计的自由度较高而能够形成各种各样的露出面。因此，能够根据规格来设定电子部件的安装面和接合部(金属导线的露出部)。
例如，图22A所示的变形例4的配线板在侧面安装有一个电子部件19。图22B所示的变形例5的配线板在侧面安装有两个电子部件19A、19B。并且，图22C所示的变形例6的配线板在上、下表面和侧面安装有电子部件19A～19E。电子部件19A的接合部(图中的阴影区域)有三处，电子部件19E的接合部有四处。
另外，要想向配线板的侧面安装电子部件，例如可以通过从侧面形成贯穿多个基体12L的凹部而使金属导线11在凹部的底面露出。
最后，在图23中示出了将已经说明了的工序全部列举出的流程图。
本发明不限于上述的实施方式和变形例，能够在不改变本发明的主旨的范围内进行各种变更、改变、组合等。
标号说明
1：半导体装置；10、10A～10L：配线板；11：金属导线(导体图案)；11L：配线层；11X：飞线；11Y：导体图案；11Z：延伸设置部(连接部)；12、12L：基体(绝缘层)；13：单层配线板；14、15：层叠板；19：电子部件；20：半导体芯片；21：半导体电路；22：接合电极；23：配线；24：凸块；40：蚀刻掩膜。

Claims (20)

1.一种配线板的制造方法，其特征在于，该配线板的制造方法具有以下工序：
层叠工序，将包含端部为直线状的导体图案在内的N个(N为2以上的整数)配线层以所述端部重叠的方式在各个配线层之间隔着绝缘层层叠而制作出层叠板；以及
去除工序，通过去除所述层叠板的所述导体图案的所述端部的周围的所述绝缘层而将所述端部加工成从端面突出的N条飞线。
2.根据权利要求1所述的配线板的制造方法，其特征在于，
在所述层叠工序中制作将配线层层叠而成的多层层叠板，在所述配线层中排列设置有K个(K为2以上的整数)所述导体图案，
所述配线板的制造方法还具有切断工序，在该切断工序中通过与所述端部的长度方向平行地切断所述多层层叠板而单片化出K个所述层叠板。
3.根据权利要求1所述的配线板的制造方法，其特征在于，
在所述层叠工序中，对各自由配设有所述配线层的绝缘体基体构成的N个单层配线板进行压接接合。
4.根据权利要求1所述的配线板的制造方法，其特征在于，
在所述层叠工序中重复进行N次配线层配设工序和绝缘层配设工序，在所述配线层配设工序中向所述绝缘层上配设所述配线层，在所述绝缘层配设工序中向配设有所述配线层的所述绝缘层上配设下一个绝缘层。
5.根据权利要求1至4中的任意一项所述的配线板的制造方法，其特征在于，
在所述层叠工序中，将包含形状和材料中的至少任意一方与其他配线层的导体图案不同的导体图案在内的配线层和所述其他配线层层叠。
6.根据权利要求1至5中的任意一项所述的配线板的制造方法，其特征在于，
在所述层叠工序中，将形状和材料中的至少任意一方与其他绝缘层不同的绝缘层和所述其他绝缘层层叠。
7.根据权利要求1至6中的任意一项所述的配线板的制造方法，其中，
在所述导体图案的所述端部具有向宽度方向的一方延伸设置的延伸设置部，
通过所述去除工序使所述延伸设置部成为与其他部件连接的连接部。
8.根据权利要求1至7中的任意一项所述的配线板的制造方法，其特征在于，
至少任意一个所述配线层包含各自的所述端部平行地排列设置的第一导体图案和第二导体图案，
通过所述去除工序将所述第一导体图案的端部和所述第二导体图案的端部加工成沿长轴垂直方向重叠的两条飞线。
9.根据权利要求1至8中的任意一项所述的配线板的制造方法，其特征在于，
在所述切断工序中，以使所述导体图案的至少一个侧面的至少一部分露出的方式进行切断。
10.根据权利要求1至9中的任意一项所述的配线板的制造方法，其特征在于，
在所述切断工序之后还具有研磨工序，在该研磨工序中对所述导体图案的至少一部分露出的切断面进行研磨。
11.根据权利要求9或10所述的配线板的制造方法，其特征在于，
所述配线板的制造方法还具有安装工序，在该安装工序中将芯片部件表面安装在所述导体图案的露出的一部分上。
12.一种配线板，其特征在于，
该配线板是通过权利要求1至11中的任意一项所述的配线板的制造方法而制造的。
13.一种配线板，其具有从以多个绝缘层为基体的配线板的端面突出的N条(N为2以上的整数)飞线，其特征在于，
所述多个绝缘层沿所述N条飞线的排列设置方向层叠。
14.根据权利要求13所述的配线板，其特征在于，
所述配线板包含形状和材料中的至少任意一方与其他飞线不同的飞线。
15.根据权利要求13或14所述的配线板，其特征在于，
所述配线板包含形状和材料中的至少任意一方与其他绝缘层不同的绝缘层。
16.根据权利要求13至15中的任意一项所述的配线板，其特征在于，
所述配线板包含形状和材料中的至少任意一方与其他飞线不同的飞线以及形状和材料中的至少任意一方与其他绝缘层不同的绝缘层。
17.根据权利要求13至16中的任意一项所述的配线板，其特征在于，
飞线在端部具有沿长轴垂直方向延伸设置的与其他部件的电极连接的连接部，
所述飞线和所述连接部是由相同的材料构成的没有边界的一体物。
18.根据权利要求13至17中的任意一项所述的配线板，其特征在于，该配线板具有：
第一飞线群，其由从所述配线板的端面突出的多条第一飞线构成；以及
第二飞线群，其由相对于所述第一飞线群位于长轴垂直方向上的多条第二飞线构成。
19.根据权利要求18所述的配线板，其特征在于，
所述第一飞线和所述第二飞线在端部具有沿长轴垂直方向延伸设置的与其他部件的电极连接的连接部，
所述第一飞线和所述第一飞线的连接部、所述第二飞线和所述第二飞线的连接部是由相同的材料构成的没有边界的一体物。
20.根据权利要求19所述的配线板，其特征在于，
所述第一飞线的连接部的端面和所述第二飞线的连接部的端面位于同一平面上。
CN201580074120.9A 2015-01-23 2015-01-23 配线板的制造方法和配线板 Pending CN107211538A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/051883 WO2016117122A1 (ja) 2015-01-23 2015-01-23 配線板の製造方法、および配線板

Publications (1)

Publication Number Publication Date
CN107211538A true CN107211538A (zh) 2017-09-26

Family

ID=56416687

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580074120.9A Pending CN107211538A (zh) 2015-01-23 2015-01-23 配线板的制造方法和配线板

Country Status (4)

Country Link
US (1) US10321582B2 (zh)
JP (1) JPWO2016117122A1 (zh)
CN (1) CN107211538A (zh)
WO (1) WO2016117122A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102601650B1 (ko) 2016-07-26 2023-11-13 삼성디스플레이 주식회사 표시 장치
CN107331676A (zh) * 2017-06-30 2017-11-07 信利光电股份有限公司 芯片封装摄像头模组、摄像头及芯片封装摄像头模组方法
US10398025B2 (en) * 2017-11-09 2019-08-27 International Business Machines Corporation Peripheral end face attachment of exposed copper layers of a first printed circuit board to the surface of a second printed circuit board by surface mount assembly
CN113068318A (zh) * 2021-03-25 2021-07-02 福唐激光(苏州)科技有限公司 一种柔性线路板的激光形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714886A (ja) 1993-06-25 1995-01-17 Furukawa Electric Co Ltd:The チップキャリア
US5541449A (en) * 1994-03-11 1996-07-30 The Panda Project Semiconductor chip carrier affording a high-density external interface
JP2002184546A (ja) * 2000-12-13 2002-06-28 Japan Aviation Electronics Industry Ltd 電気接続部材の製造方法及び電気接続部材
JP4750394B2 (ja) * 2004-09-10 2011-08-17 三菱化学メディエンス株式会社 多層電極及び多層電極カートリッジ、電気化学分析装置及び電気化学分析方法、電気化学発光分析装置及び電気化学発光分析方法、並びに電気化学発光素子
JP2008235656A (ja) * 2007-03-22 2008-10-02 Citizen Holdings Co Ltd 回路基板の実装体
JP2008235791A (ja) 2007-03-23 2008-10-02 Matsushita Electric Ind Co Ltd テープ配線基板および半導体装置ならびにそれらの製造方法
JP2008294143A (ja) * 2007-05-23 2008-12-04 Mitsui Mining & Smelting Co Ltd 部品内蔵多層配線板
JP2011129604A (ja) * 2009-12-16 2011-06-30 Hitachi Cable Ltd プリント配線板およびその製造方法
JP5486459B2 (ja) 2010-11-05 2014-05-07 日東電工株式会社 配線回路基板
DE112015000931T5 (de) 2014-02-24 2016-11-03 Olympus Corporation Bildaufnahmeeinrichtung und Verfahren zum Herstellen der Bildaufnahmeeinrichtung

Also Published As

Publication number Publication date
US10321582B2 (en) 2019-06-11
JPWO2016117122A1 (ja) 2017-11-02
WO2016117122A1 (ja) 2016-07-28
US20170318684A1 (en) 2017-11-02

Similar Documents

Publication Publication Date Title
CN102695366B (zh) 电子部件内置电路板及其制造方法
US9730328B2 (en) Printed circuit board with embedded component and method for manufacturing same
US9024203B2 (en) Embedded printed circuit board and method for manufacturing same
US9839132B2 (en) Component-embedded substrate
JP2010165780A (ja) 薄膜抵抗素子の製造方法
US20140144675A1 (en) Multi-layer printed circuit board and method for manufacturing same
CN107211538A (zh) 配线板的制造方法和配线板
KR20060050532A (ko) 다층 배선판 및 다층 배선판의 제조방법
TW201611359A (zh) 熱電轉換元件薄片及其製造方法、熱電轉換裝置之製造方法
CN108288534A (zh) 电感部件
KR101031620B1 (ko) 배선기판
US10820416B2 (en) Substrate apparatus and method of manufacturing the same
JP2007088461A5 (zh)
CN106358369A (zh) 电路板及其制作方法
US20140110152A1 (en) Printed circuit board and method for manufacturing same
KR20120076265A (ko) 프로브 카드용 세라믹 기판 및 그 제조방법
CN104853518A (zh) 印刷电路板及其制造方法
US7958626B1 (en) Embedded passive component network substrate fabrication method
CN101919319A (zh) 印刷电路板及其制造方法及用于制造该印刷电路板的面板
KR102135886B1 (ko) 터치 패널 및 터치 패널의 생산 방법
JP5956185B2 (ja) 多数個取り配線基板
KR20110011803A (ko) 도전성 잉크로 인쇄된 루프안테나 및 그 제조방법
US10302282B2 (en) Support structure for lighting devices, corresponding lighting device and method
JP4529614B2 (ja) プリント配線板の製造方法
EP1286575A2 (en) Module component, core substrate element assembly, multi-layer substrate, method of manufacturing core substrate element assembly, method of manufacturing multi-layer substrate, and method of manufacturing module component

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170926

WD01 Invention patent application deemed withdrawn after publication