CN107210230A - 氧化物半导体膜及半导体装置 - Google Patents

氧化物半导体膜及半导体装置 Download PDF

Info

Publication number
CN107210230A
CN107210230A CN201680008956.3A CN201680008956A CN107210230A CN 107210230 A CN107210230 A CN 107210230A CN 201680008956 A CN201680008956 A CN 201680008956A CN 107210230 A CN107210230 A CN 107210230A
Authority
CN
China
Prior art keywords
film
oxide semiconductor
semiconductor film
substrate
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680008956.3A
Other languages
English (en)
Other versions
CN107210230B (zh
Inventor
下村明久
肥塚纯
肥塚纯一
冈崎健
冈崎健一
山根靖正
佐藤裕平
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN202210049336.1A priority Critical patent/CN114512547A/zh
Publication of CN107210230A publication Critical patent/CN107210230A/zh
Application granted granted Critical
Publication of CN107210230B publication Critical patent/CN107210230B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明的一个方式的目的之一是提供一种新颖的氧化物半导体膜。该氧化物半导体膜包含In、M及Zn。M表示Al、Ga、Y或Sn。在氧化物半导体膜的In的比例为4的情况下，M的比例为1.5以上且2.5以下且Zn的比例为2以上且4以下。

Description

氧化物半导体膜及半导体装置
技术领域
本发明涉及一种物体、方法或制造方法。此外，本发明涉及一种工序(process)、机器(machine)、产品(manufacture)或组成物(composition of matter)。本发明的一个方式尤其涉及一种氧化物半导体膜或者该氧化物半导体膜的制造方法。另外，本发明的一个方式涉及一种半导体装置、显示装置、液晶显示装置、发光装置、蓄电装置、存储装置、它们的驱动方法或它们的制造方法。
注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。晶体管等半导体元件、半导体电路、运算装置及存储装置是半导体装置的一个方式。摄像装置、显示装置、液晶显示装置、发光装置、电光装置、发电装置(包括薄膜太阳能电池和有机薄膜太阳能电池等)及电子设备也可以包括半导体装置。
背景技术
在非专利文献1中，公开了以In1-xGa1+xO3(ZnO)m(-1≤x≤，m为自然数)表示的同系物相(homologous series)的存在。此外，在非专利文献1中，公开了同系物相的固溶区域(solid solution range)。例如，在m＝1时的同系物相的固溶区域中，x为-0.33至0.08的范围内，并且在m＝2时的同系物相的固溶区域中，x为-0.68至0.32的范围内。
另外，公开了使用In-Ga-Zn类氧化物半导体制造晶体管的技术(例如，参照专利文献1)。
[参考文献]
[专利文献]
[专利文献1]日本专利申请公开第2007-96055号公报
[非专利文献]
[非专利文献1]M.Nakamura，N.Kimizuka，and T.Mohri，“The Phase Relationsin the In2O3-Ga2ZnO4-ZnO System at 1350℃”，J.Solid State Chem.，Vol.93，1991，pp.298-315
发明内容
在非专利文献1中示出InxZnyGazOw的例子，并且记载有在x、y及z具有ZnGa2O4附近的组成，即x、y及z具有(x，y，z)＝(0，1，2)附近的值的情况下，容易形成或混入尖晶石型结晶结构。作为具有尖晶石型结晶结构的化合物，已知有以AB2O4(A及B为金属)表示的化合物。
但是，如果尖晶石型结晶结构形成在或混在In-Ga-Zn类氧化物半导体膜中，包含该In-Ga-Zn类氧化物半导体膜的半导体装置(例如，晶体管)的电特性或可靠性则有可能受到尖晶石型结晶结构导致的不良影响。
鉴于上述问题，本发明的一个方式的目的之一是提供一种新颖的氧化物半导体膜。另外，本发明的一个方式的目的之一是使半导体装置具有良好的电特性。另外，本发明的一个方式的目的之一是提供一种可靠性高的半导体装置。另外，本发明的一个方式的目的之一是提供一种具有新颖结构的半导体装置。另外，本发明的一个方式的目的之一是提供一种具有新颖结构的显示装置。
注意，这些目的的记载不妨碍其他目的的存在。本发明的一个方式并不需要实现所有上述目的。另外，说明书、附图以及权利要求书等的记载中显然存在上述目的以外的目的，可以从说明书、附图以及权利要求书等的记载中获得上述目的以外的目的。
本发明的一个方式是一种包含In、M(M表示Al、Ga、Y或Sn)及Zn的氧化物半导体膜，其中，该氧化物半导体膜具有In1+xM1-xO3(ZnO)y结构(x满足0＜x＜0.5，y大约为1)的固溶区域附近的组成。
在上述方式中，x优选大约为0.33。
在上述方式中，优选的是，氧化物半导体膜的原子数比为In:M:Zn＝4:2:3附近，并且在In的比例为4的情况下，M的比例为1.5以上且2.5以下且Zn的比例为2以上且4以下。
在上述方式中，优选的是，氧化物半导体膜利用溅射装置形成，溅射装置包括多晶金属氧化物靶材，多晶金属氧化物靶材具有In:M:Zn＝4:2:4.1附近的组成，并且在多晶金属氧化物靶材的In的比例为4的情况下，M的比例为1.5以上且2.5以下且Zn的比例为3.1以上且5.1以下。
在上述方式中，优选的是，氧化物半导体膜包括结晶部，并且该结晶部具有c轴取向性。
在上述方式中，氧化物半导体膜优选包括氢浓度低于1×1020atoms/cm3的区域。另外，在上述方式中，氧化物半导体膜优选包括In、M、Zn及O原子的总和为99.97atomic％以上的区域。另外，在上述方式中，氧化物半导体膜优选包括Fe、Ni及Si原子的总和低于0.03atomic％的区域。
本发明的其他的一个方式是一种包含In、M(M表示Al、Ga、Y或Sn)及Zn的氧化物半导体膜，该氧化物半导体膜包括：第一氧化物半导体膜；以及第一氧化物半导体膜上的第二氧化物半导体膜，其中，第一氧化物半导体膜具有In1+xM1-xO3(ZnO)y结构(x满足0＜x＜0.5，y大约为1)的固溶区域附近的组成，并且，第二氧化物半导体膜包括具有In1+vM1-vO3(ZnO)w结构(v满足-0.2≤v＜0.2，w大约为1)的固溶区域附近的组成且铟原子的比例比第一氧化物半导体膜的铟原子的比例小的区域。
在上述方式中，优选的是，x大约为0.33，并且v大约为0。
在上述方式中，优选的是，第一氧化物半导体膜的原子数比为In:M:Zn＝4:2:3附近，第二氧化物半导体膜的原子数比为In:M:Zn＝1:1:1附近，并且在第一氧化物半导体膜的In的比例为4的情况下，M的比例为1.5以上且2.5以下且Zn的比例为2以上且4以下。
在上述方式中，优选的是，第一氧化物半导体膜及第二氧化物半导体膜利用溅射装置形成，溅射装置包括第一多晶金属氧化物靶材及第二多晶金属氧化物靶材，第一多晶金属氧化物靶材具有In:M:Zn＝4:2:4.1附近的组成，第二多晶金属氧化物靶材具有In:M:Zn＝1:1:1.2附近的组成，并且在第一多晶金属氧化物靶材的In的比例为4的情况下，M的比例为1.5以上且2.5以下且Zn的比例为3.1以上且5.1以下。
在上述方式中，优选的是，第一氧化物半导体膜包括结晶部，并且该结晶部具有c轴取向性。
在上述方式中，第一氧化物半导体膜优选包括氢浓度低于1×1020atoms/cm3的区域。另外，在上述方式中，第一氧化物半导体膜优选包括In、M、Zn及O原子的总和为99.97atomic％以上的区域。另外，在上述方式中，第一氧化物半导体膜优选包括Fe、Ni及Si原子的总和低于0.03atomic％的区域。
本发明的其他的一个方式是一种半导体装置，该半导体装置包括：上述氧化物半导体膜中的任一个；接触于氧化物半导体膜的栅极绝缘膜；接触于栅极绝缘膜的栅电极；电连接到氧化物半导体膜的源电极；以及电连接到氧化物半导体膜的漏电极。
本发明的其他的一个方式是一种显示装置，该显示装置包括：上述氧化物半导体膜中的任一个以及显示元件。另外，本发明的其他的一个方式是一种显示模块，该显示模块包括该显示装置以及触摸传感器。另外，本发明的其他的一个方式是一种电子设备，该电子设备包括：上述氧化物半导体膜中的任一个、上述半导体装置、上述显示装置或上述显示模块；以及操作键或电池。
通过本发明的一个方式能够提供一种新颖的氧化物半导体膜。另外，通过本发明的一个方式能够使半导体装置具有良好的电特性。另外，能够提供一种可靠性高的半导体装置。另外，能够提供一种具有新颖结构的半导体装置。另外，能够提供一种具有新颖结构的显示装置。
注意，这些效果的记载不妨碍其他效果的存在。本发明的一个方式并不需要具有所有上述效果。另外，说明书、附图以及权利要求书等的记载中显然存在上述效果以外的效果，可以从说明书、附图以及权利要求书等的记载中获得上述效果以外的效果。
附图说明
图1为说明氧化物半导体膜的原子数比的图；
图2A和图2B为相平衡状态图；
图3为说明靶材的原子数比与Zn的残留率的关系的图；
图4A至图4D是CAAC-OS的截面的Cs校正高分辨率TEM图像以及CAAC-OS的截面示意图；
图5A至图5D是CAAC-OS的平面的Cs校正高分辨率TEM图像；
图6A至图6C示出CAAC-OS及单晶氧化物半导体的通过XRD得到的结构分析；
图7A和图7B是CAAC-OS的电子衍射图案；
图8示出In-Ga-Zn氧化物的电子照射所引起的结晶部的变化；
图9A至图9C是说明CAAC-OS的沉积方法的图；
图10是说明InMZnO4的结晶的图；
图11A至图11F是说明CAAC-OS的沉积方法的图；
图12A至图12G是说明粒子附着到颗粒的位置的图；
图13A至图13G是说明粒子附着到颗粒的位置的图；
图14A至图14C是示出半导体装置的一个例子的俯视图及截面图；
图15A至图15C是示出半导体装置的一个例子的俯视图及截面图；
图16A至图16C是示出半导体装置的一个例子的俯视图及截面图；
图17A至图17C是示出半导体装置的一个例子的俯视图及截面图；
图18A至图18D是示出半导体装置的例子的截面图；
图19A和图19B是说明能带结构的图；
图20A至图20D是示出半导体装置的例子的截面图；
图21A至图21F是示出半导体装置的制造工序的一个例子的截面图；
图22A至图22F是示出半导体装置的制造工序的一个例子的截面图；
图23A至图23F是示出半导体装置的制造工序的一个例子的截面图；
图24A和图24B是示出在氧化物半导体膜中移动的氧的模型图；
图25A至图25F是示出半导体装置的制造工序的一个例子的截面图；
图26A至图26F是示出半导体装置的制造工序的一个例子的截面图；
图27A和图27B是说明溅射装置的图；
图28A和图28B是说明溅射装置的图；
图29A是说明溅射装置的图，并且图29B和图29C是示出溅射靶材附近的电位分布的图；
图30是说明溅射装置的图；
图31是说明溅射装置的图；
图32A和图32B是说明溅射装置的图；
图33是示出沉积装置的一个例子的俯视图；
图34A至图34C是示出沉积装置的一个例子的截面图；
图35A至图35C是说明显示装置的方框图及电路图；
图36A和图36B是示出触摸面板的一个例子的透视图；
图37A和图37B是示出显示装置的例子的截面图；
图38是示出触摸传感器的一个例子的截面图；
图39A和图39B是示出触摸面板的一个例子的截面图；
图40A和图40B是触摸传感器的方框图及时序图；
图41是触摸传感器的电路图；
图42是说明显示模块的图；
图43A至图43G是说明电子设备的图；
图44A和图44B是显示装置的透视图；
图45是说明沉积装置的结构的图；
图46示出实施例的样品的XRD结果；
图47A和图47B是实施例的样品的截面TEM图像；
图48是示出实施例的样品的测定坐标的图；
图49示出实施例的样品的XRD结果；
图50示出实施例的样品的XRD结果；
图51示出实施例的样品的XRD结果；
图52示出实施例的样品的XRD结果；
图53示出实施例的样品的XRD结果；
图54示出实施例的样品的SIMS结果；
图55A和图55B示出实施例的晶体管的Id-Vg特性；
图56示出实施例的晶体管的栅极BT应力测试结果；
图57A至图57C示出实施例的晶体管的Id-Vg特性；
图58A和图58B是实施例的晶体管的截面TEM图像；
图59示出实施例的晶体管的Id-Vg特性；
图60示出实施例的晶体管的栅极BT应力测试结果；
图61A和图61B示出实施例的晶体管的Id-Vd特性。
具体实施方式
下面，参照附图对实施方式进行说明。注意，实施方式可以被变换为各种各样的形式。所属技术领域的普通技术人员可以很容易地理解一个事实，就是在不脱离本发明的宗旨及其范围的条件下，其方式和详细内容可以以多个不同形式来实施。因此，本发明不应该被解释为仅限定在以下所示的实施方式及实施例所记载的内容中。
在附图中，为便于清楚地说明，有时夸大表示大小、层的厚度或区域。因此，本发明并不一定限定于上述尺寸。此外，在附图中，示意性地示出理想的例子，因此本发明不局限于附图所示的形状或数值等。
本说明书所使用的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加的，而不是为了在数目方面上进行限定的。
在本说明书中，为了方便起见，使用“上”、“上方”、“下”、“下方”等表示配置的词句以参照附图说明构成要素的位置关系。另外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于本说明书中所说明的词句，根据情况可以适当地更换。
在本说明书等中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏极端子、漏区域或漏电极)与源极(源极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏极、沟道区域以及源极。注意，在本说明书等中，沟道区域是指电流主要流过的区域。
另外，在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况等下，源极及漏极的功能有时互相调换。因此，在本说明书等中，“源极”和“漏极”可以互相调换。
在本说明书等中，“电连接”包括通过“具有某种电作用的元件”连接的情况。在此，“具有某种电作用的元件”只要可以进行连接对象间的电信号的授受，就对其没有特别的限制。例如，“具有某种电作用的元件”不仅包括电极和布线，而且还包括晶体管等开关元件、电阻元件、电感器、电容元件、其他具有各种功能的元件等。
在本说明书等中，“氧氮化硅膜”是指在其组成中含氧量多于含氮量的膜，而“氮氧化硅膜”是指在其组成中含氮量多于含氧量的膜。
注意，在本说明书等中，当利用附图说明发明的结构时有时表示相同的部分的符号在不同的附图中共同使用。
在本说明书等中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括该角度为-5°以上且5°以下的状态。“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态。因此也包括85°以上且95°以下的角度的状态。“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
另外，在本说明书等中，根据情况，可以互相调换“膜”和“层”。例如，有时可以将“导电层”变换为“导电膜”。此外，有时可以将“绝缘膜”变换为“绝缘层”。
注意，例如当导电性充分低时，有时即使表示为“半导体”也具有“绝缘体”的特性。此外，“半导体”和“绝缘体”的边境不太清楚，因此有时不能精确地区别。由此，有时可以将本说明书所记载的“半导体”换称为“绝缘体”。同样地，有时可以将本说明书所记载的“绝缘体”换称为“半导体”。
实施方式1
在本实施方式中，对本发明的一个方式的氧化物半导体膜进行说明。
本发明的一个方式的氧化物半导体膜包含铟(In)、M(M表示Al、Ga、Y或Sn)及锌(Zn)。具体而言，M优选为镓(Ga)。以下，以M为Ga进行说明。
当氧化物半导体膜包含In时，例如其载流子迁移率(电子迁移率)得到提高。当氧化物半导体膜包含Ga时，例如氧化物半导体膜的能隙(Eg)变大。Ga是与氧的键能高的元素，Ga与氧的键能比In与氧的键能高。当氧化物半导体膜包含Zn时，氧化物半导体膜容易晶化。
在此，参照图1至图13G对本发明的一个方式的氧化物半导体膜进行说明。
<1-1.相平衡状态图>
图1为示出本发明的一个方式的氧化物半导体膜的原子数比的相平衡状态图的一个例子。
图1示出本发明的一个方式的氧化物半导体膜所包含的In、M及Zn的原子数比的优选的范围。注意，在图1中不示出氧原子的比例。
本发明的一个方式的氧化物半导体膜包含In、M及Zn，其具有In1+xM1-xO3(ZnO)y结构(x满足0＜x＜0.5，y大约为1)的固溶区域附近的组成。换而言之，本发明的一个方式的氧化物半导体膜具有图1所示的区域11附近的组成。
作为本发明的一个方式的氧化物半导体膜的成膜方法，例如可以举出溅射法、脉冲激光沉积(PLD)法、等离子体增强化学气相沉积(PECVD)法、热CVD(Chemical VaporDeposition)法、ALD(AtomicLayer Deposition)法、真空蒸镀法等。作为热CVD法的例子，可以举出MOCVD(Metal Organic Chemical Vapor Deposition：有机金属化学气相沉积)法。本发明的一个方式的氧化物半导体膜在使用溅射装置形成时，即使在大面积玻璃衬底等上也可以均匀地进行成膜，所以尤其优选的。
在此，使用图2A和图2B说明相平衡状态图中的各元素的原子数比。图2A和图2B示出以X、Y及Z为顶点的正三角形以及作为坐标点的例子的坐标点R(4:2:1)。在此，各顶点分别表示元素X、Y及Z。各个原子的比例越近于各顶点越高，越远于各顶点越低。如图2A所示，各个原子的比例被表示为坐标点与三角形的顶点的对边之间的垂线的长度。例如，元素X的原子的比例被表示为坐标点与顶点X的对边即边YZ之间的垂线21的长度。因此，图2A和图2B所示的坐标R表示元素X、元素Y及元素Z的原子数比为垂线21、垂线22及垂线23的长度的比例，即x:y:z＝4:2:1。另外，将经过顶点X和坐标点R的直线与边YZ交叉的点称为γ。此时，当线Yγ的长度与线γZ的长度的比例为Yγ:γZ时，Yγ:γZ相当于(元素Z的原子数):(元素Y的原子数)。
如图2B所示，划经过坐标点R并分别与三角形的三个边平行的三条直线。此时，使用三条直线与三个边的交点，如图2B所示那样表示x、y及z。
如非专利文献1所记载，已知作为包含In、元素M及Zn的氧化物之一存在以InMO3(ZnO)m(m为自然数)表示的同系物相(同系物系)。图1中的以粗直线表示的区域已知在将In2O3、M2O3及ZnO的粉末混合并以1350℃的温度焙烧的情况下有可能为单一相的固溶区域。
更具体而言，在图1所示的相平衡状态图中，虚线表示In:M:Zn＝(1+α):(1-α):1结构(α满足-1≤α≤1)的固溶区域、In:M:Zn＝(1+α):(1-α):2结构的固溶区域、In:M:Zn＝(1+α):(1-α):3结构的固溶区域、In:M:Zn＝(1+α):(1-α):4结构的固溶区域及In:M:Zn＝(1+α):(1-α):5结构的固溶区域。点划线表示满足In:M＝1:1、In:M＝1:2、In:M＝1:3、In:M＝1:7、In:M＝2:1、In:M＝3:1及In:M＝5:1的原子数比的线。
图1的方形符号所示的坐标相当于已知容易混入尖晶石型结晶结构的组成，即ZnM2O4。图1的黑色圆圈符号所示的坐标A相当于In:M:Zn＝1.33:0.67:1(大致为In:M:Zn＝4:2:3)的组成。图1的三角形符号所示的坐标B相当于In:M:Zn＝1:1:1的组成。图1所示的双点划线为连接表示In的坐标与表示ZnM2O4的坐标的直线。图1所示的区域12为容易混入尖晶石型结晶结构的区域。
在非专利文献1中，图1所示的In:M:Zn＝(1+α):(1-α):1结构的固溶区域、In:M:Zn＝(1+α):(1-α):2结构的固溶区域、In:M:Zn＝(1+α):(1-α):3结构的固溶区域、In:M:Zn＝(1+α):(1-α):4结构的固溶区域及In:M:Zn＝(1+α):(1-α):5结构的固溶区域是在将In2O3、M2O3及ZnO的粉末混合并以1350℃的温度焙烧时的平衡状态下获得的结果。
另一方面，使用溅射装置等形成的氧化物半导体膜在不进行高温(例如，1000℃以上且1500℃以下)的热处理时有可能处于亚平衡状态。在此情况下，即使稍微超出非专利文献1所示的有可能获得单一相的固溶区域的范围，也有可能获得单一相。
另外，当In:M:Zn＝(1+α):(1-α):1结构的固溶区域的坐标接近区域12所示的容易混入尖晶石相的区域时，有时形成具有尖晶石型结晶结构的氧化物半导体膜，而不能形成单一相(例如，同系物相)的氧化物半导体膜。
另外，在其原子数比大幅度超出In:M:Zn＝(1+α):(1-α):1结构的固溶区域，即示出单一相的化学计量比的情况下，有时在氧化物半导体膜中多个结晶结构共存(例如，二相共存、三相共存等)。当在氧化物半导体膜中多个结晶结构共存时，在不同的结晶结构之间形成晶界(grain boundary)，会导致氧化物半导体膜的电特性或者可靠性的下降。此外，当在氧化物半导体膜中多个结晶结构共存时，有可能导致氧化物半导体膜的结晶性的偏差。
因此，本发明的一个方式的氧化物半导体膜优选具有示出单一相(特别是同系物相)的结晶结构。
因此，在本发明的一个方式的氧化物半导体膜中，通过将其组成设定为In1+xM1-xO3(ZnO)y结构(x满足0＜x＜0.5，y大约为1)的固溶区域附近，来使含In的比例多于M，由此可以使其组成远离区域12所示的容易混入尖晶石相的区域，实现示出单一相的结晶结构。此外，通过增加In的含量，可以提高氧化物半导体膜的载流子迁移率(电子迁移率)。
本发明的一个方式的氧化物半导体膜在In1+xM1-xO3(ZnO)y结构(x满足0＜x＜0.5，y大约为1)的固溶区域附近的组成中尤其优选具有图1的黑色圆圈符号所示的坐标A(In:M:Zn＝1.33:0.67:1(大致为In:M:Zn＝4:2:3))附近的组成。
在本说明书等中，“附近”是指某个金属元素M的原子的比例的±1的范围，优选为±0.5的范围。例如，在氧化物半导体膜的组成为In:Ga:Zn＝4:2:3的附近的情况下，Ga的比例为1以上且3以下(1≤Ga≤3)且Zn的比例为2以上且4以下(2≤Zn≤4)，优选为Ga的比例为1.5以上且2.5以下(1.5≤Ga≤2.5)且Zn的比例为2以上且4以下(2≤Zn≤4)即可。另外，在本说明书等中，“大约”是指某个数值的±0.2的范围。例如，“大约为1”表示0.8以上且1.2以下。
另外，当利用溅射装置形成氧化物半导体膜时，有时形成其原子数比与靶材的原子数比稍微不同的膜。尤其是，根据沉积时的衬底温度，沉积膜中的Zn原子的比例有可能小于靶材中的Zn原子的比例。因此，本发明的一个方式的氧化物半导体膜在其范畴内包括其原子数比与靶材的原子数比稍微不同的氧化物半导体膜。注意，作为在溅射装置中使用的靶材，优选使用多晶金属氧化物靶材。
在此，说明调查包含In、Ga及Zn的靶材与使用该靶材通过溅射法获得的氧化物半导体膜之间的原子数比的关系的结果。表1示出在调查中所使用的靶材的原子数比与通过溅射法获得的氧化物半导体膜的原子数比。作为靶材使用多晶金属氧化物靶材。
[表1]
沉积条件为如下：沉积气体为氩及氧，氧流量比为33％。氧流量比由氧流量/(氧流量+氩流量)×100[％]表示。压力为0.4Pa至0.7Pa，衬底温度为200℃至300℃，电源功率为0.5kW(DC)。作为沉积装置，使用平行板型溅射装置。
表1所示的膜的原子数比是使用ICP-MS(Inductively Coupled Plasma MassSpectrometry)进行评价而获得的值。另外，表1中的膜的原子数比是以In为1或3而标准化，并算出Ga及Zn而获得的值。
从表1所示的结果可知，In及Ga的膜中的原子数比与靶材中的原子数比的差异不大。另一方面，Zn的膜中的原子数比与靶材中的原子数比的差异很大。
确认靶材的原子数比与膜中的Zn的残留率的关系。图3示出靶材的原子数比与Zn的残留率的关系。图3中的数字表示表1所示的靶材的In:Ga:Zn的原子数比。在图3中，纵轴所示的Zn(Film)表示用In、Ga及Zn的原子的比例的总和除以沉积之后的膜中的Zn原子的比例而获得的值，纵轴所示的Zn(Target)表示用靶材的In、Ga及Zn的原子的比例的总和除以靶材中的Zn原子的比例而获得的值。另外，在图3中，纵轴所示的Zn(Film)/Zn(Target)×100表示氧化物半导体膜的Zn的残留率。另外，在图3中，横轴所示的Zn(Film)/Ga(Film)表示用沉积之后的膜中的Ga原子的比例除以沉积之后的膜中的Zn原子的比例而获得的值。
从图3所示的结果可知，膜中的Zn对Ga的原子数比(Zn(Film)/Ga(Film))与Zn的残留率(Zn(Film)/Zn(Target)×100)之间有良好的相关关系。换而言之，Zn对Ga的比例越小，Zn的残留率越低。
另外，从图3所示的结果可知，通过溅射法获得的氧化物半导体膜的Zn的残留率为50％以上且90％以下。换而言之，沉积之后的氧化物半导体膜的Zn的原子的比例有时比靶材的原子数比少得多。
例如，当想要获得In:Ga:Zn＝4:2:3的组成的氧化物半导体膜时，在靶材的组成中，图3中的横轴的Zn(Film)/Ga(Film)的值需要为1.5。当Zn(Film)/Ga(Film)为1.5时，Zn的残留率大致为74％，因此，将靶材的组成优选设定为In:Ga:Zn＝4:2:4.1附近。
本发明的一个方式的氧化物半导体膜优选为后述的CAAC-OS。另外，CAAC-OS尤其优选不具有尖晶石型结晶结构。例如，通过对氧化物半导体膜进行X射线衍射(XRD：X-RayDiffraction)分析，可以评价该氧化物半导体膜中的尖晶石型结晶结构。
<1-2.氧化物半导体的结构>
接着，对本发明的一个方式的氧化物半导体膜所包含的氧化物半导体的结构进行说明。
氧化物半导体被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体有CAAC-OS(C-Axis Aligned CrystallineOxide Semiconductor：c轴取向结晶氧化物半导体)、多晶氧化物半导体、nc-OS(nanocrystalline Oxide Semiconductor：纳米晶氧化物半导体)、a-like OS(amorphous like Oxide Semiconductor)以及非晶氧化物半导体等。
从其他观点看来，氧化物半导体被分为非晶氧化物半导体和结晶氧化物半导体。作为结晶氧化物半导体有单晶氧化物半导体、CAAC-OS、多晶氧化物半导体以及nc-OS等。
作为非晶结构的定义，一般而言，已知：它处于亚稳态并没有被固定化，具有各向同性而不具有不均匀结构。另外，也可以换句话说为非晶结构的键角不固定，具有短程有序，而不具有长程有序。
从相反的观点来看，不能将实质上稳定的氧化物半导体称为完全非晶(completely amorphous)氧化物半导体。另外，不能将不具有各向同性(例如，在微小区域中具有周期结构)的氧化物半导体称为完全非晶氧化物半导体。注意，a-like OS在微小区域中具有周期结构，但是同时具有空洞(也称为void)，并具有不稳定的结构。因此，a-likeOS在物性上近乎于非晶氧化物半导体。
[CAAC-OS]
首先，对CAAC-OS进行说明。
CAAC-OS是包含多个c轴取向的结晶部(也称为颗粒)的氧化物半导体之一。
在利用透射电子显微镜(TEM：Transmission Electron Microscope)观察所得到的CAAC-OS的明视场图像与衍射图案的复合分析图像(也称为高分辨率TEM图像)中，观察到多个颗粒。然而，在高分辨率TEM图像中，观察不到颗粒与颗粒之间的明确的边界，即晶界(grain boundary)。因此，可以说在CAAC-OS中，不容易发生起因于晶界的电子迁移率的降低。
下面，对利用TEM观察的CAAC-OS进行说明。图4A示出从大致平行于样品面的方向观察所得到的CAAC-OS的截面的高分辨率TEM图像。利用球面像差校正(SphericalAberration Corrector)功能得到高分辨率TEM图像。将利用球面像差校正功能所得到的高分辨率TEM图像特别称为Cs校正高分辨率TEM图像。例如可以使用日本电子株式会社制造的原子分辨率分析型电子显微镜JEM-ARM200F得到Cs校正高分辨率TEM图像。
图4B示出将图4A中的区域(1)放大的Cs校正高分辨率TEM图像。由图4B可以确认到在颗粒中金属原子排列为层状。各金属原子层具有反映了形成CAAC-OS膜的表面(也称为被形成面)或CAAC-OS膜的顶面的凸凹的配置并以平行于CAAC-OS的被形成面或顶面的方式排列。
如图4B所示，CAAC-OS具有特有的原子排列。图4C是以辅助线示出特有的原子排列的图。由图4B和图4C可知，一个颗粒的尺寸为1nm以上且3nm以下左右，由颗粒与颗粒之间的倾斜产生的空隙的尺寸为0.8nm左右。因此，也可以将颗粒称为纳米晶(nc：nanocrystal)。另外，可以将CAAC-OS称为具有CANC(C-Axis Aligned nanocrystals：c轴取向纳米晶)的氧化物半导体。
在此，根据Cs校正高分辨率TEM图像，将衬底5120上的CAAC-OS的颗粒5100的配置示意性地表示为堆积砖块或块体的结构(参照图4D)。在图4C中观察到的在颗粒与颗粒之间产生倾斜的部分相当于图4D所示的区域5161。
图5A示出从大致垂直于样品面的方向观察所得到的CAAC-OS的平面的Cs校正高分辨率TEM图像。图5B、图5C和图5D分别示出将图5A中的区域(1)、区域(2)和区域(3)放大的Cs校正高分辨率TEM图像。由图5B、图5C和图5D可知在颗粒中金属原子排列为三角形状、四角形状或六角形状。但是，在不同的颗粒之间金属原子的排列没有规律性。
接着，说明使用XRD装置进行分析的CAAC-OS。例如，当利用out-of-plane法分析包含InGaZnO4结晶的CAAC-OS的结构时，如图6A所示，在衍射角(2θ)为31°附近时常出现峰值。由于该峰值来源于InGaZnO4结晶的(009)面，由此可知CAAC-OS中的结晶具有c轴取向性，并且c轴朝向大致垂直于被形成面或顶面的方向。
注意，当利用out-of-plane法分析CAAC-OS的结构时，除了2θ为31°附近的峰值以外，有时在2θ为36°附近时也出现峰值。2θ为36°附近的峰值表示CAAC-OS中的一部分包含不具有c轴取向性的结晶。优选的是，在利用out-of-plane法分析的CAAC-OS的结构中，在2θ为31°附近时出现峰值而在2θ为36°附近时不出现峰值。
另一方面，当利用从大致垂直于c轴的方向使X射线入射到样品的in-plane法分析CAAC-OS的结构时，在2θ为56°附近时出现峰值。该峰值来源于InGaZnO4结晶的(110)面。在CAAC-OS中，即使将2θ固定为56°附近并在以样品面的法线向量为轴(φ轴)旋转样品的条件下进行分析(φ扫描)，也如图6B所示的那样观察不到明确的峰值。相比之下，在InGaZnO4的单晶氧化物半导体中，在将2θ固定为56°附近来进行φ扫描时，如图6C所示的那样观察到来源于相等于(110)面的结晶面的六个峰值。因此，由使用XRD的结构分析可以确认到CAAC-OS中的a轴和b轴的取向没有规律性。
接着，说明利用电子衍射进行分析的CAAC-OS。例如，当对包含InGaZnO4结晶的CAAC-OS在平行于样品面的方向上入射束径为300nm的电子射线时，可能会获得图7A所示的衍射图案(也称为选区透射电子衍射图案)。在该衍射图案中，包含起因于InGaZnO4结晶的(009)面的斑点。因此，由电子衍射也可知CAAC-OS所包含的颗粒具有c轴取向性，并且c轴朝向大致垂直于被形成面或顶面的方向。另一方面，图7B示出对相同的样品在垂直于样品面的方向上入射束径为300nm的电子射线时的衍射图案。由图7B观察到环状的衍射图案。因此，由电子衍射也可知CAAC-OS所包含的颗粒的a轴和b轴不具有取向性。可以认为图7B中的第一环起因于InGaZnO4结晶的(010)面和(100)面等。另外，可以认为图7B中的第二环起因于(110)面等。
如上所述，CAAC-OS是结晶性高的氧化物半导体。因为氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低，所以可以说CAAC-OS是杂质或缺陷(氧缺陷等)少的氧化物半导体。
此外，杂质是指氧化物半导体的主要成分以外的元素，诸如氢、碳、硅和过渡金属元素。例如，与氧的键合力比构成氧化物半导体的金属元素强的硅等元素会夺取氧化物半导体中的氧，由此打乱氧化物半导体的原子排列，导致结晶性下降。另外，由于铁或镍等重金属、氩、二氧化碳等的原子半径(或分子半径)大，所以会打乱氧化物半导体的原子排列，导致结晶性下降。
当氧化物半导体包含杂质或缺陷时，其特性有时因光或热等会发生变动。包含于氧化物半导体的杂质有时会成为载流子陷阱或载流子发生源。另外，氧化物半导体中的氧缺陷有时会成为载流子陷阱或因俘获氢而成为载流子发生源。
杂质及氧缺陷少的CAAC-OS是载流子密度低的氧化物半导体(具体而言，可以使载流子密度小于8×1011/cm3，优选小于1×1011/cm3，更优选小于1×1010/cm3，且是1×10-9/cm3以上)。将这样的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。CAAC-OS的杂质浓度和缺陷态密度低。即，可以说CAAC-OS是具有稳定特性的氧化物半导体。
[nc-OS]
接着说明nc-OS。
在nc-OS的高分辨率TEM图像中有能够观察到结晶部的区域和观察不到明确的结晶部的区域。nc-OS所包含的结晶部的尺寸大多为1nm以上且10nm以下或1nm以上且3nm以下。注意，有时将其结晶部的尺寸大于10nm且是100nm以下的氧化物半导体称为微晶氧化物半导体。例如，在nc-OS的高分辨率TEM图像中，有时无法明确地观察到晶界。注意，纳米晶的来源有可能与CAAC-OS中的颗粒相同。因此，下面有时将nc-OS的结晶部称为颗粒。
在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。另外，nc-OS在不同的颗粒之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-likeOS或非晶氧化物半导体没有差别。例如，当利用使用其束径比颗粒大的X射线的out-of-plane法对nc-OS进行结构分析时，检测不到表示结晶面的峰值。在使用其束径比颗粒大(例如，50nm以上)的电子射线对nc-OS进行电子衍射时，观察到类似光晕图案的衍射图案。另一方面，在使用其束径近于颗粒或者比颗粒小的电子射线对nc-OS进行纳米束电子衍射时，观察到斑点。另外，在nc-OS的纳米束电子衍射图案中，有时观察到如圆圈那样的(环状的)亮度高的区域。而且，在nc-OS的纳米束电子衍射图案中，有时还观察到环状的区域内的多个斑点。
如此，由于在颗粒(纳米晶)之间结晶取向都没有规律性，所以也可以将nc-OS称为包含RANC(Random Aligned nanocrystals：无规取向纳米晶)的氧化物半导体或包含NANC(Non-Aligned nanocrystals：无取向纳米晶)的氧化物半导体。
nc-OS是规律性比非晶氧化物半导体高的氧化物半导体。因此，nc-OS的缺陷态密度比a-like OS和非晶氧化物半导体低。但是，在nc-OS中的不同的颗粒之间观察不到晶体取向的规律性。所以，nc-OS的缺陷态密度比CAAC-OS高。
[a-like OS]
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧化物半导体。
在a-like OS的高分辨率TEM图像中有时观察到空洞。另外，在高分辨率TEM图像中，有能够明确地观察到结晶部的区域和不能观察到结晶部的区域。
由于a-like OS包含空洞，所以其结构不稳定。为了证明与CAAC-OS及nc-OS相比a-like OS具有不稳定的结构，下面示出电子照射所导致的结构变化。
作为进行电子照射的样品，准备a-like OS(记载为样品A)、nc-OS(记载为样品B)和CAAC-OS(记载为样品C)。每个样品都是In-Ga-Zn氧化物。
首先，取得各样品的高分辨率截面TEM图像。由高分辨率截面TEM图像可知，每个样品都具有结晶部。
注意，如下那样决定将哪个部分作为一个结晶部。例如，已知InGaZnO4结晶的单位晶格具有包括三个In-O层和六个Ga-Zn-O层的九个层在c轴方向上以层状层叠的结构。这些彼此靠近的层的间隔与(009)面的晶格表面间隔(也称为d值)是几乎相等的，由结晶结构分析求出其值为0.29nm。由此，可以将晶格条纹的间隔为0.28nm以上且0.30nm以下的部分作为InGaZnO4结晶部。每个晶格条纹对应于InGaZnO4结晶的a-b面。
图8示出调查了各样品的结晶部(22个部分至45个部分)的平均尺寸的例子。注意，结晶部尺寸对应于上述晶格条纹的长度。由图8可知，在a-like OS中，结晶部的尺寸根据电子的累积照射量逐渐变大。具体而言，如图8中的(1)所示，可知在利用TEM的观察初期尺寸为1.2nm左右的结晶部(也称为初始晶核)在电子的累积照射量为4.2×108e-/nm2时生长到2.6nm左右。另一方面，可知nc-OS和CAAC-OS在开始电子照射时到电子的累积照射量为4.2×108e-/nm2的范围内，结晶部的尺寸几乎都没有变化。具体而言，如图8中的(2)及(3)所示，可知无论电子的累积照射量如何，nc-OS及CAAC-OS的平均结晶部尺寸都分别为1.4nm左右及2.1nm左右。
如此，有时电子照射引起a-like OS中的结晶部的生长。另一方面，可知在nc-OS和CAAC-OS中，几乎没有电子照射所引起的结晶部的生长。也就是说，a-like OS与CAAC-OS及nc-OS相比具有不稳定的结构。
此外，由于a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具体地，a-likeOS的密度为具有相同组成的单晶氧化物半导体的78.6％以上且小于92.3％。nc-OS的密度及CAAC-OS的密度为具有相同组成的单晶氧化物半导体的92.3％以上且小于100％。注意，难以形成其密度小于单晶氧化物半导体的密度的78％的氧化物半导体。
例如，在原子数比满足In:Ga:Zn＝1:1:1的氧化物半导体中，具有菱方晶系结构的单晶InGaZnO4的密度为6.357g/cm3。因此，例如，在原子数比满足In:Ga:Zn＝1:1:1的氧化物半导体中，a-like OS的密度为5.0g/cm3以上且小于5.9g/cm3。另外，例如，在原子数比满足In:Ga:Zn＝1:1:1的氧化物半导体中，nc-OS的密度和CAAC-OS的密度为5.9g/cm3以上且小于6.3g/cm3。
注意，有时不存在相同组成的单晶氧化物半导体。此时，通过以任意比例组合组成不同的单晶氧化物半导体，可以估计出相当于所希望的组成的单晶氧化物半导体的密度。根据组成不同的单晶氧化物半导体的组合比例使用加权平均计算出相当于所希望的组成的单晶氧化物半导体的密度即可。注意，优选尽可能减少所组合的单晶氧化物半导体的种类来计算密度。
如上所述，氧化物半导体具有各种结构及各种特性。注意，氧化物半导体例如可以是包括非晶氧化物半导体、a-like OS、nc-OS和CAAC-OS中的两种以上的叠层膜。
<1-3.CAAC-OS膜的形成方法>
接着，对CAAC-OS的成膜方法的一个例子进行说明。
图9A是沉积室内的示意图。CAAC-OS膜可以利用溅射法形成。
如图9A所示，衬底5220与靶材5230彼此相对地配置。在衬底5220与靶材5230之间产生等离子体5240。另外，在衬底5220下部设置有加热机构5260。虽然未图示，但是靶材5230被贴合到垫板上。在隔着垫板与靶材5230相对的位置配置有多个磁铁。利用磁铁的磁场提高沉积速度的溅射法被称为磁控溅射法。
衬底5220与靶材5230的距离d(也称为靶材与衬底之间的距离(T-S间距离))为0.01m以上且1m以下，优选为0.02m以上且0.5m以下。沉积室内几乎被沉积气体(例如，氧气体、氩气体或包含5vol％以上的氧的混合气体)充满，并且沉积室内的压力被控制为0.01Pa以上且100Pa以下，优选为0.1Pa以上且10Pa以下。在此，通过对靶材5230施加一定程度以上的电压，开始放电且确认到等离子体5240。由磁场在靶材5230附近形成高密度等离子体区域。在高密度等离子体区域中，因沉积气体的离子化而产生离子5201。离子5201例如是氧的阳离子(O+)或氩的阳离子(Ar+)等。
靶材5230具有包括多个晶粒的多晶结构，其中至少一个晶粒包括劈开面。作为一个例子，图10示出靶材5230所包含的InMZnO4(元素M例如是Al、Ga、Y或Sn)的结晶结构。图10是从平行于b轴的方向观察时的InMZnO4的结晶结构。在InMZnO4结晶中，由于氧原子具有负电荷，在靠近的两个M-Zn-O层之间产生斥力。因此，InMZnO4结晶在靠近的两个M-Zn-O层之间具有劈开面。
在高密度等离子体区域产生的离子5201由电场向靶材5230一侧被加速而碰撞到靶材5230。此时，作为平板状或颗粒状的溅射粒子的颗粒5200从劈开面剥离(参照图9A)。颗粒5200在于图10所示的两个劈开面之间。因此，可知在观察颗粒5200时，其截面成为如图9B所示的那样，其顶面成为如图9C所示的那样。另外，颗粒5200的结构有时会因离子5201碰撞的冲击而产生畸变。此外，随着颗粒5200的剥离，粒子5203也从靶材5230被弹出。粒子5203具有一个原子或几个原子的集合体。由此，粒子5203也可以称为原子状粒子(atomicparticle)。
颗粒5200是具有三角形(例如正三角形)的平面的平板状或颗粒状的溅射粒子。或者，颗粒5200是具有六角形(例如正六角形)的平面的平板状或颗粒状的溅射粒子。注意，颗粒5200的形状不局限于三角形或六角形。例如，有时为组合多个三角形的形状。例如，有时也成为组合两个三角形(例如，正三角形)而成的四角形(例如，菱形)。
颗粒5200的厚度取决于沉积气体的种类等。例如，颗粒5200的厚度为0.4nm以上且1nm以下，优选为0.6nm以上且0.8nm以下。另外，例如，颗粒5200的宽度为1nm以上且100nm以下，优选为2nm以上且50nm以下，更优选为3nm以上且30nm以下。例如，使离子5201碰撞到具有In-M-Zn氧化物的靶材5230。由此，具有M-Zn-O层、In-O层及M-Zn-O层的三层的颗粒5200剥离。
颗粒5200有时在经过等离子体5240时其表面带负电或正电。例如，颗粒5200从等离子体5240中的O2-接收负电荷。其结果是，有时颗粒5200的表面的氧原子带负电。此外，颗粒5200有时在经过等离子体5240时，通过与等离子体5240中的铟、元素M、锌或氧等键合而生长。
经过等离子体5240的颗粒5200及粒子5203到达衬底5220的表面。此外，粒子5203的一部分由于质量小所以有时通过真空泵等排出到外部。
接着，参照图11A至图11F说明在衬底5220的表面沉积的颗粒5200及粒子5203。
首先，第一个颗粒5200沉积在衬底5220上。由于颗粒5200是平板状，所以以其平面朝向衬底5220的表面的方式沉积。此时，颗粒5200的衬底5220一侧的表面的电荷穿过衬底5220消失。
接着，第二个颗粒5200到达衬底5220。由于第一个颗粒5200的表面及第二个颗粒5200的表面带电荷，所以互相排斥。其结果是，第二个颗粒5200避开在第一个颗粒5200上沉积，而在衬底5220的表面的离第一个颗粒5200较远的部分以其平面朝向衬底5220的表面的方式沉积。通过反复进行上述沉积，在衬底5220的表面沉积无数个颗粒5200，该沉积的厚度相当于一层。此外，在颗粒5200之间产生未沉积颗粒5200的区域(参照图11A)。
接着，从等离子体接收能量的粒子5203到达衬底5220的表面。粒子5203不能沉积在颗粒5200的表面等活性区域上。由此，粒子5203移动到未沉积颗粒5200的区域并附着于颗粒5200的侧面。粒子5203的键通过从等离子体接收能量而处于活性状态，并且粒子5203在化学上与颗粒5200键合而形成横向生长部5202(参照图11B)。
并且，横向生长部5202在横向方向上生长(也称为横向生长)，由此将颗粒5200彼此连接(参照图11C)。如此，横向生长部5202形成到填满未沉积颗粒5200的区域为止。该机理类似于原子层沉积(ALD：Atomic Layer Deposition)法的沉积机理。
因此，当颗粒5200以朝向彼此不同的方向的方式沉积时，粒子5203横向生长来填入颗粒5200间，因此不形成明确的晶界。此外，由于在颗粒5200间粒子5203平滑地连接，所以形成与单晶及多晶都不同的结晶结构。换言之，形成在微小的结晶区域(颗粒5200)间具有应变的结晶结构。如此，由于填入结晶区域间的区域为具有应变的结晶区域，所以可以认为该区域具有非晶结构是不宜的。
接着，其他的颗粒5200以平面朝向衬底5220的表面的方式沉积(参照图11D)。然后，粒子5203以填入未沉积颗粒5200的区域的方式沉积而形成横向生长部5202(参照图11E)。由此，粒子5203附着于颗粒5200的侧面，横向生长部5202在横向方向上生长，而将第二层的颗粒5200彼此连接(参照图11F)。沉积直到形成第m层(m为二以上的整数)为止继续，其结果是，形成叠层薄膜结构。
此外，颗粒5200的沉积方式根据衬底5220的表面温度等而变化。例如，在衬底5220的表面温度较高时，颗粒5200在衬底5220的表面发生迁移。其结果是，由于不夹着粒子5203的方式直接连接的颗粒5200的比例增加，所以成为取向性更高的CAAC-OS。形成CAAC-OS时的衬底5220的表面温度为室温以上且低于340℃，优选为室温以上且300℃以下，更优选为100℃以上且250℃以下，进一步优选为100℃以上且200℃以下。因此，即使作为衬底5220使用第八代以上的大面积衬底，也几乎不产生CAAC-OS的沉积所引起的翘曲等。
另一方面，在衬底5220的表面温度较低时，颗粒5200在衬底5220的表面不容易发生迁移。其结果是，由于颗粒5200的层叠而成为取向性低的nc-OS等。在nc-OS中，由于颗粒5200带负电，有可能颗粒5200以彼此隔有一定间隔的方式沉积。因此，虽然nc-OS的取向性较低，但因其略有规律性，所以与非晶氧化物半导体相比具有致密的结构。
在CAAC-OS中，当颗粒彼此之间的间隙极小时，有时形成有一个大颗粒。在一个大颗粒内具有单晶结构。例如，从顶面看来颗粒的尺寸有时为10nm以上且200nm以下、15nm以上且100nm以下或20nm以上且50nm以下。
可以认为颗粒根据上述沉积模型沉积于衬底的表面。由于即使被形成面不具有结晶结构，也能够沉积CAAC-OS，所以可知作为与外延生长不同的上述生长机理是很妥当的。此外，通过利用上述沉积模型，CAAC-OS及nc-OS在大面积的玻璃衬底等上也能够均匀地形成。例如，即使衬底表面(被形成面)结构具有非晶结构(例如非晶氧化硅)，也能够形成CAAC-OS。
此外，可知即使在衬底表面(被形成面)为凹凸状的情况下，颗粒也沿着其形状排列。
另外，根据上述沉积模型可知，通过采用如下方法可以形成结晶性高的CAAC-OS：首先，为了增加平均自由程而在更高真空状态下进行沉积。接着，为了减少衬底附近的损伤而减弱等离子体的能量。然后，对被形成面施加热能，在进行沉积时修复等离子体损伤。
另外，上述沉积模型不局限于使用如下靶材，即具有含有多个晶粒的In-M-Zn氧化物等复合氧化物的多晶结构且其中任一晶粒包含劈开面的靶材的情况。例如，也可以应用于使用含有氧化铟、元素M的氧化物以及氧化锌的混合物靶材的情况。
因为混合物靶材没有劈开面，所以溅射时原子状粒子从靶材剥离。当进行沉积时，在靶材附近形成有等离子体的强电场区域。由此，从靶材剥离了的原子状粒子因等离子体的强电场区域的作用而彼此连接并进行横向生长。例如，首先，作为原子状粒子的铟原子彼此连接而进行横向生长，由此形成由In-O层构成的纳米晶。接着，以补充该纳米晶的方式在上下方向上键合M-Zn-O层。如此，即使在使用混合物靶材的情况下，也有可能形成颗粒。由此，即使在使用混合物靶材的情况下，也可以应用上述沉积模型。
但是，当在靶材附近没形成等离子体的强电场区域时，仅从靶材剥离了的原子状粒子沉积在衬底表面上。在此情况下，有时在衬底表面原子状粒子进行横向生长。但是，原子状粒子的方向不一致，由此所得到的薄膜的结晶的取向性也不均匀。也就是说，成为nc-OS等。
<1-4.横向生长>
下面，对在颗粒5200的横向方向上粒子5203附着(也称为键合或吸附)而横向生长的情况进行说明。
图12A、图12B、图12C、图12D及图12E是示出颗粒5200的结构及金属离子附着的位置的图。此外，作为颗粒5200假设从InMZnO4的结晶结构在保持化学计量组成的情况下抽出84个原子的团簇模型(cluster model)。注意，下面以原子M为Ga而进行说明。此外，图12F示出从平行于c轴的方向看颗粒5200时的结构。图12G示出从平行于a轴的方向看颗粒5200时的结构。
以位置A、位置B、位置a、位置b及位置c示出金属离子的附着位置。位置A为颗粒5200顶面的由一个镓原子、两个锌原子围绕的晶格间位点(interstitial site)的上部。位置B为颗粒5200顶面的由两个镓原子、一个锌原子围绕的晶格间位点的上部。位置a为颗粒5200侧面的铟位点。位置b为颗粒5200侧面的In-O层与Ga-Zn-O层之间的晶格间位点。位置c为颗粒5200侧面的镓位点。
接着，利用第一原理计算对在所假设的位置A、位置B、位置a、位置b及位置c配置金属离子的情况的相对能量进行评价。在计算中，使用第一原理计算软件的VASP(Vienna Abinitio Simulation Package)。此外，作为交换相关势使用PBE(Perdew-Burke-Ernzerhof)型的广义梯度近似(GGA：Generallized Gradient Approximation)，作为离子势能使用PAW(Projector Augmented Wave：投影缀加波)法。此外，将截止能量设定为400eV，k点取样只为Γ点。表2示出在位置A、位置B、位置a、位置b及位置c配置铟离子(In3+)、镓离子(Ga3+)及锌离子(Zn2+)的情况的相对能量。此外，相对能量是在计算模型中能量最低的模型的能量为0eV时的相对值。
[表2]
从上述结果可知，金属离子与颗粒5200顶面相比容易附着于侧面。尤其是，在位置a的铟位点，不仅是铟离子，而且是锌离子也最容易附着。
同样地，对氧离子(O2-)的对于颗粒5200的附着性进行评价。图13A、图13B、图13C、图13D及图13E是示出颗粒5200的结构及氧离子附着的位置的图。此外，图13F示出从平行于c轴的方向来看颗粒5200的结构。图13G示出从平行于b轴的方向来看颗粒5200的结构。
以位置C、位置D、位置d、位置e及位置f示出氧离子的附着位置。位置C为氧离子与颗粒5200顶面的镓键合的位置。位置D为氧离子与颗粒5200顶面的锌键合的位置。位置d为氧离子与颗粒5200侧面的铟键合的位置。位置e为氧离子与颗粒5200侧面的镓键合的位置。位置f为氧离子与颗粒5200侧面的锌键合的位置。
利用第一原理计算对在所假定的位置(位置C、位置D、位置d、位置e及位置f)配置氧离子的情况的相对能量进行评价。表3示出在位置C、位置D、位置d、位置e及位置f配置氧离子(O2-)的情况的相对能量。
[表3]
从上述结果可知氧离子也与颗粒5200顶面相比容易附着于侧面。
因此可知，接近于颗粒5200的粒子5203优先附着于颗粒5200的侧面。即，可以说由附着于颗粒5200的侧面的粒子5203发生颗粒5200的横向生长的上述沉积模型是很妥当的。
可以认为颗粒5200根据以上沉积模型沉积于衬底5220的表面。即使被形成面不具有结晶结构，也能够沉积CAAC-OS，由此可知这是与外延生长不同的生长机理。此外，CAAC-OS及nc-OS在大面积的玻璃衬底等上也能够均匀地形成。例如，即使衬底5220的表面(被形成面)具有非晶结构(例如非晶氧化硅)，也能够形成CAAC-OS。
此外，可知即使在衬底5220的表面(被形成面)为凹凸状的情况下，颗粒5200也根据其形状排列。
通过本发明的一个方式，可以实现不具有观察到尖晶石型结晶结构的区域或者观察到尖晶石型结晶结构的区域极少的氧化物半导体膜。另外，可以提供包含该氧化物半导体膜的高可靠性的半导体装置。
本实施方式所示的结构可以与其他实施方式及其他实施例所示的结构适当地组合而实施。
实施方式2
在本实施方式中，参照图14A至图26F对包含本发明的一个方式的氧化物半导体膜的半导体装置及该半导体装置的制造方法进行说明。
<2-1.半导体装置的结构实例>
图14A是作为本发明的一个方式的半导体装置的晶体管200的俯视图，图14B相当于沿着图14A所示的点划线X1-X2的切断面的截面图，图14C相当于沿着图14A所示的点划线Y1-Y2的切断面的截面图。注意，在图14A中，为了方便起见，省略晶体管200的构成要素的一部分(例如，被用作栅极绝缘膜的绝缘膜)。此外，有时将点划线X1-X2方向称为沟道长度方向，将点划线Y1-Y2方向称为沟道宽度方向。注意，有时在后面的晶体管的俯视图中也与图14A同样地省略构成要素的一部分。
晶体管200包括：衬底202上的被用作栅电极的导电膜204；衬底202及导电膜204上的绝缘膜206；绝缘膜206上的绝缘膜207；绝缘膜207上的氧化物半导体膜208；与氧化物半导体膜208电连接的被用作源电极的导电膜212a；以及与氧化物半导体膜208电连接的被用作漏电极的导电膜212b。另外，在晶体管200上，更具体而言，在导电膜212a、212b及氧化物半导体膜208上设置有绝缘膜214、216、218。绝缘膜214、216、218具有作为晶体管200的保护绝缘膜的功能。
此外，绝缘膜206及绝缘膜207具有作为晶体管200的栅极绝缘膜的功能。
作为氧化物半导体膜208可以使用上述实施方式1所示的氧化物半导体膜。由于本发明的一个方式的氧化物半导体膜不具有观察到尖晶石型结晶结构的区域或者观察到尖晶石型结晶结构的区域极少，所以可以提供高可靠性的晶体管200。
接着，对本实施方式的半导体装置所包括的构成要素进行详细的说明。
[衬底]
虽然对衬底202的材料等没有特别的限制，但是至少需要能够承受后续的加热处理的耐热性。例如，作为衬底202，可以使用玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等。另外，还可以使用以硅或碳化硅为材料的单晶半导体衬底或多晶半导体衬底、以硅锗等为材料的化合物半导体衬底、SOI(Silicon On Insulator：绝缘体上硅)衬底等，并且也可以将设置有半导体元件的上述衬底用作衬底202。当作为衬底202使用玻璃衬底时，通过使用第六代(1500mm×1850mm)、第七代(1870mm×2200mm)、第八代(2200mm×2400mm)、第九代(2400mm×2800mm)、第十代(2950mm×3400mm)等的大面积衬底，可以制造大型显示装置。通过使用这种大面积衬底，可以降低制造成本，所以是优选的。
作为衬底202，也可以使用柔性衬底，并且在柔性衬底上直接形成晶体管200。或者，也可以在衬底202与晶体管200之间设置剥离层。剥离层可以在如下情况下使用，即在剥离层上制造半导体装置的一部分或全部，然后将其从衬底202分离并转置到其他衬底上的情况。此时，也可以将晶体管200转置到耐热性低的衬底或柔性衬底上。
[被用作栅电极、源电极及漏电极的导电膜]
被用作栅电极的导电膜204、被用作源电极的导电膜212a及被用作漏电极的导电膜212b可以使用选自铬(Cr)、铜(Cu)、铝(Al)、金(Au)、银(Ag)、锌(Zn)、钼(Mo)、钽(Ta)、钛(Ti)、钨(W)、锰(Mn)、镍(Ni)、铁(Fe)、钴(Co)中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等形成。
此外，导电膜204、212a、212b可以具有单层结构或者两层以上的叠层结构。例如，可以举出包含硅的铝膜的单层结构、在铝膜上层叠钛膜的两层结构、在氮化钛膜上层叠钛膜的两层结构、在氮化钛膜上层叠钨膜的两层结构、在氮化钽膜或氮化钨膜上层叠钨膜的两层结构以及依次层叠钛膜、铝膜和钛膜的三层结构等。或者，还可以使用组合铝与选自钛、钽、钨、钼、铬、钕、钪中的一种或多种而形成的合金膜或氮化膜。
导电膜204、212a、212b也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等透光导电材料。
另外，作为导电膜204、212a、212b，也可以应用Cu-X合金膜(X为Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。通过使用Cu-X合金膜，可以以湿蚀刻工序进行加工，从而可以抑制制造成本。
[被用作栅极绝缘膜的绝缘膜]
作为被用作晶体管200的栅极绝缘膜的绝缘膜206、207，可以使用通过等离子体增强化学气相沉积(PECVD：Plasma Enhanced Chemical Vapor Deposition)法、溅射法等形成的包括氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧化铪膜、氧化钇膜、氧化锆膜、氧化镓膜、氧化钽膜、氧化镁膜、氧化镧膜、氧化铈膜和氧化钕膜中的一种以上的绝缘层。注意，也可以采用使用选自上述材料的材料形成的单层或三层以上的绝缘膜，而不采用绝缘膜206、207的叠层结构。
绝缘膜206具有抑制氧透过的阻挡膜的功能。例如，当对绝缘膜207、214、216和/或氧化物半导体膜208供应过剩氧时，绝缘膜206能够抑制氧透过。
接触于被用作晶体管200的沟道形成区域的氧化物半导体膜208的绝缘膜207优选为氧化物绝缘膜，并且该绝缘膜207优选包括氧含量超过化学计量组成的区域(过剩氧区域)。换言之，绝缘膜207是能够释放氧的绝缘膜。此外，为了在绝缘膜207中设置过剩氧区域，例如在氧气氛下形成绝缘膜207即可。或者，也可以对沉积后的绝缘膜207引入氧而形成过剩氧区域。作为氧的引入方法，可以使用离子注入法、离子掺杂法、等离子体浸没式离子注入法、等离子体处理等。
此外，当绝缘膜207使用氧化铪时发挥如下效果。氧化铪的相对介电常数比氧化硅或氧氮化硅高。因此，通过使用氧化铪，与使用氧化硅的情况相比，可以使绝缘膜207的厚度变大，由此，可以减少隧道电流引起的泄漏电流。即，可以实现关态电流(off-statecurrent)小的晶体管。再者，与具有非晶结构的氧化铪相比，具有结晶结构的氧化铪具有高相对介电常数。因此，为了形成关态电流小的晶体管，优选使用具有结晶结构的氧化铪。作为结晶结构的例子，可以举出单斜晶系或立方晶系等。注意，本发明的一个方式不局限于此。
注意，在本实施方式中，作为绝缘膜206形成氮化硅膜，作为绝缘膜207形成氧化硅膜。与氧化硅膜相比，氮化硅膜的相对介电常数较高且为了得到与氧化硅膜相等的静电容量所需要的厚度较大，因此，通过使晶体管200的栅极绝缘膜包括氮化硅膜，可以增加绝缘膜的物理厚度。因此，可以通过抑制晶体管200的绝缘耐压的下降并提高绝缘耐压来抑制晶体管200的静电破坏。
[氧化物半导体膜]
作为氧化物半导体膜208，可以使用实施方式1所示的本发明的一个方式的氧化物半导体膜。
氧化物半导体膜208的能隙为2eV以上，优选为2.5eV以上，更优选为3eV以上。如此，通过使用能隙较宽的氧化物半导体，可以降低晶体管200的关态电流。
作为氧化物半导体膜208使用载流子密度较低的氧化物半导体膜。例如，氧化物半导体膜208的载流子密度低于8×1011/cm3，优选低于1×1011/cm3，更优选低于1×1010/cm3，为1×10-9/cm3以上。
本发明不局限于上述记载，可以根据所需的晶体管的半导体特性及电特性(例如，场效应迁移率、阈值电压)来使用具有适当的组成的材料。另外，优选适当地设定氧化物半导体膜208的载流子密度、杂质浓度、缺陷密度、金属元素与氧的原子数比、原子间距离、密度等，以得到所需的晶体管的半导体特性。
通过作为氧化物半导体膜208使用杂质浓度低且缺陷态密度低的氧化物半导体膜，可以制造具有更优良的电特性的晶体管，所以是优选的。这里，将杂质浓度低且缺陷态密度低(氧缺陷少)的状态称为“高纯度本征”或“实质上高纯度本征”。因为高纯度本征或实质上高纯度本征的氧化物半导体膜的载流子发生源较少，所以可以降低载流子密度。因此，在该氧化物半导体膜中形成有沟道区域的晶体管很少具有负阈值电压的电特性(也称为常开启特性)。因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。高纯度本征或实质上高纯度本征的氧化物半导体膜的关态电流显著低，即便是沟道宽度为1×106μm且沟道长度L为10μm的元件，当源电极与漏电极间的电压(漏电压)在1V至10V的范围时，关态电流也可以为半导体参数分析仪的测定极限以下，即1×10-13A以下。
因此，在上述高纯度本征或实质上高纯度本征的氧化物半导体膜中形成有沟道区域的晶体管可以是电特性变动小且可靠性高的晶体管。此外，被氧化物半导体膜的陷阱能级俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的氧化物半导体膜中形成有沟道区域的晶体管的电特性不稳定。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
例如，在氧化物半导体膜208包含In、Ga及Zn的情况下，高纯度本征的氧化物半导体膜208优选包含In、Ga、Zn和O的总和为99.97atomic％以上的区域。
包含在氧化物半导体膜208中的氢与键合于金属原子的氧起反应生成水，与此同时在发生氧脱离的晶格(或氧脱离的部分)中形成氧缺陷。当氢进入该氧缺陷时，有时产生作为载流子的电子。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含氢的氧化物半导体膜的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体膜208中的氢。具体而言，在氧化物半导体膜208中，利用二次离子质谱(SIMS：Secondary Ion Mass Spectrometry)测得的氢浓度低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。换而言之，氧化物半导体膜208包含通过SIMS测定出的氢浓度低于1×1020atoms/cm3的区域。
当氧化物半导体膜208包含第14族元素之一的硅或碳时，在氧化物半导体膜208中氧缺陷增加，使得氧化物半导体膜208被n型化。因此，氧化物半导体膜208中的硅或碳的浓度或者与氧化物半导体膜208的界面附近的硅或碳的浓度(利用SIMS测得的浓度)为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
另外，当氧化物半导体膜208包含碱金属或碱土金属时，有时该碱金属或该碱土金属与氧化物半导体膜中的氧等键合而生成载流子。因此，使用包含碱金属或碱土金属的氧化物半导体膜的晶体管容易具有常开启特性。由此，优选降低氧化物半导体膜208中的碱金属或碱土金属的浓度。具体而言，使通过SIMS测得的氧化物半导体膜208中的碱金属或碱土金属的浓度为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
另外，在氧化物半导体膜208中的铁、镍及硅有时与氧化物半导体膜中的氧等键合而产生载流子。因此，使用包含铁、镍及硅的氧化物半导体膜的晶体管容易具有常开启特性。由此，优选降低氧化物半导体膜208中的铁、镍及硅的浓度。例如，使氧化物半导体膜208中的铁、镍及硅等杂质的总和的浓度低于0.03atomic％即可。
当氧化物半导体膜208包含氮时，产生作为载流子的电子，并载流子密度增加，使得氧化物半导体膜208容易被n型化。使用含有氮的氧化物半导体膜的晶体管容易具有常开启特性。因此，优选尽可能地减少氧化物半导体膜中的氮，例如，利用SIMS测得的氮浓度优选为5×1018atoms/cm3以下。
<被用作晶体管的保护绝缘膜的绝缘膜>
绝缘膜214、216具有对氧化物半导体膜208供应氧的功能。绝缘膜218具有晶体管200的保护绝缘膜的功能。绝缘膜214、216包含氧。此外，绝缘膜214是能够使氧透过的绝缘膜。另外，当在后面形成绝缘膜216时，绝缘膜214还被用作缓和对氧化物半导体膜208造成的损伤的膜。
作为绝缘膜214，可以使用厚度为5nm以上且150nm以下，优选为5nm以上且50nm以下的氧化硅膜、氧氮化硅膜等。
此外，优选使绝缘膜214中的缺陷量较少，典型的是，通过电子自旋共振(ESR：Electron Spin Resonance)测得的起因于硅悬空键且在g＝2.001处出现的信号的自旋密度优选为3×1017spins/cm3以下。这是因为，若绝缘膜214的缺陷密度高，氧则与该缺陷键合，而使绝缘膜214中的氧的透过量减少。
有时从外部进入绝缘膜214的氧不是全部移动到绝缘膜214的外部，而是其一部分残留在绝缘膜214内部。另外，有时氧进入绝缘膜214，绝缘膜214所含有的氧移动到绝缘膜214的外部，由此在绝缘膜214中发生氧的移动。能够使氧透过的氧化物绝缘膜可以将穿过设置在绝缘膜214上的绝缘膜216的氧经过绝缘膜214而移动到氧化物半导体膜208中。
此外，绝缘膜214可以使用起因于氮氧化物的态密度低的氧化物绝缘膜形成。注意，该起因于氮氧化物的态密度有时会形成在氧化物半导体膜的价带顶的能量(EV_OS)与氧化物半导体膜的导带底的能量(EC_OS)之间。作为上述氧化物绝缘膜，可以使用氮氧化物的释放量少的氧氮化硅膜或氮氧化物的释放量少的氧氮化铝膜等。
此外，在热脱附谱分析法中，氮氧化物的释放量少的氧氮化硅膜是氨释放量比氮氧化物的释放量多的膜，典型的是氨分子的释放量为1×1018分子/cm3以上且5×1019分子/cm3以下。注意，该氨释放量是在进行膜表面温度为50℃以上且650℃以下，优选为50℃以上且550℃以下的加热处理时的释放量。
氮氧化物(NOx，x为大于0且2以下，优选为1以上且2以下)，典型的是NO2或NO在绝缘膜214等中形成能级。该能级位于氧化物半导体膜208的能隙中。由此，当氮氧化物扩散到绝缘膜214与氧化物半导体膜208的界面时，有时该能级在绝缘膜214一侧俘获电子。其结果是，被俘获的电子留在绝缘膜214与氧化物半导体膜208的界面附近，由此使晶体管的阈值电压向正方向漂移。
另外，当进行加热处理时，氮氧化物与氨及氧起反应。当进行加热处理时，绝缘膜214所包含的氮氧化物与绝缘膜216所包含的氨起反应，由此绝缘膜214所包含的氮氧化物减少。因此，在绝缘膜214与氧化物半导体膜208的界面不容易俘获电子。
通过作为绝缘膜214使用上述氧化物绝缘膜，可以降低晶体管的阈值电压的漂移，从而可以降低晶体管的电特性的变动。
通过晶体管的制造工序中的加热处理，典型的是低于400℃或者低于375℃(优选为340℃以上且360℃以下)的加热处理，在100K以下的绝缘膜214的ESR谱中，观察到g值为2.037以上且2.039以下的第一信号、g值为2.001以上且2.003以下的第二信号以及g值为1.964以上且1.966以下的第三信号。在使用X带的ESR测定中，第一信号与第二信号之间的分割宽度(split width)及第二信号与第三信号之间的分割宽度为5mT左右。另外，g值为2.037以上且2.039以下的第一信号、g值为2.001以上且2.003以下的第二信号以及g值为1.964以上且1.966以下的第三信号的自旋密度的总和低于1×1018spins/cm3，典型为1×1017spins/cm3以上且低于1×1018spins/cm3。
在100K以下的ESR谱中，g值为2.037以上且2.039以下的第一信号、g值为2.001以上且2.003以下的第二信号以及g值为1.964以上且1.966以下的第三信号相当于起因于氮氧化物(NOx，x大于0且2以下，优选为1以上且2以下)的信号。作为氮氧化物的典型例子，有一氧化氮、二氧化氮等。即，g值为2.037以上且2.039以下的第一信号、g值为2.001以上且2.003以下的第二信号以及g值为1.964以上且1.966以下的第三信号的自旋密度的总数越少，氧化物绝缘膜中的氮氧化物含量越少。
另外，上述氧化物绝缘膜的利用SIMS测得的氮浓度为6×1020atoms/cm3以下。
通过在衬底温度为220℃以上且350℃以下的情况下利用使用硅烷及一氧化二氮的PECVD法形成上述氧化物绝缘膜，可以形成致密且硬度高的膜。
绝缘膜216使用其氧含量超过化学计量组成的氧化物绝缘膜形成。通过加热，氧的一部分从氧含量超过化学计量组成的氧化物绝缘膜中脱离。在热脱附谱(TDS：ThermalDesorption Spectroscopy)分析中，其氧含量超过化学计量组成的氧化物绝缘膜的换算为氧原子的氧释放量为1.0×1019atoms/cm3以上，优选为3.0×1020atoms/cm3以上。注意，在上述TDS中，膜的表面温度优选为100℃以上且700℃以下，或者100℃以上且500℃以下。
作为绝缘膜216可以使用厚度为30nm以上且500nm以下，优选为50nm以上且400nm以下的氧化硅膜、氧氮化硅膜等。
此外，优选使绝缘膜216中的缺陷量较少，典型的是，通过ESR测得的相当于起因于硅悬空键且在g＝2.001处出现的信号的自旋密度低于1.5×1018spins/cm3，更优选为1×1018spins/cm3以下。由于绝缘膜216与绝缘膜214相比离氧化物半导体膜208更远，所以绝缘膜216的缺陷密度也可以高于绝缘膜214。
另外，因为绝缘膜214、216可以使用相同种类材料形成，所以有时无法明确地确认到绝缘膜214与绝缘膜216的界面。因此，在本实施方式中，以虚线图示出绝缘膜214与绝缘膜216的界面。注意，在本实施方式中，虽然说明绝缘膜214与绝缘膜216的两层结构，但是不局限于此，例如，也可以采用绝缘膜214或绝缘膜216的单层结构。
绝缘膜218具有阻挡氧、氢、水、碱金属、碱土金属等的功能。通过设置绝缘膜218，能够防止氧从氧化物半导体膜208扩散到外部并能够防止绝缘膜214、216所包含的氧扩散到外部，还能够抑制氢、水等从外部侵入氧化物半导体膜208中。
作为绝缘膜218，例如可以使用氮化物绝缘膜。该氮化物绝缘膜使用氮化硅、氮氧化硅、氮化铝、氮氧化铝等形成。另外，也可以设置对氧、氢、水等具有阻挡效果的氧化物绝缘膜代替对氧、氢、水、碱金属、碱土金属等具有阻挡效果的氮化物绝缘膜。作为对氧、氢、水等具有阻挡效果的氧化物绝缘膜，有氧化铝膜、氧氮化铝膜、氧化镓膜、氧氮化镓膜、氧化钇膜、氧氮化钇膜、氧化铪膜、氧氮化铪膜等。
<2-2.半导体装置的结构实例>
接着，参照图15A至图15C说明与图14A至图14C所示的晶体管200不同的结构实例。
图15A是作为本发明的一个方式的半导体装置的晶体管250的俯视图，图15B相当于沿着图15A所示的点划线X1-X2的切断面的截面图，图15C相当于沿着图15A所示的点划线Y1-Y2的切断面的截面图。
晶体管250包括：衬底202上的被用作栅电极的导电膜204；衬底202及导电膜204上的绝缘膜206；绝缘膜206上的绝缘膜207；绝缘膜207上的氧化物半导体膜208；氧化物半导体膜208上的绝缘膜214、216；通过设置在绝缘膜214及绝缘膜216中的开口部251a与氧化物半导体膜208电连接的被用作源电极的导电膜212a；以及通过设置在绝缘膜214及绝缘膜216中的开口部251b与氧化物半导体膜208电连接的被用作漏电极的导电膜212b。另外，在晶体管250上，更详细而言，在导电膜212a、212b及绝缘膜216上设置有绝缘膜218。绝缘膜214及绝缘膜216具有作为氧化物半导体膜208的保护绝缘膜的功能。绝缘膜218具有作为晶体管250的保护绝缘膜的功能。
上面所示的晶体管200采用沟道蚀刻型结构，而图15A至图15C所示的晶体管250采用沟道保护型结构。如此，可以将沟道蚀刻型结构或沟道保护型结构用于本发明的一个方式的半导体装置。其他结构与晶体管200相同，具有同样的效果。
<2-3.半导体装置的结构实例>
接着，参照图16A至图16C说明与图15A至图15C所示的晶体管250不同的结构实例。
图16A是作为本发明的一个方式的半导体装置的晶体管260的俯视图，图16B相当于沿着图16A所示的点划线X1-X2的切断面的截面图，图16C相当于沿着图16A所示的点划线Y1-Y2的切断面的截面图。
晶体管260包括：衬底202上的被用作栅电极的导电膜204；衬底202及导电膜204上的绝缘膜206；绝缘膜206上的绝缘膜207；绝缘膜207上的氧化物半导体膜208；氧化物半导体膜208上的绝缘膜214、绝缘膜216；与氧化物半导体膜208电连接的被用作源电极的导电膜212a；以及与氧化物半导体膜208电连接的被用作漏电极的导电膜212b。此外，在晶体管260上，更详细而言，在导电膜212a、212b及绝缘膜216上设置有绝缘膜218。绝缘膜214及绝缘膜216具有作为氧化物半导体膜208的保护绝缘膜的功能。绝缘膜218具有作为晶体管260的保护绝缘膜的功能。
晶体管260与图15A至图15C所示的晶体管250的不同之处在于绝缘膜214、216的形状。具体而言，晶体管260的绝缘膜214、216以岛状设置在氧化物半导体膜208的沟道区域上。其他构成要素与晶体管250相同，具有同样的效果。
〈2-4.半导体装置的结构实例>
接着，参照图17A至图17C说明与图14A至图14C所示的晶体管200不同的结构实例。
图17A是作为本发明的一个方式的半导体装置的晶体管270的俯视图，图17B相当于沿着图17A所示的点划线X1-X2的切断面的截面图，图17C相当于沿着图17A所示的点划线Y1-Y2的切断面的截面图。
晶体管270包括：衬底202上的被用作第一栅电极的导电膜204；衬底202及导电膜204上的绝缘膜206；绝缘膜206上的绝缘膜207；绝缘膜207上的氧化物半导体膜208；氧化物半导体膜208上的绝缘膜214、绝缘膜216；与氧化物半导体膜208电连接的被用作源电极的导电膜212a；与氧化物半导体膜208电连接的被用作漏电极的导电膜212b；导电膜212a、212b以及绝缘膜216上的绝缘膜218；以及绝缘膜218上的导电膜220a、220b。
在晶体管270中，绝缘膜214、216、218具有作为晶体管270的第二栅极绝缘膜的功能。在晶体管270中，导电膜220a例如具有用于显示装置的像素电极的功能。导电膜220a通过设置于绝缘膜214、216、218中的开口部252c与导电膜212b连接。另外，在晶体管270中，导电膜220b具有作为第二栅电极(也称为背栅电极)的功能。
如图17C所示，导电膜220b通过设置于绝缘膜206、207、214、216、218中的开口部252a、252b连接到被用作第一栅电极的导电膜204。因此，相同的电位被施加到导电膜220b和导电膜204。
在本实施方式中例示出设置开口部252a、252b使导电膜220b与导电膜204连接的结构，但是本发明的一个方式不局限于此。例如，也可以采用仅形成开口部252a和开口部252b中的任一个而使导电膜220b与导电膜204连接的结构，或者，不设置开口部252a和开口部252b而不使导电膜220b与导电膜204连接的结构。当采用不使导电膜220b与导电膜204连接的结构时，可以对导电膜220b和导电膜204施加不同的电位。
如图17B所示，氧化物半导体膜208与被用作第一栅电极的导电膜204及被用作第二栅电极的导电膜220b的每一个相对，并被夹在两个被用作栅电极的导电膜之间。被用作第二栅电极的导电膜220b的沟道长度方向的长度及沟道宽度方向的长度分别大于氧化物半导体膜208的沟道长度方向的长度及沟道宽度方向的长度，并且，导电膜220b隔着绝缘膜214、216、218覆盖整个氧化物半导体膜208。此外，因为被用作第二栅电极的导电膜220b通过设置于绝缘膜206、207、214、216、218中的开口部252a、252b连接到被用作第一栅电极的导电膜204，所以氧化物半导体膜208的沟道宽度方向的侧面隔着绝缘膜214、216、218与被用作第二栅电极的导电膜220b相对。
换言之，在晶体管270的沟道宽度方向上，被用作第一栅电极的导电膜204与被用作第二栅电极的导电膜220b通过设置于被用作第一栅极绝缘膜的绝缘膜206、207及被用作第二栅极绝缘膜的绝缘膜214、216、218中的开口部相互连接，并且，该导电膜204及该导电膜220b隔着被用作第一栅极绝缘膜的绝缘膜206、207及被用作第二栅极绝缘膜的绝缘膜214、216、218围绕氧化物半导体膜208。
通过采用上述结构，利用被用作第一栅电极的导电膜204及被用作第二栅电极的导电膜220b的电场电围绕晶体管270所包括的氧化物半导体膜208。如晶体管270所示，可以将利用第一栅电极及第二栅电极的电场电围绕形成有沟道区域的氧化物半导体膜的晶体管的装置结构称为surrounded channel(s-channel)结构。
因为晶体管270具有s-channel结构，所以可以通过利用被用作第一栅电极的导电膜204对氧化物半导体膜208有效地施加用来引起沟道的电场。由此，晶体管270的电流驱动能力得到提高，从而可以得到较高的通态电流(on-state current)特性。此外，由于可以增加通态电流，所以可以使晶体管270微型化。另外，由于晶体管270被用作第一栅电极的导电膜204及被用作第二栅电极的导电膜220b围绕，所以可以提高晶体管270的机械强度。
<2-5.半导体装置的结构实例>
接着，参照图18A至图18D说明与图17A至图17C所示的晶体管270不同的结构实例。
图18A和图18B是图17B和图17C所示的晶体管270的变形实例的截面图。图18C和图18D是图17B和图17C所示的晶体管270的变形实例的截面图。
图18A和图18B所示的晶体管270A除了氧化物半导体膜208具有三层结构之外具有与图17B和图17C所示的晶体管270相同的结构。具体而言，晶体管270A的氧化物半导体膜208包括氧化物半导体膜208a、氧化物半导体膜208b以及氧化物半导体膜208c。
图18C和图18D所示的晶体管270B除了氧化物半导体膜208具有两层结构之外具有与图17B和图17C所示的晶体管270相同的结构。具体而言，晶体管270B的氧化物半导体膜208包括氧化物半导体膜208b及氧化物半导体膜208c。
在此，参照图19A和图19B说明氧化物半导体膜208a、208b、208c以及接触于氧化物半导体膜208b、208c的绝缘膜的能带结构。
图19A示出叠层体的膜厚度方向上的能带结构的一个例子，该叠层体包括绝缘膜207、氧化物半导体膜208a、208b、208c以及绝缘膜214。图19B示出叠层体的膜厚度方向上的能带结构的一个例子，该叠层体包括绝缘膜207、氧化物半导体膜208b、208c以及绝缘膜214。在能带结构中，为了容易理解，示出绝缘膜207、氧化物半导体膜208a、208b、208c及绝缘膜214的导带底的能级(Ec)。
在图19A的能带图中，作为绝缘膜207、214使用氧化硅膜，作为氧化物半导体膜208a使用利用金属元素的原子数比为In:Ga:Zn＝1:1:1.2的金属氧化物靶材而形成的氧化物半导体膜，作为氧化物半导体膜208b使用利用金属元素的原子数比为In:Ga:Zn＝4:2:4.1的金属氧化物靶材而形成的氧化物半导体膜，作为氧化物半导体膜208c使用利用金属元素的原子数比为In:Ga:Zn＝1:1:1.2的金属氧化物靶材而形成的氧化物半导体膜。
在图19B的能带图中，作为绝缘膜207、214使用氧化硅膜，作为氧化物半导体膜208b使用利用金属元素的原子数比为In:Ga:Zn＝4:2:4.1的金属氧化物靶材而形成的氧化物半导体膜，作为氧化物半导体膜208c使用利用金属元素的原子数比为In:Ga:Zn＝1:1:1.2的金属氧化物靶材而形成的氧化物半导体膜。
如图19A和图19B所示，在氧化物半导体膜208a与氧化物半导体膜208b之间以及在氧化物半导体膜208b与氧化物半导体膜208c之间，导带底的能级平缓地变化。换言之，导带底的能级连续地变化或连续接合。为了实现这种能带结构，使在氧化物半导体膜208a与氧化物半导体膜208b的界面处或氧化物半导体膜208b与氧化物半导体膜208c的界面处不存在形成陷阱中心或复合中心等缺陷能级的杂质。
为了在氧化物半导体膜208a与氧化物半导体膜208b之间以及在氧化物半导体膜208b与氧化物半导体膜208c之间形成连续接合，需要使用具备装载闭锁室的多室沉积装置(溅射装置)以使各膜不暴露于大气中的方式连续地形成。
通过采用图19A和图19B所示的能带结构，氧化物半导体膜208b成为阱(well)，并且在使用上述叠层结构的晶体管中，沟道区域形成在氧化物半导体膜208b中。
通过设置氧化物半导体膜208a、208c，可以使陷阱能级远离氧化物半导体膜208b。
有时与被用作沟道区域的氧化物半导体膜208b的导带底能级(Ec)相比，陷阱能级离真空能级更远，而在陷阱能级中容易积累电子。当电子积累在陷阱能级中时，成为负固定电荷，导致晶体管的阈值电压向正方向漂移。因此，优选采用陷阱能级比氧化物半导体膜208b的导带底能级(Ec)更接近于真空能级的结构。通过采用上述结构，电子不容易积累在陷阱能级。其结果是，能够增大晶体管的通态电流，并且还能够提高场效应迁移率。
氧化物半导体膜208a、208c与氧化物半导体膜208b相比导带底的能级更接近于真空能级，典型的是，氧化物半导体膜208b的导带底能级与氧化物半导体膜208a、208c的导带底能级之差为0.15eV以上或0.5eV以上，且为2eV以下或1eV以下。换言之，氧化物半导体膜208a、208c的电子亲和势与氧化物半导体膜208b的电子亲和势之差为0.15eV以上或0.5eV以上，且为2eV以下或1eV以下。
通过具有上述结构，氧化物半导体膜208b成为电流的主要路径并被用作沟道区域。此外，由于氧化物半导体膜208a、208c包括形成有沟道区域的氧化物半导体膜208b所包含的金属元素中的一种以上，所以在氧化物半导体膜208a与氧化物半导体膜208b的界面处或在氧化物半导体膜208b与氧化物半导体膜208c的界面处不容易产生界面散射。由此，在该界面处载流子的移动不被阻碍，因此晶体管的场效应迁移率得到提高。
注意，为了防止氧化物半导体膜208a、208c被用作沟道区域的一部分，氧化物半导体膜208a、208c使用导电率够低的材料。或者，氧化物半导体膜208a、208c使用其电子亲和势(真空能级与导带底能级之差)低于氧化物半导体膜208b且其导带底能级与氧化物半导体膜208b的导带底能级有差异(能带偏移)的材料。此外，为了抑制产生起因于漏极电压值的阈值电压之间的差异，氧化物半导体膜208a、208c优选使用其导带底能级比氧化物半导体膜208b的导带底能级更接近于真空能级0.2eV以上，优选为0.5eV以上的材料。
在氧化物半导体膜208a、208c中优选不具有尖晶石型结晶结构。在氧化物半导体膜208a、208c具有尖晶石型结晶结构时，导电膜212a、212b的构成元素有时会扩散到氧化物半导体膜208b中的该尖晶石型结晶结构与其他区域的界面处。注意，在氧化物半导体膜208a、208c为CAAC-OS的情况下，阻挡导电膜212a、212b的构成元素如铜元素的性能得到提高，所以是优选的。
氧化物半导体膜208a、208c的厚度大于或等于足以抑制导电膜212a、212b的构成元素扩散到氧化物半导体膜208b的厚度且小于从绝缘膜214向氧化物半导体膜208b的氧的供应被抑制的厚度。例如，当氧化物半导体膜208a、208c的厚度为10nm以上时，能够抑制导电膜212a、212b的构成元素扩散到氧化物半导体膜208b。另外，当氧化物半导体膜208a、208c的厚度为100nm以下时，能够有效地从绝缘膜214向氧化物半导体膜208b供应氧。
在本实施方式中，虽然氧化物半导体膜208a、208c使用金属元素的原子数比为In:Ga:Zn＝1:1:1.2的金属氧化物靶材形成，但是本发明的一个方式不局限于此。例如，氧化物半导体膜208a、208c可以使用In:Ga:Zn＝1:1:1[原子数比]、In:Ga:Zn＝1:3:2[原子数比]、In:Ga:Zn＝1:3:4[原子数比]或者In:Ga:Zn＝1:3:6[原子数比]的金属氧化物靶材形成。
当氧化物半导体膜208a、208c使用In:Ga:Zn＝1:1:1[原子数比]的金属氧化物靶材形成时，氧化物半导体膜208a、208c有可能具有In:Ga:Zn＝1:β1(0＜β1≤2)z:β2(0＜β2≤3)的原子数比。另外，当氧化物半导体膜208a、208c使用In:Ga:Zn＝1:3:4[原子数比]的金属氧化物靶材形成时，氧化物半导体膜208a、208c有可能具有In:Ga:Zn＝1:β3(1≤β3≤5):β4(2≤β4≤6)的原子数比。另外，当氧化物半导体膜208a、208c使用In:Ga:Zn＝1:3:6[原子数比]的金属氧化物靶材形成时，氧化物半导体膜208a、208c有可能具有In:Ga:Zn＝1:β5(1≤β5≤5):β6(4≤β6≤8)的原子数比。
另外，在附图中，晶体管200、270所包含的氧化物半导体膜208及晶体管270A、270B所包含的氧化物半导体膜208c的不被导电膜212a、212b覆盖的区域的厚度薄，即氧化物半导体膜的一部分具有凹部。然而，本发明的一个方式不局限于此，氧化物半导体膜的不被导电膜212a、212b覆盖的区域也可以不具有凹部。图20A至图20D示出该种情况的例子。图20A至图20D是示出半导体装置的例子的截面图。图20A和图20B示出上述晶体管200的氧化物半导体膜208不具有凹部时的结构，图20C和图20D示出上述晶体管270B的氧化物半导体膜208不具有凹部时的结构。
本实施方式的晶体管的结构可以自由地相互组合。
<2-6.半导体装置的制造方法>
下面，参照附图说明本发明的一个方式的半导体装置的制造方法。
注意，本发明的一个方式的半导体装置所包含的导电膜、绝缘膜、氧化物半导体膜等各种膜可以利用溅射法、化学气相沉积(CVD)法、等离子体增强化学气相沉积(PECVD)法、真空蒸镀法、脉冲激光沉积(PLD)法形成。注意，不局限于此，这些膜例如也可以使用涂敷法、印刷法、热CVD(Chemical Vapor Deposition)法或原子层沉积(ALD：Atomic LayerDeposition)法形成。通过利用MOCVD(Metal Organic Chemical Vapor Deposition：有机金属化学气相沉积)法等热CVD法，可以形成导电膜、绝缘膜、氧化物半导体膜等。
由于热CVD法是不使用等离子体的成膜方法，因此具有不产生因等离子体损伤引起的缺陷的优点。
可以以如下方法进行利用热CVD法的沉积：将源气体及氧化剂同时供应到腔室内，将腔室内的压力设定为大气压或减压，使其在衬底附近或在衬底上产生反应。
另外，也可以以如下方法进行利用ALD法的沉积：将腔室内的压力设定为大气压或减压，将用于反应的源气体依次引入腔室，然后按该顺序反复地引入气体。例如，通过切换各开关阀(也称为高速阀)来将两种以上的源气体依次供应到腔室内。例如，为了防止多种源气体混合，在引入第一源气体的同时或之后引入惰性气体(例如，氩或氮)等，然后引入第二源气体。注意，当同时引入第一源气体及惰性气体时，惰性气体被用作载流子气体，此外，可以在引入第二源气体的同时引入惰性气体。另外，也可以不引入惰性气体而通过真空抽气将第一源气体排出，然后引入第二源气体。第一源气体附着于衬底表面上，以形成第一层；然后第二源气体被引入以与该第一层起反应；其结果是，第二层层叠于第一层上，从而形成薄膜。通过按该顺序反复多次地引入气体直到获得所希望的厚度为止，可以形成台阶覆盖性良好的薄膜。由于薄膜的厚度可以根据按顺序反复引入气体的次数来进行调节，因此，ALD法可以精确地调节厚度而适用于制造微型FET。
通过MOCVD法等热CVD法可以形成上述导电膜、绝缘膜、氧化物半导体膜、金属氧化膜等各种膜，例如，为了形成In-Ga-Zn-O膜，可以使用三甲基铟、三甲基镓及二甲基锌。三甲基铟的化学式为In(CH3)3。三甲基镓的化学式为Ga(CH3)3。另外，二甲基锌的化学式为Zn(CH3)2。另外，不局限于上述组合，也可以使用三乙基镓(化学式为Ga(C2H5)3)代替三甲基镓，并使用二乙基锌(化学式为Zn(C2H5)2)代替二甲基锌。
例如，在使用利用ALD法的沉积装置形成氧化铪膜时，使用如下两种气体：通过使包含溶剂和铪前体化合物的液体(铪醇盐、四二甲基酰胺铪(TDMAH)等铪酰胺)气化而得到的源气体；以及被用作氧化剂的臭氧(O3)。此外，四二甲基酰胺铪的化学式为Hf[N(CH3)2]4。另外，作为其它材料液有四(乙基甲基酰胺)铪等。
例如，在使用利用ALD法的沉积装置形成氧化铝膜时，使用如下两种气体：通过使包含溶剂和铝前体化合物的液体(三甲基铝(TMA)等)气化而得到的源气体；以及被用作氧化剂的H2O。此外，三甲基铝的化学式为Al(CH3)3。另外，作为其它材料液有三(二甲基酰胺)铝、三异丁基铝、铝三(2，2，6，6-四甲基-3，5-庚二酮)等。
例如，在使用利用ALD法的沉积装置形成氧化硅膜时，使六氯乙硅烷附着于被成膜面上，去除附着物所包含的氯，供应氧化性气体(O2、一氧化二氮)的自由基使其与附着物起反应。
例如，在使用利用ALD法的沉积装置形成钨膜时，依次反复引入WF6气体和B2H6气体形成初始钨膜，然后同时引入WF6气体和H2气体形成钨膜。注意，也可以使用SiH4气体代替B2H6气体。
例如，在使用利用ALD法的沉积装置形成氧化物半导体膜如In-Ga-ZnO膜时，依次反复引入In(CH3)3气体和O3气体形成In-O层，使用Ga(CH3)3气体和O3气体形成GaO层，然后使用Zn(CH3)2气体和O3气体形成ZnO层。注意，这些层的顺序不局限于上述例子。此外，也可以混合这些气体来形成混合化合物层如In-Ga-O层、In-Zn-O层、Ga-Zn-O层等。注意，虽然也可以使用利用Ar等惰性气体进行鼓泡而得到的H2O气体代替O3气体，但是优选使用不包含H的O3气体。另外，也可以使用In(C2H5)3气体代替In(CH3)3气体。另外，也可以使用Ga(C2H5)3气体代替Ga(CH3)3气体。另外，也可以使用Zn(CH3)2气体。
[半导体装置的制造方法1]
首先，参照图21A至图23F对本发明的一个方式的半导体装置的图18C和图18D所示的晶体管270B的制造方法进行说明。图21A至图21F、图22A至图22F及图23A至图23F是说明半导体装置的制造方法的截面图。另外，图21A、图21C、图21E、图22A、图22C、图22E、图23A、图23C及图23E是沟道长度方向的截面图，图21B、图21D、图21F、图22B、图22D、图22F、图23B、图23D及图23F是沟道宽度方向的截面图。
首先，在衬底202上形成导电膜，通过光刻工序及蚀刻工序对该导电膜进行加工，来形成被用作栅电极的导电膜204。接着，在导电膜204上形成被用作栅极绝缘膜的绝缘膜206、207(参照图21A和图21B)。
在本实施方式中，作为衬底202使用玻璃衬底。作为被用作栅电极的导电膜204，通过溅射法形成厚度为100nm的钨膜。作为绝缘膜206，通过PECVD法形成厚度为400nm的氮化硅膜，作为绝缘膜207通过PECVD法形成厚度为50nm的氧氮化硅膜。
作为绝缘膜206，可以采用氮化硅膜的叠层结构。具体而言，作为绝缘膜206，可以采用第一氮化硅膜、第二氮化硅膜及第三氮化硅膜的三层结构。该三层结构例如可以如下所示那样形成。
可以在如下条件下形成厚度为50nm的第一氮化硅膜：例如，作为源气体使用流量为200sccm的硅烷、流量为2000sccm的氮以及流量为100sccm的氨气体，向PECVD装置的反应室内供应该源气体，将反应室内的压力控制为100Pa，使用27.12MHz的高频电源供应2000W的功率。
可以在如下条件下形成厚度为300nm的第二氮化硅膜：作为源气体使用流量为200sccm的硅烷、流量为2000sccm的氮以及流量为2000sccm的氨气体，向PECVD装置的反应室内供应该源气体，将反应室内的压力控制为100Pa，使用27.12MHz的高频电源供应2000W的功率。
可以在如下条件下形成厚度为50nm的第三氮化硅膜：作为源气体使用流量为200sccm的硅烷以及流量为5000sccm的氮，向PECVD装置的反应室内供应该源气体，将反应室内的压力控制为100Pa，使用27.12MHz的高频电源供应2000W的功率。
另外，可以将形成上述第一氮化硅膜、第二氮化硅膜及第三氮化硅膜时的衬底温度设定为350℃以下。
通过作为绝缘膜206采用氮化硅膜的三层结构，例如在作为导电膜204使用包含铜(Cu)的导电膜的情况下，能够发挥如下效果。
第一氮化硅膜可以抑制铜(Cu)元素从导电膜204扩散。第二氮化硅膜具有释放氢的功能，可以提高被用作栅极绝缘膜的绝缘膜的耐压。第三氮化硅膜是氢的释放量少且可以抑制从第二氮化硅膜释放的氢扩散的膜。
作为绝缘膜207，为了提高绝缘膜207与后面形成的氧化物半导体膜208(更具体而言，氧化物半导体膜208b)的界面特性，优选使用包含氧的绝缘膜形成。
接着，在绝缘膜207上形成氧化物半导体膜的叠层膜，将该叠层膜加工为所希望的形状，由此形成包含氧化物半导体膜208b及氧化物半导体膜208c的岛状氧化物半导体膜208(参照图21C和图21D)。
氧化物半导体膜208的成膜温度为室温以上且低于340℃，优选为室温以上且300℃以下，更优选为100℃以上且250℃以下，进一步优选为100℃以上且200℃以下。通过在加热的同时形成氧化物半导体膜208，可以提高氧化物半导体膜208的结晶性。另一方面，当作为衬底202使用大型玻璃衬底(例如，第六代至第十代)时，在氧化物半导体膜208的成膜温度为150℃以上且低于340℃的情况下，衬底202有可能变形(应变或翘曲)。因此，在使用大型玻璃衬底的情况下，通过将氧化物半导体膜208的成膜温度设定为100℃以上且低于150℃，可以抑制玻璃衬底的变形。
氧化物半导体膜208b与氧化物半导体膜208c的成膜时的衬底温度可以相同，也可以不同。然而，通过使氧化物半导体膜208b与氧化物半导体膜208c的衬底温度相同，可以降低制造成本，所以是优选的。
在本实施方式中，使用In-Ga-Zn金属氧化物靶材(In:Ga:Zn＝4:2:4.1[原子数比])通过溅射法沉积将成为氧化物半导体膜208b的氧化物半导体膜，此后在真空中连续地使用In-Ga-Zn金属氧化物靶材(In:Ga:Zn＝1:1:1.2[原子数比])通过溅射法沉积将成为氧化物半导体膜208c的氧化物半导体膜。另外，将成为氧化物半导体膜208的氧化物半导体膜的沉积时的衬底温度为170℃。另外，作为将成为氧化物半导体膜208的氧化物半导体膜的沉积气体使用氧及氩。
另外，在通过溅射法沉积氧化物半导体膜的情况下，作为溅射气体，适当地使用稀有气体(典型的是氩)、氧、稀有气体和氧的混合气体。此外，当采用混合气体时，优选增高相对于稀有气体的氧的比例。另外，需要进行溅射气体的高纯度化。例如，当作为被用作溅射气体的氧气体或氩气体，使用露点为-40℃以下，优选为-80℃以下，更优选为-100℃以下，进一步优选为-120℃以下的高纯度气体时，可以尽可能地防止水分等混入氧化物半导体膜。
另外，在通过溅射法沉积氧化物半导体膜的情况下，溅射气体优选包含氧。当使用包含氧的溅射气体沉积氧化物半导体膜时，可以在形成氧化物半导体膜的同时对其下的膜(在此，为绝缘膜207)添加氧。由此，可以在绝缘膜207中形成过剩氧区域。
另外，在通过溅射法形成氧化物半导体膜的情况下，优选使用低温泵等吸附式真空抽气泵对溅射装置的腔室进行高真空抽气(抽空到5×10-7Pa至1×10-4Pa左右)以尽可能地去除对氧化物半导体膜来说是杂质的水等。或者，优选组合涡轮分子泵和冷阱来防止气体，尤其是包含碳或氢的气体从抽气***倒流到腔室内。
接着，在绝缘膜207及氧化物半导体膜208上通过溅射法形成将成为源电极及漏电极的导电膜212(参照图21E和图21F)。
在本实施方式中，导电膜212通过溅射法在厚度为50nm的钨膜上层叠厚度为400nm的铝膜来形成。注意，在本实施方式中，作为导电膜212采用两层的叠层结构，但本发明的一个方式不局限于此。例如，作为导电膜212可以采用依次层叠有厚度为50nm的钨膜、厚度为400nm的铝膜和厚度为100nm的钛膜的三层结构。
接着，通过将导电膜212加工为所希望的形状，形成彼此分离的导电膜212a、212b(参照图22A和图22B)。
在本实施方式中，使用干蚀刻装置对导电膜212进行加工。然而，导电膜212的加工方法不局限于此，例如也可以使用湿蚀刻装置。与湿蚀刻装置相比，当使用干蚀刻装置对导电膜212进行加工时，可以形成更微细的图案。另一方面，与干蚀刻装置相比，当使用湿蚀刻装置对导电膜212进行加工时，可以降低制造成本。
此外，也可以在形成导电膜212a、212b后洗涤氧化物半导体膜208(更具体而言，氧化物半导体膜208c)的表面(背沟道一侧)。作为洗涤方法，例如可以举出使用磷酸等化学溶液的洗涤。通过使用磷酸等化学溶液进行洗涤，可以去除附着于氧化物半导体膜208c表面的杂质(例如，包含在导电膜212a、212b中的元素)。注意，不一定必须进行该洗涤，根据情况可以不进行该洗涤。
另外，在导电膜212a、212b的形成工序和/或上述洗涤工序中，有时氧化物半导体膜208的没有被导电膜212a、212b覆盖的区域的厚度变薄。例如，有时形成氧化物半导体膜208c的厚度比氧化物半导体膜208b薄的区域。
接着，在氧化物半导体膜208及导电膜212a、212b上形成绝缘膜214、绝缘膜216(参照图22C和图22D)。
优选的是，在形成绝缘膜214之后，在不暴露于大气的状态下连续地形成绝缘膜216。在形成绝缘膜214之后，在不暴露于大气的状态下，调节源气体的流量、压力、高频功率和衬底温度中的至少一个而连续地形成绝缘膜216，由此可以减少绝缘膜214与绝缘膜216的界面处的来源于大气成分的杂质浓度，并且可以使包含于绝缘膜214、216中的氧移动到氧化物半导体膜208中，从而可以降低氧化物半导体膜208中的氧缺陷的量。
例如，作为绝缘膜214，通过PECVD法可以形成氧氮化硅膜。此时，作为源气体，优选使用含有硅的沉积气体及氧化性气体。含有硅的沉积气体的典型例子为硅烷、乙硅烷、丙硅烷、氟化硅烷。作为氧化性气体的例子，有一氧化二氮、二氧化氮。另外，通过在如下条件下利用PECVD法，可以形成包含氮且缺陷量少的绝缘膜214：在相对于上述沉积气体流量的氧化性气体流量大于20倍且小于100倍，优选为40倍以上且80倍以下，并且，处理室内的压力低于100Pa，优选为50Pa以下。
在本实施方式中，作为绝缘膜214，在如下条件下利用PECVD法形成氧氮化硅膜：保持衬底202的温度为220℃，作为源气体使用流量为50sccm的硅烷及流量为2000sccm的一氧化二氮，处理室内的压力为20Pa，并且，供应到平行板电极的高频功率为13.56MHz、100W(功率密度为1.6×10-2W/cm2)。
作为绝缘膜216，在如下条件下形成氧化硅膜或氧氮化硅膜：将设置于进行了真空抽气的PECVD装置的处理室内的衬底温度保持为180℃以上且350℃以下，将源气体引入处理室中并将压力设定为100Pa以上且250Pa以下，优选为100Pa以上且200Pa以下，并且，对设置于处理室内的电极供应0.17W/cm2以上且0.5W/cm2以下，优选为0.25W/cm2以上且0.35W/cm2以下的高频功率。
在绝缘膜216的沉积条件中，对具有上述压力的反应室中供应具有上述功率密度的高频功率，由此在等离子体中源气体的分解效率得到提高，氧自由基增加，且促进源气体的氧化，使得绝缘膜216中的含氧量超过化学计量组成。另一方面，在以上述温度范围内的衬底温度形成的膜中，由于硅与氧的键合力较弱，因此，通过后面工序的加热处理而使膜中的氧的一部分脱离。其结果是，可以形成含氧量超过化学计量组成且通过加热释放氧的一部分的氧化物绝缘膜。
在绝缘膜216的形成工序中，绝缘膜214被用作氧化物半导体膜208的保护膜。因此，可以在减少对氧化物半导体膜208造成的损伤的同时使用功率密度高的高频功率形成绝缘膜216。
另外，在绝缘膜216的沉积条件中，通过增加相对于氧化性气体的包含硅的沉积气体的流量，可以减少绝缘膜216中的缺陷量。典型的是，能够形成缺陷量较少的氧化物绝缘层，其中通过ESR测得的起因于硅悬空键且在g＝2.001处出现的信号的自旋密度低于6×1017spins/cm3，优选为3×1017spins/cm3以下，更优选为1.5×1017spins/cm3以下。其结果是，能够提高晶体管的可靠性。
优选在形成绝缘膜214、216之后进行加热处理(以下，称为第一加热处理)。通过第一加热处理，可以降低包含于绝缘膜214、216中的氮氧化物。此外，通过第一加热处理，可以将绝缘膜214、216中的氧的一部分移动到氧化物半导体膜208中以降低氧化物半导体膜208中的氧缺陷的量。
将第一加热处理的温度典型地设定为低于400℃，优选为低于375℃，进一步优选为150℃以上且350℃以下。第一加热处理可以在氮、氧、超干燥空气(含水量为20ppm以下，优选为1ppm以下，进一步优选为10ppb以下的空气)或稀有气体(氩、氦等)的气氛下进行。优选在上述氮、氧、超干燥空气或稀有气体中不含有氢、水等，并可以使用电炉、RTA(RapidThermal Anneal：快速热退火)装置等进行该第一加热处理。
接着，在绝缘膜216上形成阻挡膜230，并隔着阻挡膜230对绝缘膜216、214或者氧化物半导体膜208添加氧240(参照图22E和图22F)。
在图22E和图22F中，由虚线的箭头示意性地表示添加到绝缘膜214或绝缘膜216的氧。
阻挡膜230具有透过氧并抑制氧的释放的功能。阻挡膜230例如包含氧及金属(选自铟、锌、钛、铝、钨、钽、钼、铪和钇中的至少一个)。尤其是，当阻挡膜230包含铟锡氧化物(也称为ITO)、铟锡硅氧化物(In-Sn-Si氧化物：以下也称为ITSO)或者氧化铟时，凹凸表面的覆盖性得到提高，所以是优选的。或者，阻挡膜230也可以使用上述氧化物半导体膜(例如，In:Ga:Zn＝1:1:1[原子数比]、In:Ga:Zn＝1:3:2[原子数比]、In:Ga:Zn＝1:3:4[原子数比]、In:Ga:Zn＝1:3:6[原子数比]、In:Ga:Zn＝4:2:3[原子数比])。
阻挡膜230可以通过溅射法形成。当阻挡膜230的厚度薄时，有时难以抑制氧从绝缘膜216释放到外部。另一方面，当阻挡膜230的厚度厚时，有时不能有效地对绝缘膜216添加氧。因此，阻挡膜230的厚度优选为1nm以上且20nm以下或者2nm以上且10nm以下。在本实施方式中，作为阻挡膜230形成厚度为5nm的ITSO膜。
作为隔着阻挡膜230对绝缘膜216添加氧240的方法，例如有离子掺杂法、离子注入法、等离子体处理法。另外，根据添加氧240的装置或添加条件，有时还可以对绝缘膜216之下的绝缘膜214或者氧化物半导体膜208添加氧240。另外，作为氧240，可以举出过剩氧或者氧自由基等。另外，通过对衬底一侧施加偏压，可以有效地将氧240添加到绝缘膜216。作为偏压，例如使用灰化装置，可以将施加到该灰化装置所包括的一对电极之间的偏压的功率密度设定为1W/cm2以上且5W/cm2以下。通过在绝缘膜216上设置阻挡膜230并添加氧240，阻挡膜230起到抑制氧从绝缘膜216脱离的作为保护膜的作用。由此，可以对绝缘膜216添加更多的氧。
在隔着阻挡膜230对绝缘膜216添加氧240之后，也可以进行加热处理(以下，称为第二加热处理)。第二加热处理可以在与上述第一加热处理同样的条件下进行。
接着，去除阻挡膜230并使绝缘膜216的表面露出，然后在绝缘膜216上形成绝缘膜218(参照图23A和图23B)。
注意，当去除阻挡膜230时，有时绝缘膜216的一部分也被去除。作为阻挡膜230的去除方法，例如可以举出干蚀刻法、湿蚀刻法或者组合干蚀刻法和湿蚀刻法的方法。在本实施方式中，通过湿蚀刻法去除阻挡膜230。当通过湿蚀刻法去除阻挡膜230时，可以抑制制造成本，所以是优选的。
绝缘膜218例如可以通过溅射法或PECVD法形成。例如，当通过PECVD法形成绝缘膜218时，使衬底温度低于400℃，优选为低于375℃，进一步优选为180℃以上且350℃以下。通过将绝缘膜218的成膜时的衬底温度设定为上述范围，可以形成致密的膜，所以是优选的。另外，通过将绝缘膜218的成膜时的衬底温度设定为上述范围，可以将绝缘膜214、216中的氧或者过剩氧移动到氧化物半导体膜208。
在形成绝缘膜218之后，也可以进行与上述第二加热处理同等的加热处理(以下，称为第三加热处理)。如此，在将氧240添加到绝缘膜216之后，以低于400℃，优选为低于375℃，进一步优选为180℃以上且350℃以下的温度进行上述加热处理，可以将绝缘膜216中的氧或者过剩氧移动到氧化物半导体膜208(尤其是氧化物半导体膜208b)中，由此可以填补氧化物半导体膜208中的氧缺陷。
在此，参照图24A和图24B对移动到氧化物半导体膜208中的氧进行说明。图24A和图24B为示出因形成绝缘膜218时的衬底温度(典型的是低于375℃)或者形成绝缘膜218之后的第三加热处理(典型的是低于375℃)而移动到氧化物半导体膜208中的氧的模型图。注意，在图24A和图24B中，由虚线的箭头表示移动到氧化物半导体膜208中的氧(氧自由基、氧原子或者氧分子)。
当氧从接触于图24A和图24B所示的氧化物半导体膜208的膜(在此，为绝缘膜207及绝缘膜214)移动到氧化物半导体膜208时，氧缺陷被填补。尤其是，在本发明的一个方式的半导体装置中，在通过溅射法形成氧化物半导体膜208时，由于使用氧气体对绝缘膜207添加氧，因此绝缘膜207包含过剩氧区域。另外，由于隔着阻挡膜230添加氧，所以绝缘膜214、216包含过剩氧区域。如此，由于氧化物半导体膜208夹在该包含过剩氧区域的绝缘膜之间，因此可以有效地填补氧缺陷。
另外，在绝缘膜207之下设置有绝缘膜206，在绝缘膜214、216之上设置有绝缘膜218。通过使用氧透过性低的材料，例如，氮化硅等形成绝缘膜206、218，可以将绝缘膜207、214、216所包含的氧封闭在氧化物半导体膜208一侧，所以可以有效地将氧移动到氧化物半导体膜208。
当作为绝缘膜218利用PECVD法形成氮化硅膜时，作为源气体优选使用包含硅的沉积气体、氮及氨。通过作为源气体使用少于氮的氨，在等离子体中氨离解而产生活性种。该活性种将包括在包含硅的沉积气体中的硅与氢之间的键合及氮分子之间的三键切断。其结果是，可以形成促进硅与氮的键合，硅与氢的键合少、缺陷少且致密的氮化硅膜。另一方面，在氨量比氮量多时，包含硅的沉积气体及氮的分解不进展，形成硅与氢的键合会残留下来，缺陷增加且不致密的氮化硅膜。由此，在源气体中，将相对于氨的氮流量比设定为5倍以上且50倍以下，优选为10倍以上且50倍以下。
在本实施方式中，作为绝缘膜218，通过利用PECVD装置并使用硅烷、氮及氨作为源气体，形成厚度为50nm的氮化硅膜。硅烷的流量为50sccm，氮的流量为5000sccm，氨的流量为100sccm。将处理室的压力设定为100Pa，将衬底温度设定为350℃，用27.12MHz的高频电源对平行板电极供应1000W的高频功率。PECVD装置是电极面积为6000cm2的平行板型PECVD装置，并且，将所供应的功率换算为每单位面积的功率(功率密度)为1.7×10-1W/cm2。
接着，通过光刻工序在绝缘膜218上形成掩模，在绝缘膜214、216、218的所希望的区域中形成开口部252c。此外，通过光刻工序在绝缘膜218上形成掩模，在绝缘膜206、207、214、216、218的所希望的区域中形成开口部252a、252b。开口部252c以到达导电膜212b的方式形成。此外，开口部252a、252b以都到达导电膜204的方式形成(参照图23C和图23D)。
开口部252a、252b及开口部252c可以以同一工序形成，也可以以不同工序形成。当以同一工序形成开口部252a、252b及开口部252c时，例如可以使用灰色调掩模或半色调掩模。另外，也可以以多个工序形成开口部252a、252b。例如，也可以预先在绝缘膜206、207中形成开口部，然后在该开口部上的绝缘膜214、216、218中形成开口部。
接着，以覆盖开口部252a、252b、252c的方式在绝缘膜218上形成导电膜，且将该导电膜加工为所希望的形状，来形成导电膜220a及220b(参照图23E和图23F)。
作为将成为导电膜220a、220b的导电膜，例如可以使用包含铟(In)、锌(Zn)和锡(Sn)中的一种的材料。导电膜220a、220b尤其可以使用包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物(ITO)、铟锌氧化物、铟锡硅氧化物(ITSO)等透光导电材料。将成为导电膜220a、220b的导电膜例如可以通过溅射法形成。在本实施方式中，通过溅射法形成厚度为110nm的ITSO膜。
通过上述步骤，可以制造图18C和图18D所示的晶体管270B。
在晶体管270B的整个制造工序中，通过使衬底温度低于400℃，优选为低于375℃，更优选为180℃以上且350℃以下，即使使用大面积的衬底，也可以抑制衬底的变形(应变或翘曲)，所以是优选的。在晶体管270B的制造工序中，绝缘膜206、207的成膜时的温度(低于400℃，优选为250℃以上且350℃以下)、氧化物半导体膜208的成膜时的温度(室温以上且低于340℃，优选为100℃以上且200℃以下，更优选为100℃以上且低于150℃)、绝缘膜216、218的成膜时的温度(低于400℃，优选为低于375℃，进一步优选为180℃以上且350℃以下)、添加氧240之后的第一加热处理或者第二加热处理的温度(低于400℃，优选为低于375℃，更优选为180℃以上且350℃以下)等被施加到衬底。
本实施方式所示的结构、方法可以与其他实施方式例示的结构、方法适当地组合而实施。
[半导体装置的制造方法2]
接着，对与上述[半导体装置的制造方法1]不同的制造方法进行说明。
首先，与[半导体装置的制造方法1]同样，进行直到图22C和图22D为止的工序。接着，如图22E和图22F所示，形成阻挡膜230并不添加氧240。然后，进行图23C和图23D及图23E和图23F所示的工序，而不进行图23A和图23B所示的工序。
在此情况下，阻挡膜230选择上述材料中的高绝缘性的材料形成即可。在本制造方法中，阻挡膜230优选使用氧化铝、氧化铪或者氧化钇。
当阻挡膜230通过溅射法并使用氧化铝、氧化铪或者氧化钇形成时，溅射气体优选至少包含氧。在形成阻挡膜230时用于溅射气体的氧在等离子体中成为氧自由基，该氧和/或氧自由基有时添加到绝缘膜216中。因此，可以不进行图22E和图22F所示的添加氧240的工序。换而言之，当形成阻挡膜230时，可以同时进行氧添加处理及阻挡膜230的成膜。注意，阻挡膜230在阻挡膜230的成膜时(尤其是成膜初期)具有添加氧的功能，而在形成阻挡膜230之后(尤其是成膜后期)具有阻挡氧的功能。
另外，例如，当阻挡膜230通过溅射法并使用氧化铝形成时，有时在绝缘膜216与阻挡膜230之间的界面附近形成混合层。例如，在绝缘膜216为氧氮化硅膜的情况下，作为该混合层有可能形成AlxSiyOz层。注意，该混合层也可以包含过剩氧区域。
另外，当阻挡膜230使用氧化铝、氧化铪或者氧化钇形成时，由于氧化铝、氧化铪及氧化钇具有高绝缘性及高氧阻挡性，因此可以不进行图23A和图23B所示的形成绝缘膜218的工序。因此，可以使用阻挡膜230代替绝缘膜218，而不需要去除阻挡膜230。
另外，通过使阻挡膜230的成膜时的衬底温度低于400℃，优选为低于375℃，更优选为180℃以上且350℃以下，可以将添加到绝缘膜216中的氧或者过剩氧移动到氧化物半导体膜208中。
如此，通过作为阻挡膜230使用氧化铝、氧化铪或者氧化钇，可以减少半导体装置的制造工序数，而可以抑制制造成本。
[半导体装置的制造方法3]
下面，参照图25A至图26F详细地说明作为本发明的一个方式的半导体装置的图15A至图15C所示的晶体管250的制造方法。图25A至图26F是说明半导体装置的制造方法的截面图。图25A、图25C、图25E、图26A、图26C及图26E是沟道长度方向的截面图，图25B、图25D、图25F、图26B、图26D及图26F是沟道宽度方向的截面图。
首先，在衬底202上形成导电膜204、绝缘膜206、207、氧化物半导体膜208、绝缘膜214、216及阻挡膜230(参照图25A和图25B)。
关于导电膜204、绝缘膜206、207、氧化物半导体膜208、绝缘膜214、216及阻挡膜230，可以参照[半导体装置的制造方法1]的记载。
接着，隔着阻挡膜230对绝缘膜214添加氧240(参照图25C和图25D)。
接着，去除阻挡膜230。然后，通过光刻工序在绝缘膜214上形成掩模，并在绝缘膜214及绝缘膜216的所希望的区域中形成开口部251a、251b。开口部251a、251b到达氧化物半导体膜208(参照图25E和图25F)。
接着，以覆盖开口部251a、251b的方式在绝缘膜214上形成导电膜212(参照图26A和图26B)。
通过光刻工序在导电膜212上形成掩模并将该导电膜加工为所希望的形状，由此形成导电膜212a、212b(参照图26C和图26D)。
接着，在绝缘膜214及导电膜212a、212b上形成绝缘膜218(参照图26E和图26F)。
通过上述工序，能够制造图15A至图15C所示的晶体管250。
图16A至图16C所示的晶体管260可以经如下工序形成：当形成开口部251a、251b时，仅在氧化物半导体膜208的沟道区域上残留绝缘膜214及绝缘膜216。
本实施方式所示的结构、方法可以与其他实施方式或其他实施例所示的结构、方法适当地组合而实施。
实施方式3
在本实施方式中，参照图27A至图34C对能够形成本发明的一个方式的氧化物半导体膜的溅射装置及沉积装置进行说明。注意，为了说明成膜时的工作，在附图中示出配置有衬底及靶材等的溅射装置。然而，衬底及靶材等是实施者适当地设置的，所以有时溅射装置不包括衬底及靶材。
<3-1.溅射装置>
作为溅射装置，例如可以使用平行板型溅射装置及对向靶材型溅射装置。可以将使用平行板型溅射装置的沉积方法称为PESP(parallel electrode sputtering)。另外，可以将使用对向靶材型溅射装置的沉积方法称为VDSP(vapor deposition sputtering)。
<平行板型溅射装置(PESP)>
首先，对平行板型溅射装置进行说明。图27A是平行板型溅射装置的沉积室301的截面图。图27A所示的沉积室301包括靶材架320、垫板310、靶材300、磁铁单元330、衬底架370。此外，靶材300配置在垫板310上。垫板310配置在靶材架320上。磁铁单元330隔着垫板310配置在靶材300下。衬底架370以与靶材300面对的方式配置。此外，在本说明书中，将多个磁铁(磁石)的组合称为磁铁单元。磁铁单元也可以被称为阴极、阴极磁铁、磁力构件、磁力零件等。磁铁单元330包括磁铁330N、磁铁330S、磁铁架332。此外，在磁铁单元330中，磁铁330N及磁铁330S配置在磁铁架332上。磁铁330N以与磁铁330S间隔开的方式配置。当将衬底360搬入沉积室301时，衬底360与衬底架370接触。
靶材架320与垫板310由螺钉(螺栓等)被固定，被施加相同电位。靶材架320隔着垫板310支撑靶材300。
靶材300被固定于垫板310。例如，可以由包含铟等低熔点金属的粘合构件固定垫板310与靶材300。
图27A示出由磁铁单元330形成的磁力线380a及磁力线380b。
磁力线380a为形成靶材300的附近的水平磁场的磁力线之一。靶材300的附近例如是指从靶材300的顶面的垂直距离为0mm以上且10mm以下，尤其是0mm以上且5mm以下的区域。
磁力线380b为在离磁铁单元330顶面有垂直距离d的平面上形成水平磁场的磁力线之一。垂直距离d例如为0mm以上且20mm以下或者5mm以上且15mm以下。
此时，通过使用磁力大的磁铁330N及磁力大的磁铁330S，也可以在衬底360的附近产生大磁场。具体而言，可以将衬底360附近的水平磁场的磁通密度设定为10G以上且100G以下，优选为15G以上且60G以下，更优选为20G以上且40G以下。
注意，水平磁场的磁通密度可以采用垂直磁场的磁通密度为0G时的值。
通过将沉积室301中的磁场的磁通密度设定为上述范围，可以获得高密度且高结晶性的氧化物半导体膜。另外，所沉积的氧化物半导体膜很少包含多种结晶相，而包含实质上单一的结晶相。
图27B示出磁铁单元330的俯视图。在磁铁单元330中，将圆形或大致圆形的磁铁330N及圆形或大致圆形的磁铁330S固定在磁铁架332上。磁铁单元330可以以磁铁单元330的顶面的中央或大致中央的法线向量为旋转轴而旋转。例如，磁铁单元330以0.1Hz以上且1kHz以下的拍子(也可以说节奏、脉冲、频率、周期或循环等)旋转即可。
因此，靶材300上的磁场强的区域随着磁铁单元330的旋转变化。由于磁场强的区域成为高密度等离子体区域，所以其附近容易发生靶材300的溅射现象。例如，在磁场强的区域为特定部分时，只使用靶材300的特定区域。相比之下，如图27B所示，通过使磁铁单元330旋转，可以均匀地使用靶材300。此外，通过使磁铁单元330旋转，可以沉积具有均匀的厚度及质量的膜。
通过使磁铁单元330旋转，也可以改变衬底360附近的磁力线的方向。
这里，示出使磁铁单元330旋转的例子，但本发明的一个方式不局限于此。例如，也可以在上下或左右方向上摆动磁铁单元330。例如，以0.1Hz以上且1kHz以下的拍子摆动磁铁单元330即可。或者，也可以使靶材300旋转或移动。例如，以0.1Hz以上且1kHz以下的拍子使靶材300旋转或移动即可。或者，通过使衬底360旋转，也可以相对地改变衬底360附近的磁力线的方向。或者，也可以组合上述方法。
沉积室301也可以在垫板310的内部或下部等具有沟槽部。通过使流体(空气、氮、稀有气体、水、油等)流过该沟槽部，可以抑制在进行溅射时靶材300的温度上升所引起的放电异常或者构件的变形所引起的沉积室301的损伤。此时，通过用粘合构件将垫板310与靶材300接合在一起，冷却性能得到提高，所以是优选的。
通过在靶材架320与垫板310之间设置垫片，杂质不容易从外部或沟槽部侵入沉积室301，所以是优选的。
在磁铁单元330中，以彼此不同的极性朝向靶材300的方式配置磁铁330N及磁铁330S。在此说明磁铁330N的N极朝向靶材300，且磁铁330S的S极朝向靶材300的情况。注意，磁铁单元330中的磁铁及极性的配置不局限于此。此外，也不局限于图27A所示的配置。
在进行沉积时，施加到与靶材架320连接的端子V1的电位V1例如比施加到与衬底架370连接的端子V2的电位V2低。施加到与衬底架370连接的端子V2的电位V2例如为接地电位。施加到与磁铁架332连接的端子V3的电位V3例如为接地电位。注意，施加到端子V1、端子V2及端子V3的电位不局限于上述电位。另外，也可以不对靶材架320、衬底架370和磁铁架332中的全部施加电位。例如，衬底架370也可以处于电浮动状态。在图27A中示出对与靶材架320连接的端子V1施加电位V1的所谓的DC溅射法的例子，但本发明的一个方式不局限于此。例如，也可以使用将频率为13.56MHz或27.12MHz等高频电源连接到靶材架320的所谓的RF溅射法。
在图27A中，示出不使垫板310及靶材架320与磁铁单元330及磁铁架332电连接的例子，但是电连接关系不局限于此。例如，垫板310及靶材架320与磁铁单元330及磁铁架332也可以电连接且被施加相同电位。
为了进一步提高所得到的氧化物半导体膜的结晶性，也可以提高衬底360的温度。通过提高衬底360的温度，可以促进衬底360附近的溅射粒子的迁移。因此，可以沉积密度更高且结晶性更高的氧化物半导体膜。注意，衬底360的温度例如为室温以上且低于340℃，优选为室温以上且300℃以下，更优选为100℃以上且250℃以下，进一步优选为100℃以上且200℃以下。
另外，靶材300与衬底360之间的垂直距离为10mm以上且600mm以下，优选为20mm以上且400mm以下，更优选为30mm以上且200mm以下，进一步优选为40mm以上且100mm以下。在上述范围内靶材300与衬底360之间的垂直距离小得足以有时抑制溅射粒子到达衬底360之前能量降低。另外，在上述范围内靶材300与衬底360之间的垂直距离大得足以使溅射粒子入射到衬底360时的方向接近于垂直，因此有时可以减轻溅射粒子的碰撞所导致的衬底360的损伤。
图28A示出与图27A不同的沉积室的例子。
图28A所示的沉积室301包括靶材架320a、靶材架320b、垫板310a、垫板310b、靶材300a、靶材300b、磁铁单元330a、磁铁单元330b、构件342、衬底架370。靶材300a配置在垫板310a上。垫板310a配置在靶材架320a上。磁铁单元330a隔着垫板310a配置在靶材300a下。靶材300b配置在垫板310b上。垫板310b配置在靶材架320b上。磁铁单元330b隔着垫板310b配置在靶材300b下。
磁铁单元330a包括磁铁330N1、磁铁330N2、磁铁330S、磁铁架332。在磁铁单元330a中，磁铁330N1、磁铁330N2及磁铁330S配置在磁铁架332上。磁铁330N1及磁铁330N2以与磁铁330S间隔开的方式配置。磁铁单元330b具有与磁铁单元330a相同的结构。在将衬底360搬入沉积室301时，衬底360与衬底架370接触。
靶材300a、垫板310a及靶材架320a与靶材300b、垫板310b及靶材架320b由构件342隔开。构件342优选为绝缘体。注意，构件342也可以为导电体或半导体。此外，构件342也可以为由绝缘体覆盖导电体或半导体表面的构件。
靶材架320a与垫板310a由螺钉(螺栓等)被固定，被施加相同电位。靶材架320a隔着垫板310a支撑靶材300a。靶材架320b与垫板310b由螺钉(螺栓等)被固定，被施加相同电位。靶材架320b隔着垫板310b支撑靶材300b。
垫板310a固定靶材300a。垫板310b固定靶材300b。
图28A示出由磁铁单元330a形成的磁力线380a及磁力线380b。
磁力线380a为形成靶材300a附近的水平磁场的磁力线之一。靶材300a附近例如相当于从靶材300a的垂直距离为0mm以上且10mm以下，尤其是0mm以上且5mm以下的区域。
磁力线380b为在离磁铁单元330a顶面有垂直距离d的平面上形成水平磁场的磁力线之一。垂直距离d例如为0mm以上且20mm以下或者5mm以上且15mm以下。
此时，通过使用磁力大的磁铁330N1、磁力大的磁铁330N2及磁力大的磁铁330S，也可以在衬底360附近产生大磁场。具体而言，可以将衬底360附近的水平磁场的磁通密度设定为10G以上且100G以下，优选为15G以上且60G以下，更优选为20G以上且40G以下。
通过将沉积室301中的磁场的磁通密度设定为上述范围，可以获得高密度且高结晶性的氧化物半导体膜。另外，所得到的氧化物半导体膜很少包含多种结晶相，而包含实质上单一的结晶相。
磁铁单元330b形成与磁铁单元330a相同的磁力线。
图28B示出磁铁单元330a及磁铁单元330b的俯视图。在磁铁单元330a中，将方形或大致方形的磁铁330N1、方形或大致方形的磁铁330N2及方形或大致方形的磁铁330S固定在磁铁架332上。如图28B所示可以在左右方向上摆动磁铁单元330a。例如，以0.1Hz以上且1kHz以下的拍子摆动磁铁单元330a即可。
因此，靶材300a上的磁场强的区域随着磁铁单元330a的摆动变化。由于磁场强的区域成为高密度等离子体区域，所以其附近容易发生靶材300a的溅射现象。例如，在磁场强的区域为特定部分时，只使用靶材300a的特定区域。相比之下，如图28B所示，通过使磁铁单元330a摆动，可以均匀地使用靶材300a。此外，通过使磁铁单元330a摆动，可以沉积具有均匀的厚度及质量的膜。
通过使磁铁单元330a摆动，也可以改变衬底360附近的磁力线的状态。磁铁单元330b也是相同的。
这里，示出使磁铁单元330a及磁铁单元330b摆动的例子，但本发明的一个方式不局限于此。例如，也可以使磁铁单元330a及磁铁单元330b旋转。例如，以0.1Hz以上且1kHz以下的拍子使磁铁单元330a及磁铁单元330b旋转即可。或者，也可以使靶材300旋转或移动。例如，以0.1Hz以上且1kHz以下的拍子使靶材300旋转或移动即可。或者，通过使衬底360旋转，可以相对地改变衬底360的顶面的磁力线的状态。或者，也可以组合上述方法。
沉积室301也可以在垫板310a及垫板310b的内部或下部等具有沟槽部。通过使流体(空气、氮、稀有气体、水、油等)流过沟槽部，可以抑制在进行溅射时靶材300a及靶材300b的温度上升所引起的放电异常或者构件的变形所引起的沉积室301的损伤。此时，通过用粘合构件将垫板310a与靶材300a接合在一起，冷却性能得到提高，所以是优选的。通过用粘合构件将垫板310b与靶材300b接合在一起，冷却性能得到提高，所以是优选的。
通过在靶材架320a与垫板310a之间设置垫片，杂质不容易从外部或沟槽部侵入沉积室301，所以是优选的。此外，通过在靶材架320b与垫板310b之间设置垫片，杂质不容易从外部或沟槽部等侵入沉积室301，所以是优选的。
在磁铁单元330a中，以彼此不同的极性朝向靶材300a的方式配置磁铁330N1、磁铁330N2及磁铁330S。在此说明磁铁330N1、磁铁330N2的N极朝向靶材300a，且磁铁330S的S极朝向靶材300a的情况。注意，磁铁单元330a中的磁铁及极性的配置不局限于此。此外，也不局限于图28A所示的配置。磁铁单元330b也是相同的。
在进行沉积时，施加在连接于靶材架320a的端子V1与连接于靶材架320b的端子V4之间电位高低互相调换的电位即可。施加到与衬底架370连接的端子V2的电位V2例如为接地电位。施加到与磁铁架332连接的端子V3的电位V3例如为接地电位。注意，施加到端子V1、端子V2、端子V3及端子V4的电位不局限于上述电位。另外，也可以不对靶材架320a、靶材架320b、衬底架370和磁铁架332中的全部施加电位。例如，衬底架370也可以处于电浮动状态。在图28A中示出施加在连接于靶材架320a的端子V1与连接于靶材架320b的端子V4之间电位高低互相调换的电位的所谓的AC溅射法的例子，但本发明的一个方式不局限于此。
在图28A中，示出不使垫板310a及靶材架320a与磁铁单元330a及磁铁架332电连接的例子，但是不局限于此。例如，垫板310a及靶材架320a也可以与磁铁单元330a及磁铁架332电连接，并且，也可以对垫板310a、靶材架320a、磁铁单元330a及磁铁架332施加相同电位。在本例子中，不使垫板310b及靶材架320b与磁铁单元330b及磁铁架332电连接，但是电连接关系不局限于此。例如，垫板310a及靶材架320b也可以与磁铁单元330b及磁铁架332电连接，并且，也可以对垫板310a、靶材架320b、磁铁单元330b及磁铁架332施加相同电位。
为了进一步提高所得到的氧化物半导体膜的结晶性，也可以提高衬底360的温度。通过提高衬底360的温度，可以促进衬底360附近的溅射粒子的迁移。因此，可以沉积密度更高且结晶性更高的氧化物半导体膜。注意，衬底360的温度例如为室温以上且低于340℃，优选为室温以上且300℃以下，更优选为100℃以上且250℃以下，进一步优选为100℃以上且200℃以下。
另外，靶材300a与衬底360之间的垂直距离为10mm以上且600mm以下，优选为20mm以上且400mm以下，更优选为30mm以上且200mm以下，进一步优选为40mm以上且100mm以下。在上述范围内靶材300a与衬底360之间的垂直距离小得足以有时抑制溅射粒子到达衬底360之前能量降低。另外，在上述范围内靶材300a与衬底360之间的垂直距离大得足以使溅射粒子入射到衬底360时的方向接近于垂直，因此有时可以减轻溅射粒子的碰撞所导致的衬底360的损伤。
另外，靶材300b与衬底360之间的垂直距离为10mm以上且600mm以下，优选为20mm以上且400mm以下，更优选为30mm以上且200mm以下，进一步优选为40mm以上且100mm以下。在上述范围内靶材300b与衬底360之间的垂直距离小得足以有时抑制溅射粒子到达衬底360之前能量降低。另外，在上述范围内靶材300b与衬底360之间的垂直距离大得足以使溅射粒子入射到衬底360时的方向接近于垂直，因此有时可以减轻溅射粒子的碰撞所导致的衬底360的损伤。
[对向靶材型溅射装置(VDSP)]
接着，对对向靶材型溅射装置进行说明。图29A是对向靶材型溅射装置的沉积室的截面图。图29A所示的沉积室包括靶材300a、靶材300b、保持靶材300a的垫板310a、保持靶材300b的垫板310b、隔着垫板310a配置在靶材300a的背面的磁铁单元330a以及隔着垫板310b配置在靶材300b的背面的磁铁单元330b。衬底架370配置在靶材300a与靶材300b之间。在将衬底360搬入沉积室之后，将衬底360固定于衬底架370。
如图29A所示，垫板310a和垫板310b连接于用来施加电位的电源390和电源391。优选使用交替相反地施加高电位和低电位的AC电源作为连接于垫板310a的电源390及连接于垫板310b的电源391。图29A示出使用AC电源作为电源390和电源391的例子，但是本发明的一个方式不局限于此。例如，也可以使用RF电源、DC电源等作为电源390和电源391。或者，作为电源390和电源391也可以使用不同种类的电源。
衬底架370优选连接于GND。另外，衬底架370也可以处于浮动状态。
图29B和图29C示出沿图29A的点划线A-B间的等离子体340的电位分布。图29B示出对垫板310a施加高电位且对垫板310b施加低电位时的电位分布。此时，使阳离子向靶材300b加速。图29C示出对垫板310a施加低电位且对垫板310b施加高电位时的电位分布。此时，使阳离子向靶材300a加速。为了形成本发明的一个方式的氧化物半导体膜，可以交替转换图29B和图29C所示的状态。
另外，优选在等离子体340完全到达衬底360的表面的状态下形成本发明的一个方式的氧化物半导体膜。例如，如图29A所示，优选在等离子体340中配置有衬底架370及衬底360。特别优选在等离子体340的正柱区中配置有衬底架370及衬底360。等离子体340的正柱区相当于在图29B和图29C所示的电位分布中位于A-B间的中间附近的电位分布梯度小的区域。如图29A所示，在等离子体340的正柱区中配置衬底360，使得衬底360不被暴露于等离子体340中的强电场部，由此衬底360因等离子体340受到的损伤少，可以减少缺陷。
另外，因为可以提高靶材300a及靶材300b的使用效率，所以优选如图29A所示那样在沉积中在等离子体340中配置有衬底架370及衬底360。
如图29A所示，以L1为衬底架370与靶材300a之间的水平距离，并以L2为衬底架370与靶材300b之间的水平距离。在图29A中的水平方向上，L1和L2的长度优选都与衬底360的长度相等。另外，如上所述，优选适当地调整L1和L2以使衬底360位于等离子体340的正柱区中。例如，L1和L2都可以为10mm以上且200mm以下。
在图29A所示的结构中，靶材300a和靶材300b以彼此平行且相对的方式配置。另外，磁铁单元330a和磁铁单元330b以异极相对的方式配置。此时，磁力线从磁铁单元330b向磁铁单元330a延伸。因此，当进行沉积时，等离子体340封闭在由磁铁单元330a和磁铁单元330b形成的磁场。衬底架370及衬底360被配置在靶材300a与靶材300b相对的区域(也称为靶材间区域)。另外，在图29A中，平行于靶材300a和靶材300b相对的方向地配置衬底架370及衬底360，但是也可以倾斜于靶材300a和靶材300b相对的方向地配置衬底架370及衬底360。例如，通过使衬底架370及衬底360倾斜30°以上且60°以下(典型为45°)，可以提高在沉积时垂直到达衬底360的溅射粒子的比率。
图30所示的结构与图29A所示的结构的不同点是：在图30中，靶材300a和靶材300b以不是平行而是倾斜地相对的方式(V字型状地)配置。因此，就靶材的配置方式以外的点参照图29A的说明。另外，磁铁单元330a和磁铁单元330b以异极相对的方式配置。衬底架370及衬底360被配置在靶材间区域。通过如图30所示那样配置靶材300a和靶材300b，可以提高到达衬底360的溅射粒子的比例，由此可以提高沉积速度。
另外，在图29A中，示出将衬底架370及衬底360配置在等离子体340中的状态，但是不局限于此。例如，如图31所示，也可以将衬底架370及衬底360配置在等离子体340的外侧。通过使衬底360不暴露于等离子体340的高电场区域中，可以减少由等离子体340导致的损伤。但是，衬底360离等离子体340越远，靶材300a及靶材300b的使用效率越低。另外，如图31所示，衬底架370的位置优选可变。
另外，衬底架370配置在靶材间区域的上侧，但是也可以配置在该区域的下侧。另外，也可以配置在下侧和上侧的双方。通过将衬底架370配置在该区域的下侧和上侧，可以对两个以上的衬底同时进行沉积，由此可以提高生产率。
对向靶材型溅射装置即使在高真空下也可以稳定地生成等离子体。例如，在0.005Pa以上且0.09Pa以下也可以进行沉积。其结果是，可以降低在进行沉积时混入的杂质的浓度。
通过使用对向靶材型溅射装置，可以在高真空下进行沉积，或者可以进行由等离子体导致的损伤少的沉积，所以即使在衬底360的温度低的情况下也可以形成结晶性高的膜。例如，即使在衬底360的温度低(例如，室温以上且低于100℃)的情况下也可以形成结晶性高的膜。
图32A示出对向靶材型溅射装置的其他的例子。
图32A是对向靶材型溅射装置的沉积室的截面示意图。与图29A所示的沉积室不同，图32A所示的沉积室包括靶材屏蔽322及靶材屏蔽323。此外，还包括与垫板310a及垫板310b连接的电源391。
如图32A所示，靶材屏蔽322及靶材屏蔽323连接到GND。换而言之，在被供应电源391的电位的垫板310a及垫板310b与被供应GND的靶材屏蔽322及靶材屏蔽323之间施加的电位差形成等离子体340。
另外，优选在等离子体340完全到达衬底360的表面的状态下形成本发明的一个方式的氧化物半导体膜。例如，如图32A所示，优选在等离子体340中配置有衬底架370及衬底360。特别优选在等离子体340的正柱区中配置有衬底架370及衬底360。等离子体的正柱区相当于电位分布梯度小的区域。如图32A所示，在等离子体340的正柱区中配置衬底360，使得衬底360不被暴露于等离子体340中的强电场部，由此衬底360因等离子体340受到的损伤少，可以获得膜质良好的氧化物。
另外，因为可以提高靶材300a及靶材300b的使用效率，所以优选如图32A所示那样在沉积中在等离子体340中配置有衬底架370及衬底360。
如图32A所示，以L1为衬底架370与靶材300a之间的水平距离，并以L2为衬底架370与靶材300b之间的水平距离。在图32A中的水平方向上，L1和L2的长度优选都与衬底360的长度相等。另外，如上所述，优选适当地调整L1和L2以使衬底360位于等离子体340的正柱区中。
另外，在图32A中，示出将衬底架370及衬底360配置在等离子体340中的状态，但是不局限于此。例如，如图32B所示，也可以将衬底架370及衬底360配置在等离子体340的外侧。通过使衬底360不暴露于等离子体340的高电场区域中，可以减少由等离子体340导致的损伤。但是，衬底360离等离子体340越远，靶材300a及靶材300b的使用效率越低。另外，如图32B所示，衬底架370的位置优选可变。
另外，如图32B所示，衬底架370配置在靶材间区域的上侧，但是也可以配置在该区域的下侧。另外，也可以配置在下侧和上侧的双方。通过将衬底架370配置在该区域的下侧和上侧，可以对两个以上的衬底同时进行沉积，由此可以提高生产率。
在上述对向靶材型溅射装置中，等离子体封闭在靶材间的磁场，所以可以减轻衬底的等离子体损伤。此外，根据靶材的倾斜可以减小溅射粒子对衬底的入射角度，所以可以提高沉积膜的台阶覆盖性。另外，可以在高真空下进行沉积，所以可以降低混入膜中的杂质的浓度。
在沉积室中，也可以设置平行板型溅射装置、离子束溅射装置。
〈3-2.沉积装置〉
下面说明具备能够形成本发明的一个方式的氧化物半导体膜的沉积室的沉积装置的结构。
首先，参照图33至图34C说明在沉积时等杂质很少混入膜中的沉积装置的结构。
图33示意性地示出单片式多室(single wafer multi-chamber)沉积装置2700的俯视图。沉积装置2700包括：具备收纳衬底的盒式接口(cassette port)2761和进行衬底对准的对准接口(alignment port)2762的大气侧衬底供应室2701；从大气侧衬底供应室2701传送衬底的大气侧衬底传送室2702；进行衬底的搬入且将室内的压力从大气压切换为减压或从减压切换为大气压的装载闭锁室2703a；进行衬底的搬出且将室内的压力从减压切换为大气压或从大气压切换为减压的卸载闭锁室2703b；进行真空中的衬底的传送的传送室2704；对衬底进行加热的衬底加热室2705；以及配置有靶材且进行沉积的沉积室2706a、沉积室2706b及沉积室2706c。关于沉积室2706a、沉积室2706b及沉积室2706c的结构，可以参照上述沉积室。
大气侧衬底传送室2702与装载闭锁室2703a以及卸载闭锁室2703b连接，装载闭锁室2703a以及卸载闭锁室2703b与传送室2704连接，传送室2704与衬底加热室2705、沉积室2706a、沉积室2706b以及沉积室2706c连接。
在各室的连接部设置有闸阀2764，可以独立地保持除了大气侧衬底供应室2701及大气侧衬底传送室2702以外的各室的真空状态。大气侧衬底传送室2702及传送室2704具有传送机器人2763，可以传送衬底。
衬底加热室2705优选兼作等离子体处理室。沉积装置2700可以在处理之间以不暴露于大气的方式传送衬底，由此可以抑制杂质吸附到衬底上。另外，可以自由地决定沉积、加热处理等的顺序。传送室、沉积室、装载闭锁室、卸载闭锁室以及衬底加热室的数量不局限于上述数量，可以根据设置它们的空间或工序条件适当地决定。
接着，图34A至图34C示出沿着图33所示的沉积装置2700的点划线V1-V2、点划线W1-W2及点划线W2-W3的截面。
图34A示出衬底加热室2705和传送室2704的截面，衬底加热室2705具有能够收纳衬底的多个加热载物台2765。衬底加热室2705通过阀与真空泵2770连接。作为真空泵2770，例如可以使用干燥泵、机械增压泵等。
作为可以用于衬底加热室2705的加热机构，例如也可以使用利用电阻发热体等进行加热的加热机构。或者，也可以使用利用被加热的气体等的介质的热传导或热辐射来进行加热的加热机构。例如，可以使用GRTA(Gas Rapid Thermal Anneal：气体快速热退火)、LRTA(Lamp Rapid Thermal Anneal：灯快速热退火)等的RTA(Rapid Thermal Anneal：快速热退火)。LRTA通过卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯、高压汞灯等的灯发射的光(电磁波)的辐射来加热被处理物。GRTA利用高温气体进行加热处理。作为气体使用惰性气体。
衬底加热室2705通过质量流量控制器2780与精制器2781连接。注意，虽然根据气体种类的数目决定质量流量控制器2780和精制器2781的数目，但是为了便于理解只示出一个质量流量控制器2780和一个精制器。作为导入到衬底加热室2705中的气体，可以使用露点为-80℃以下，优选为-100℃以下的气体，例如可以使用氧气体、氮气体及稀有气体(氩气体等)。
传送室2704具有传送机器人2763。传送机器人2763能够将衬底传送到各室。传送室2704通过阀与真空泵2770以及低温泵2771连接。通过采用上述结构，在传送室2704内的压力为大气压至低真空或中真空(几百Pa至0.1Pa左右)的范围时可以使用真空泵2770进行抽空，然后切换阀，在传送室2704内的压力为中真空至高真空或超高真空(0.1Pa至1×10- 7Pa左右)的范围时可以使用低温泵2771进行抽空。
例如也可以使两个以上的低温泵2771与传送室2704并联连接。通过采用上述结构，即使一个低温泵在进行再生中也可以使用其他的低温泵进行排气。注意，上述再生是指释放在低温泵中积存的分子(或原子)的处理。当低温泵积存过多分子(或原子)时其排气能力降低，由此定期进行再生。
图34B示出沉积室2706b、传送室2704、装载闭锁室2703a的截面。
在此，参照图34B说明沉积室(溅射室)的详细结构。图34B所示的沉积室2706b包括靶材2766a、靶材2766b、靶材屏蔽2767a、靶材屏蔽2767b、磁铁单元2790a、磁铁单元2790b、衬底架2768及电源2791。虽然未图示，但是靶材2766a及靶材2766b都隔着垫板固定于靶材架。靶材2766a及靶材2766b与电源2791电连接。磁铁单元2790a及磁铁单元2790b分别配置在靶材2766a及靶材2766b的背面上。靶材屏蔽2767a及靶材屏蔽2767b分别以围绕靶材2766a及靶材2766b的端部的方式配置。在此，衬底架2768支撑衬底2769。衬底架2768隔着可动构件2784固定于沉积室2706b。可以由可动构件2784将衬底架2768移动到靶材2766a与靶材2766b之间的区域(也称为靶材间区域)。例如，通过将支撑衬底2769的衬底架2768配置在靶材间区域，有时可以减轻等离子体所引起的损伤。虽然未图示，但是衬底架2768也可以具备保持衬底2769的衬底保持机构或从背面对衬底2769进行加热的背面加热器等。
靶材屏蔽2767a及靶材屏蔽2767b可以抑制从靶材2766a及靶材2766b溅射出的粒子沉积在不希望的区域。另外，优选对靶材屏蔽2767a及靶材屏蔽2767b进行加工来防止沉积的溅射粒子剥离。例如，可以进行使表面粗糙度增加的喷砂处理或者在靶材屏蔽2767a及靶材屏蔽2767b的表面设置凹凸。
沉积室2706b通过气体加热机构2782与质量流量控制器2780连接，气体加热机构2782通过质量流量控制器2780与精制器2781连接。利用气体加热机构2782可以将导入到沉积室2706b的气体加热为40℃以上且400℃以下，优选为50℃以上且200℃以下。注意，虽然根据气体种类的数目决定气体加热机构2782、质量流量控制器2780和精制器2781的数目，但是为了便于理解只示出一个气体加热机构2782、一个质量流量控制器2780和一个精制器2781。作为导入到沉积室2706b的气体，优选使用露点为-80℃以下，优选为-100℃以下的气体，例如使用氧气体、氮气体及稀有气体(氩气体等)。
当在气体导入口的前面设置精制器时，将从精制器到沉积室2706b的管道的长度设定为10m以下，优选为5m以下，更优选为1m以下。通过将管道的长度设定为10m以下、5m以下或1m以下，可以根据管道长度减少来自管道的释放气体的影响。再者，气体的管道优选使用内部由氟化铁、氧化铝或氧化铬等覆盖的金属管道。例如与SUS316L-EP管道相比，上述管道所释放的包含杂质的气体的量少，而可以降低杂质混入气体。作为管道的接头，优选使用高性能超小型金属垫片接头(UPG接头)。通过使用金属构成管道的全部，与使用树脂等的情况相比，可以降低所产生的释放气体及外部泄漏的影响，所以是优选的。
沉积室2706b通过阀与涡轮分子泵2772以及真空泵2770连接。
在沉积室2706b中设置有低温冷阱2751。
低温冷阱2751是能够吸附水等的熔点较高的分子(或原子)的机构。涡轮分子泵2772能够稳定地排出大分子(或原子)且维修频度低，因此在生产率上占有优势，但是排氢、排水的能力较低。于是，为了提高排出水等的能力，采用低温冷阱2751与沉积室2706b连接的结构。低温冷阱2751的制冷机的温度为100K以下，优选为80K以下。当低温冷阱2751具有多个制冷机时，通过使每个制冷机的温度为不同，可以高效率地进行排气，所以是优选的。例如，可以将第一阶段的制冷机的温度设定为100K以下，将第二阶段的制冷机的温度设定为20K以下。通过使用钛升华泵代替低温冷阱，有时可以进一步实现高真空。此外，通过使用离子泵代替低温冷阱及涡轮分子泵，有时可以进一步实现高真空。
沉积室2706b的排气方法不局限于上述方法，也可以与上述传送室2704的排气方法(利用低温泵及真空泵的排气方法)同样。当然，传送室2704的排气方法也可以与沉积室2706b(利用涡轮分子泵及真空泵的排气方法)同样。
优选将上述传送室2704、衬底加热室2705和沉积室2706b的背压(全压)以及各气体分子(原子)的分压设定为如下。尤其是，为了防止杂质混入形成的膜，需要考虑沉积室2706b的背压以及各气体分子(原子)的分压。
上述各室的背压(全压)为1×10-4Pa以下，优选为3×10-5Pa以下，更优选为1×10- 5Pa以下。上述各室的质量电荷比(m/z)是18的气体分子(原子)的分压为3×10-5Pa以下，优选为1×10-5Pa以下，更优选为3×10-6Pa以下。此外，上述各室的m/z是28的气体分子(原子)的分压为3×10-5Pa以下，优选为1×10-5Pa以下，更优选为3×10-6Pa以下。上述各室的m/z是44的气体分子(原子)的分压为3×10-5Pa以下，优选为1×10-5Pa以下，更优选为3×10-6Pa以下。
真空处理室内的全压及分压可以使用质量分析器测量。例如，使用由ULVAC，Inc.制造的四极质量分析器(也称为Q-mass)QuleeCGM-051即可。
优选的是上述传送室2704、衬底加热室2705及沉积室2706b的外部泄漏及内部泄漏少。
例如，上述传送室2704、衬底加热室2705及沉积室2706b的泄漏率为3×10-6Pa·m3/s以下，优选为1×10-6Pa·m3/s以下。m/z是18的气体分子(原子)的泄漏率为1×10-7Pa·m3/s以下，优选为3×10-8Pa·m3/s以下。m/z是28的气体分子(原子)的泄漏率为1×10-5Pa·m3/s以下，优选为1×10-6Pa·m3/s以下。m/z是44的气体分子(原子)的泄漏率为3×10-6Pa·m3/s以下，优选为1×10-6Pa·m3/s以下。
泄漏率可以根据利用上述质量分析器测量出的全压及分压算出。
泄漏率取决于外部泄漏及内部泄漏。外部泄漏是指由于微小的孔或密封不良等，气体从真空***的外部流入的现象。内部泄漏起因于来自真空***中的阀等隔板的泄漏或来自内部构件的释放气体。为了将泄漏率设定为上述数值以下，需要从外部泄漏及内部泄漏的两个方面采取措施。
例如，优选使用金属垫片对沉积室2706b的开闭部分进行密封。金属垫片优选使用由氟化铁、氧化铝或氧化铬覆盖的金属。金属垫片的紧密性比O形环高，因此可以降低外部泄漏。通过利用钝态的由氟化铁、氧化铝、氧化铬等覆盖的金属，可以抑制从金属垫片释放的包含杂质的释放气体，由此可以降低内部泄漏。
作为构成沉积装置2700的构件，使用包含杂质的释放气体少的铝、铬、钛、锆、镍或钒。另外，也可以使用上述构件覆盖含有铁、铬及镍等的合金。含有铁、铬及镍等的合金具有刚性，耐热且适于加工。在此，通过进行抛光等减少构件表面的凹凸以缩小表面积，可以减少释放气体。
或者，也可以使用氟化铁、氧化铝、氧化铬等覆盖上述沉积装置2700的构件。
优选沉积装置2700的构件尽量只由金属构成，例如当设置由石英等构成的观察窗(viewing window)等时，为了抑制释放气体，优选由较薄的氟化铁、氧化铝或氧化铬等覆盖表面。
虽然存在于沉积室内的吸附物吸附于内壁等而不影响到沉积室的压力，但是该吸附物成为对沉积室进行排气时产生的气体释放的原因。因此，虽然泄漏率与排气速度不相关，但是使用排气能力高的泵尽量地使存在于沉积室内的吸附物脱离预先进行排气是十分重要的。为了促进吸附物的脱离，也可以对沉积室进行烘烤。通过进行烘烤，可以将吸附物的脱离速度提高10倍左右。烘烤以100℃以上且450℃以下的温度进行即可。此时，通过一边将惰性气体导入沉积室一边去除吸附物，可以进一步提高仅通过排气不容易脱离的水等的脱离速度。通过将所导入的惰性气体加热至与烘烤温度相同程度的温度，可以进一步提高吸附物的脱离速度。这里，作为惰性气体优选使用稀有气体。根据形成的膜的种类，也可以使用氧等代替惰性气体。例如，当进行氧化物的沉积时，有时优选使用主要成分的氧。优选使用灯进行烘烤。
另外，优选通过导入被加热的稀有气体等惰性气体或氧等提高沉积室内的压力，并在经过一定时间之后再次对沉积室进行排气处理。可以由被加热的气体的导入使沉积室内的吸附物脱离，由此可以减少存在于沉积室内的杂质。有效的是将该处理反复进行2次以上且30次以下，优选为5次以上且15次以下。具体地，通过导入40℃以上且400℃以下，优选为50℃以上且200℃以下的惰性气体或氧等来使沉积室内的压力设定为0.1Pa以上且10kPa以下，优选为1Pa以上且1kPa以下，更优选为5Pa以上且100Pa以下，并将保持压力的期间设定为1分以上且300分以下，优选为5分以上且120分以下，即可。然后，对沉积室进行排气5分以上且300分以下，优选为10分以上且120分以下。
另外，通过进行伪沉积也可以进一步提高吸附物的脱离速度。伪沉积是指通过溅射法等对伪衬底进行沉积以在伪衬底上及沉积室内壁沉积膜，来将沉积室内的杂质及沉积室内壁的吸附物封闭在膜中。作为伪衬底优选使用释放气体少的衬底。通过进行伪沉积可以降低后面形成的膜中的杂质浓度。另外，可以与烘烤同时进行伪沉积。
接着，说明图34B所示的传送室2704和装载闭锁室2703a以及图34C所示的大气侧衬底传送室2702和大气侧衬底供应室2701的详细结构。图34C示出大气侧衬底传送室2702和大气侧衬底供应室2701的截面。
关于图34B所示的传送室2704，参照图34A所示的传送室2704的记载。
装载闭锁室2703a具有衬底递送载物台2752。装载闭锁室2703a将压力从减压上升到大气压，当将装载闭锁室2703a的压力上升到大气压时，衬底递送载物台2752从设置在大气侧衬底传送室2702中的传送机器人2763接收衬底。然后，在对装载闭锁室2703a进行抽空而处于减压状态之后，设置在传送室2704中的传送机器人2763从衬底递送载物台2752接收衬底。
装载闭锁室2703a通过阀与真空泵2770以及低温泵2771连接。关于真空泵2770、低温泵2771的排气***的连接方法，可以参照传送室2704的连接方法，所以这里省略说明。图33所示的卸载闭锁室2703b可以采用与装载闭锁室2703a相同的结构。
大气侧衬底传送室2702具有传送机器人2763。通过传送机器人2763可以进行盒式接口2761和装载闭锁室2703a之间的衬底的递送。另外，也可以在大气侧衬底传送室2702、大气侧衬底供应室2701的上方设置用来去除尘屑或微粒的机构如HEPA过滤器(HighEfficiency Particulate Air Filter：高效空气净化器)等。
大气侧衬底供应室2701具有多个盒式接口2761。盒式接口2761可以收纳多个衬底。
靶材的表面温度为100℃以下，优选为50℃以下，更优选为室温程度(典型的是25℃)。对应大面积衬底的溅射装置大多使用大面积的靶材。但是，没有接缝地制造具有对应大面积的尺寸的靶材是困难的。在实际制造时，将多个靶材以尽量没有间隙的方式排列成较大的形状，但是无论怎样总会有微小的间隙。当靶材的表面温度升高时，有时锌等从该微小的间隙挥发，导致间隙渐渐变大。当间隙变大时，有时用于垫板及用来粘合垫板与靶材的粘合构件的金属也被溅射，这成为导致杂质浓度变高的主要原因。因此，优选充分冷却靶材。
具体地，作为垫板使用具有高导电性及高散热性的金属(具体的是铜)。通过在垫板内形成沟槽部并使充分量的冷却水流过该沟槽部，可以高效率地冷却靶材。
通过使用上述沉积装置，可以形成利用SIMS测得的氢浓度低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3的氧化物半导体膜。
另外，可以形成利用SIMS测得的氮浓度为5×1018atoms/cm3以下，优选为1×1018atoms/cm3以下的氧化物半导体膜。
另外，可以形成利用SIMS测得的碳浓度为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下的氧化物半导体膜。
杂质及氧缺陷少的氧化物半导体膜的载流子密度低。具体而言，可以使载流子密度小于8×1011/cm3，优选小于1×1011/cm3，更优选小于1×1010/cm3，且是1×10-9/cm3以上。将这样的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。该氧化物半导体膜的杂质浓度和缺陷态密度低。即，可以说该氧化物半导体膜是具有稳定特性的氧化物半导体膜。
另外，可以形成利用TDS测得的m/z是2(例如，氢分子)的气体分子(原子)、m/z是18的气体分子(原子)、m/z是28的气体分子(原子)及m/z是44的气体分子(原子)的释放量都为1×1019个/cm3以下，优选为1×1018个/cm3以下的氧化物半导体膜。
通过使用上述沉积装置，可以抑制杂质混入氧化物半导体膜。并且，通过利用上述沉积装置形成接触于氧化物半导体膜的膜，可以抑制杂质从接触于氧化物半导体膜的膜混入氧化物半导体膜。
本实施方式所示的结构可以与其他实施方式或其他实施例所示的结构适当地组合而实施。
实施方式4
在本实施方式中，使用图35A至图35C说明包括本发明的一个方式的半导体装置的显示装置。
<4.显示装置>
图35A所示的显示装置包括：具有显示元件的像素的区域(以下称为像素部502)；配置在像素部502外侧并具有用来驱动像素的电路的电路部(以下称为驱动电路部504)；具有保护元件的功能的电路(以下称为保护电路506)；以及端子部507。此外，也可以不设置保护电路506。
驱动电路部504的一部分或全部与像素部502优选形成在同一衬底上。由此，可以减少构件的数量或端子的数量。当驱动电路部504的一部分或全部与像素部502不形成在同一衬底上时，驱动电路部504的一部分或全部可以通过COG或TAB(Tape AutomatedBonding：卷带自动结合)安装。
像素部502包括用来驱动配置为X行(X为2以上的自然数)Y列(Y为2以上的自然数)的多个显示元件的电路(以下称为像素电路501)，驱动电路部504包括输出用来选择像素的信号(扫描信号)的电路(以下称为栅极驱动器504a)以及供应用来驱动像素中的显示元件的信号(数据信号)的电路(以下称为源极驱动器504b)等驱动电路。
栅极驱动器504a具有移位寄存器等。栅极驱动器504a通过端子部507接收用来驱动移位寄存器的信号并输出信号。例如，栅极驱动器504a被输入起始脉冲信号、时钟信号等并输出脉冲信号。栅极驱动器504a具有控制被供应扫描信号的布线(以下称为扫描线GL_1至GL_X)的电位的功能。另外，也可以设置多个栅极驱动器504a，并通过多个栅极驱动器504a各别控制扫描线GL_1至GL_X。或者，栅极驱动器504a具有供应初始化信号的功能。但是，不局限于此，栅极驱动器504a也可以供应其他信号。
源极驱动器504b具有移位寄存器等。源极驱动器504b通过端子部507接收用来驱动移位寄存器的信号和从其中得出数据信号的信号(图像信号)。源极驱动器504b具有根据图像信号生成写入到像素电路501的数据信号的功能。另外，源极驱动器504b具有响应于由于起始脉冲信号、时钟信号等的输入产生的脉冲信号来控制数据信号的输出的功能。另外，源极驱动器504b具有控制被供应数据信号的布线(以下称为数据线DL_1至DL_Y)的电位的功能。或者，源极驱动器504b具有供应初始化信号的功能。但是，不局限于此，源极驱动器504b可以供应其他信号。
源极驱动器504b例如使用多个模拟开关等来构成。源极驱动器504b通过依次使多个模拟开关开启而可以输出对图像信号进行时间分割所得到的信号作为数据信号。此外，也可以使用移位寄存器等构成源极驱动器504b。
脉冲信号及数据信号分别通过被供应扫描信号的多个扫描线GL之一及被供应数据信号的多个数据线DL之一被输入到多个像素电路501的每一个。另外，栅极驱动器504a控制多个像素电路501的每一个中的数据信号的写入及保持。例如，脉冲信号通过扫描线GL_m(m是X以下的自然数)从栅极驱动器504a被输入到第m行第n列的像素电路501，数据信号根据扫描线GL_m的电位通过数据线DL_n(n是Y以下的自然数)从源极驱动器504b被输入到第m行第n列的像素电路501。
图35A所示的保护电路506例如连接于作为栅极驱动器504a和像素电路501之间的布线的扫描线GL。或者，保护电路506连接于作为源极驱动器504b和像素电路501之间的布线的数据线DL。或者，保护电路506可以连接于栅极驱动器504a和端子部507之间的布线。或者，保护电路506可以连接于源极驱动器504b和端子部507之间的布线。此外，端子部507是指设置有用来从外部的电路对显示装置输入电源、控制信号及图像信号的端子的部分。
保护电路506是在对与其连接的布线供应一定范围之外的电位时使该布线与其他布线之间导通的电路。
如图35A所示，通过对像素部502和驱动电路部504设置保护电路506，可以提高显示装置对因ESD(Electro Static Discharge：静电放电)等而产生的过电流的耐性。但是，保护电路506的结构不局限于此，例如，也可以采用将栅极驱动器504a与保护电路506连接的结构或将源极驱动器504b与保护电路506连接的结构。或者，也可以采用将端子部507与保护电路506连接的结构。
另外，虽然在图35A中示出由栅极驱动器504a和源极驱动器504b形成驱动电路部504的例子，但不局限于此。例如，也可以只形成栅极驱动器504a并安装形成有另外准备的源极驱动电路的衬底(例如，由单晶半导体膜或多晶半导体膜形成的驱动电路衬底)。
另外，图35A所示的多个像素电路501例如可以采用图35B所示的结构。
图35B所示的像素电路501包括液晶元件570、晶体管550以及电容器560。可以将前面的实施方式所示的晶体管适用于晶体管550。
根据像素电路501的规格适当地设定液晶元件570的一对电极中的一个电极的电位。根据被写入的数据设定液晶元件570的取向状态。此外，也可以对多个像素电路501的每一个所具有的液晶元件570的一对电极中的一个电极供应公共电位。此外，对一个行内的像素电路501所具有的液晶元件570的一对电极之一供应的电位可以不同于对另一行内的像素电路501所具有的液晶元件570的一对电极之一供应的电位。
例如，作为包括液晶元件570的显示装置的驱动方法也可以使用如下模式：TN(Twisted Nematic：扭曲向列)模式；STN(Super-Twisted Nematic：超扭曲向列)模式；VA(Vertical Alignment：垂直取向)模式；MVA(Multi-Domain Vertical Alignment：多域垂直取向)模式；PVA(Patterned Vertical Alignment：垂直取向构型)模式；IPS(In-Plane-Switching：平面转换)模式；FFS(Fringe Field Switching：边缘场切换)模式；ASM(Axially Symmetric Aligned Micro-cell：轴对称排列微单元)模式；OCB(OpticallyCompensated Birefringence：光学补偿弯曲)模式；FLC(Ferroelectric Liquid Crystal：铁电性液晶)模式；AFLC(AntiFerroelectric Liquid Crystal：反铁电液晶)模式；或TBA(Transverse Bend Alignment：横向弯曲取向)模式等。
另外，作为显示装置的驱动方法，除了上述驱动方法之外，还有ECB(ElectricallyControlled Birefringence：电控双折射)模式、PDLC(Polymer Dispersed LiquidCrystal：聚合物分散液晶)模式、PNLC(Polymer Network Liquid Crystal：聚合物网络液晶)模式、宾主模式等。但是，不局限于此，作为液晶元件及其驱动方式可以使用各种液晶元件及驱动方式。
在第m行第n列的像素电路501中，晶体管550的源电极和漏电极中的一个与数据线DL_n电连接，源极和漏极中的另一个与液晶元件570的一对电极中的另一个电极电连接。此外，晶体管550的栅电极与扫描线GL_m电连接。晶体管550具有通过被开启或关闭而控制数据信号的写入的功能。
电容器560的一对电极中的一个电极与被供应电位的布线(以下，称为电位供应线VL)电连接，另一个电极与液晶元件570的一对电极中的另一个电极电连接。此外，根据像素电路501的规格适当地设定电位供应线VL的电位。电容器560具有储存被写入的数据的存储电容器的功能。
例如，在包括图35B所示的像素电路501的显示装置中，通过图35A所示的栅极驱动器504a依次选择各行的像素电路501，并使晶体管550开启而写入数据信号。
当晶体管550被关闭时，被写入数据的像素电路501成为保持状态。通过按行依次进行上述步骤，可以显示图像。
图35A所示的多个像素电路501例如可以采用图35C所示的结构。
图35C所示的像素电路501包括晶体管552及554、电容器562以及发光元件572。可以将前面的实施方式所示的晶体管应用于晶体管552和/或晶体管554。
晶体管552的源电极和漏电极中的一个电连接于被供应数据信号的布线(数据线DL_n)。并且，晶体管552的栅电极电连接于被供应栅极信号的布线(扫描线GL_m)。
晶体管552具有通过被开启或关闭而控制数据信号的写入的功能。
电容器562的一对电极中的一个电极电连接于被供应电位的布线(以下，称为电位供应线VL_a)，另一个电极电连接于晶体管552的源电极和漏电极中的另一个。
电容器562具有储存被写入的数据的存储电容器的功能。
晶体管554的源电极和漏电极中的一个电连接于电位供应线VL_a。并且，晶体管554的栅电极电连接于晶体管552的源电极和漏电极中的另一个。
发光元件572的阳极和阴极中的一个电连接于电位供应线VL_b，另一个电连接于晶体管554的源电极和漏电极中的另一个。
作为发光元件572，例如可以使用有机电致发光元件(也称为有机EL元件)等。注意，发光元件572并不局限于有机EL元件，也可以为由无机材料构成的无机EL元件。
此外，电位供应线VL_a和电位供应线VL_b中的一个被施加高电源电位VDD，另一个被施加低电源电位VSS。
例如，在包括图35C所示的像素电路501的显示装置中，通过图35A所示的栅极驱动器504a依次选择各行的像素电路501，并使晶体管552开启而写入数据信号。
当晶体管552被关闭时，被写入数据的像素电路501成为保持状态。并且，流过晶体管554的源电极与漏电极之间的电流量根据写入的数据信号的电位被控制，发光元件572以对应于流过的电流量的亮度发光。通过按行依次进行上述步骤，可以显示图像。
另外，在本实施方式中，虽然作为显示装置的显示元件的例子示出了包括液晶元件570及发光元件572的结构，但不局限于此，显示装置也可以包括各种各样的元件。
上述显示装置例如包括液晶元件、EL元件(包含有机材料和无机材料的EL元件、有机EL元件或无机EL元件)、LED(白色LED、红色LED、绿色LED、蓝色LED等)、晶体管(根据电流而发光的晶体管)、电子发射元件、电子墨水、电泳元件、光栅光阀(GLV)、等离子体显示器面板(PDP)、使用微电机***(MEMS)的显示元件、数字微镜设备(DMD)、数字微快门(DMS)、MIRASOL(在日本注册的商标)、IMOD(干涉测量调节)元件、快门方式的MEMS显示元件、光干涉方式的MEMS显示元件、电润湿(electrowetting)元件、压电陶瓷显示器和使用碳纳米管的显示元件等中的至少一个。除此之外，还可以包括其对比度、亮度、反射率、透射率等因电或磁作用变化的显示媒体。作为使用电子发射元件的显示装置的例子，有场致发射显示器(FED)或SED方式平面型显示器(SED：Surface-conduction Electron-emitter Display：表面传导电子发射显示器)等。作为使用液晶元件的显示装置的例子，有液晶显示器(透射式液晶显示器、半透射式液晶显示器、反射式液晶显示器、直观式液晶显示器、投射式液晶显示器)等。作为使用电子墨水或电泳元件的显示装置的一个例子，有电子纸等。注意，当实现半透射式液晶显示器或反射式液晶显示器时，使像素电极的一部分或全部具有反射电极的功能，即可。例如，使像素电极的一部分或全部包含铝、银等，即可。此时，也可以将SRAM等存储电路设置在反射电极下。由此，可以进一步降低功耗。
此外，作为本实施方式的显示装置的显示方式，可以采用逐行扫描方式或隔行扫描方式等。此外，作为当进行彩色显示时在像素中控制的颜色要素，不局限于RGB(R表示红色，G表示绿色，B表示蓝色)这三种颜色。例如，可以由R像素、G像素、B像素及W(白色)像素的四个像素构成。或者，如PenTile排列那样，也可以由RGB中的两个颜色构成一个颜色要素，并根据颜色要素选择不同的两个颜色来构成。或者可以对RGB追加黄色(yellow)、青色(cyan)、品红色(magenta)等中的一种以上的颜色。另外，各个颜色要素的点的显示区域的大小可以不同。但是，所公开的发明不局限于彩色显示的显示装置，而也可以应用于黑白显示的显示装置。
另外，在显示装置中，可以从背光(有机EL元件、无机EL元件、LED、荧光灯等)射出白色光(W)。此外，也可以在显示装置中设置着色层(也称为滤光片)。作为着色层，例如可以适当地组合红色(R)、绿色(G)、蓝色(B)、黄色(Y)等而使用。通过使用着色层，可以与不使用着色层的情况相比进一步提高颜色再现性。此时，也可以通过设置包括着色层的区域和不包括着色层的区域，将不包括着色层的区域中的白色光直接用于显示。通过部分地设置不包括着色层的区域，在显示明亮的图像时，有时可以减少着色层所引起的亮度降低而减少功耗两成至三成左右。但是，在使用有机EL元件或无机EL元件等自发光元件进行全彩色显示时，也可以从具有各发光颜色的元件发射R、G、B、Y、白色(W)。通过使用自发光元件，有时与使用着色层的情况相比进一步减少功耗。
本实施方式所示的结构可以与其他实施方式或实施例所示的结构适当地组合而实施。
实施方式5
在本实施方式中，参照图36A至图41说明包括本发明的一个方式的半导体装置的显示装置以及在该显示装置安装输入装置的电子设备。
<5-1.触摸面板>
注意，在本实施方式中，作为电子设备的一个例子，对组合显示装置与输入装置而成的触摸面板2000进行说明。另外，作为输入装置的一个例子，对使用触摸传感器的情况进行说明。
图36A及图36B是触摸面板2000的透视图。在图36A及图36B中，为了明确起见，示出触摸面板2000的典型的构成要素。
触摸面板2000包括显示装置2501及触摸传感器2595(参照图36B)。此外，触摸面板2000包括衬底2510、衬底2570以及衬底2590。另外，衬底2510、衬底2570以及衬底2590都具有柔性。注意，衬底2510、衬底2570和衬底2590中的任一个或全部可以不具有柔性。
显示装置2501包括衬底2510上的多个像素以及能够向该像素供应信号的多个布线2511。多个布线2511被引导在衬底2510的外周部，其一部分构成端子2519。端子2519与FPC2509(1)电连接。
衬底2590包括触摸传感器2595以及与触摸传感器2595电连接的多个布线2598。多个布线2598被引导在衬底2590的外周部，其一部分构成端子。并且，该端子与FPC2509(2)电连接。另外，为了明确起见，在图36B中以实线示出设置在衬底2590的背面一侧(与衬底2510相对的面一侧)的触摸传感器2595的电极以及布线等。
作为触摸传感器2595，例如可以适用电容式触摸传感器。作为电容式触摸传感器，可以举出表面型电容式触摸传感器、投影型电容式触摸传感器等。
作为投影型电容式触摸传感器，主要根据驱动方法的不同而分为自电容式触摸传感器、互电容式等触摸传感器。当采用互电容式触摸传感器时，可以同时检测出多个点，所以是优选的。
注意，图36B所示的触摸传感器2595是采用了投影型电容式触摸传感器的结构。
另外，触摸传感器2595可以适用可检测出手指等检测对象的靠近或接触的各种传感器。
投影型电容式触摸传感器2595包括电极2591及电极2592。电极2591电连接于多个布线2598之中的任何一个，而电极2592电连接于多个布线2598之中的任何其他一个。
如图36A及图36B所示，电极2592具有在一个方向上配置的多个四边形在角部相互连接的形状。
电极2591是四边形且在与电极2592延伸的方向交叉的方向上反复地配置。
布线2594与其间夹着电极2592的两个电极2591电连接。此时，电极2592与布线2594的交叉部的面积优选为尽可能小。由此，可以减少没有设置电极的区域的面积，从而可以降低透过率的偏差。其结果是，可以降低透过触摸传感器2595的光的亮度的偏差。
注意，电极2591及电极2592的形状不局限于此，可以具有各种形状。例如，也可以采用如下结构：将多个电极2591配置为其间尽量没有间隙，并隔着绝缘层间隔开地设置多个电极2592，以形成不重叠于电极2591的区域。此时，通过在相邻的两个电极2592之间设置与这些电极电绝缘的虚拟电极，可以减少透过率不同的区域的面积，所以是优选的。
注意，作为电极2591、电极2592、布线2598等导电膜的材料，即为构成触摸面板的布线及电极的材料，可以举出含有氧化铟、氧化锡或氧化锌等的透明导电膜(例如，ITO膜等)。另外，作为可用于构成触摸面板的布线及电极的材料，例如优选使用低电阻材料。例如，可以使用银、铜、铝、碳纳米管、石墨烯、卤化金属(卤化银等)等。并且，也可以使用由多个极细(例如，直径为几nm)的导电体构成的金属纳米线。或者，也可以使用使导电体为网状的金属网格(metalmesh)。例如，可以使用Ag纳米线、Cu纳米线、Al纳米线、Ag网格、Cu网格以及Al网格等。例如，在将Ag纳米线用于构成触摸面板的布线及电极的情况下，可见光透过率可以为89％以上，薄层电阻值可以为40Ω/cm2以上且100Ω/cm2以下。此外，作为可用于上述构成触摸面板的布线及电极的材料的例子举出的金属纳米线、金属网格、碳纳米管、石墨烯等具有较高的可见光透过率，所以可以用作用于显示元件的电极(例如，像素电极或公共电极等)。
<5-2.显示装置>
接着，参照图37A和图37B说明显示装置2501的详细内容。图37A和图37B是沿着图36B所示的点划线X1-X2切断的截面图。
显示装置2501包括多个配置为矩阵状的像素。该像素包括显示元件以及驱动该显示元件的像素电路。
[作为显示元件使用EL元件的结构]
首先，参照图37A对作为显示元件使用EL元件的结构进行说明。注意，在以下说明中，示出使用发射白色光的EL元件的情况，但是EL元件不局限于此。例如，可以以相邻的像素分别射出不同的颜色的光的方式使用发光颜色不同的EL元件。
作为衬底2510及衬底2570，例如，可以适当地使用水蒸气透过率为10-5g/(m2·day)以下，优选为10-6g/(m2·day)以下的具有柔性的材料。或者，优选将其热膨胀率大致相同的材料用于衬底2510及衬底2570。例如，线性膨胀系数优选为1×10-3/K以下，更优选为5×10-5/K以下，进一步优选为1×10-5/K以下。
注意，衬底2510是叠层体，其中包括防止杂质扩散到EL元件的绝缘层2510a、柔性衬底2510b以及贴合绝缘层2510a与柔性衬底2510b的粘合层2510c。另外，衬底2570是叠层体，其中包括防止杂质扩散到EL元件的绝缘层2570a、柔性衬底2570b以及贴合绝缘层2570a与柔性衬底2570b的粘合层2570c。
粘合层2510c及粘合层2570c例如可以使用聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯、丙烯酸树脂、聚氨酯、环氧树脂或具有硅氧烷键合的树脂等。
此外，在衬底2510与衬底2570之间包括密封层2560。密封层2560优选具有比空气大的折射率。此外，如图37A所示，当在密封层2560一侧提取光时，密封层2560可以兼作光学元件。
另外，可以在密封层2560的外周部形成密封剂。通过使用该密封剂，可以在由衬底2510、衬底2570、密封层2560及密封剂围绕的区域中配置EL元件2550。注意，作为密封层2560，可以填充惰性气体(氮或氩等)。此外，可以在该惰性气体内设置干燥剂而吸收水分等。另外，作为上述密封剂，例如优选使用环氧类树脂或玻璃粉。此外，作为用于密封剂的材料，优选使用不使水分或氧透过的材料。
另外，图37A所示的显示装置2501包括像素2505。此外，像素2505包括发光模块2580、EL元件2550以及可以向该EL元件2550供应电力的晶体管2502t。注意，晶体管2502t被用作像素电路的一部分。
此外，发光模块2580包括EL元件2550以及着色层2567。另外，EL元件2550包括下部电极、上部电极以及下部电极与上部电极之间的EL层。
另外，在密封层2560被设置于提取光一侧的情况下，密封层2560接触于EL元件2550及着色层2567。
着色层2567位于与EL元件2550重叠的位置。由此，EL元件2550所发射的光的一部分透过着色层2567，而向图37A中的箭头所示的方向上被射出到发光模块2580的外部。
此外，在显示装置2501中，在发射光的方向上设置遮光层2568。遮光层2568以围绕着色层2567的方式设置。
着色层2567具有使特定波长区的光透过的功能即可，例如，可以使用使红色波长区的光透过的滤色片、使绿色波长区的光透过的滤色片、使蓝色波长区的光透过的滤色片以及使黄色波长区的光透过的滤色片等。每个滤色片可以通过印刷法、喷墨法、利用光刻技术的蚀刻法等并使用各种材料形成。
另外，在显示装置2501中设置有绝缘层2521。绝缘层2521覆盖晶体管2502t等。此外，绝缘层2521具有使起因于像素电路的凹凸平坦的功能。另外，可以使绝缘层2521具有抑制杂质扩散的功能。由此，能够抑制由于杂质扩散而晶体管2502t等的可靠性降低。
此外，EL元件2550被形成于绝缘层2521的上方。另外，以与EL元件2550所包括的下部电极的端部重叠的方式设置分隔壁2528。此外，可以在分隔壁2528上形成控制衬底2510与衬底2570的间隔的间隔物。
另外，扫描线驱动电路2504包括晶体管2503t及电容器2503c。注意，可以将驱动电路与像素电路经同一工序形成在同一衬底上。
另外，在衬底2510上设置有能够供应信号的布线2511。此外，在布线2511上设置有端子2519。另外，FPC2509(1)电连接到端子2519。此外，FPC2509(1)具有供应视频信号、时钟信号、起始信号、复位信号等的功能。另外，FPC2509(1)也可以安装有印刷线路板(PWB)。
注意，将前面的实施方式所示的晶体管适用作晶体管2502t和/或晶体管2503t，即可。在本实施方式中使用的晶体管包括被高度纯化且氧缺陷的形成被抑制的氧化物半导体膜。该晶体管可以降低关闭状态下的电流(关态电流)。因此，可以延长图像信号等电信号的保持时间，在开启状态下还可以延长写入间隔。因此，可以降低刷新工作的频度，从而可以发挥抑制功耗的效果。另外，在本实施方式所使用的晶体管中，能够得到较高的场效应迁移率，因此能够进行高速驱动。例如，通过将这种能够进行高速驱动的晶体管用于显示装置2501，可以在同一衬底上形成像素电路的开关晶体管和用于驱动电路的驱动晶体管。即，因为作为驱动电路不需要另行使用由硅片等形成的半导体装置，所以可以减少半导体装置的部件数。另外，通过在像素电路中也使用能够进行高速驱动的晶体管，能够提供质量高的图像。
[作为显示元件使用液晶元件的结构]
接着，参照图37B对作为显示元件使用液晶元件的结构进行说明。注意，在以下说明中，说明反射外部光而进行显示的反射型液晶显示装置，但是液晶显示装置不局限于此。例如，也可以设置光源(背光、侧光等)而构成透射型液晶显示装置或者半透型液晶显示装置。
图37B所示的显示装置2501与图37A所示的显示装置2501的不同之处是如下。其他结构与图37A所示的显示装置2501是同样的。
图37B所示的显示装置2501的像素2505包括液晶元件2551以及能够向液晶元件2551供应电力的晶体管2502t。
另外，液晶元件2551包括下部电极(还称为像素电极)、上部电极以及下部电极与上部电极之间的液晶层2529。可以通过对下部电极与上部电极之间施加电压而改变液晶元件2551中的液晶层2529的取向状态。此外，在液晶层2529中设置有间隔物2530a以及间隔物2530b。另外，虽然在图37B中未图示，但可以在上部电极和下部电极的与液晶层2529接触的一侧的表面设置取向膜。
作为液晶层2529，可以使用热致液晶、低分子液晶、高分子液晶、聚合物分散液晶、铁电液晶、反铁电液晶等。这些液晶材料根据条件呈现出胆甾相、近晶相、立方相、手征向列相、各向同性相等。另外，在采用横向电场型液晶显示装置的情况下，也可以使用不需要取向膜的呈现蓝相的液晶。当使用呈现蓝相的液晶时，可以不设置取向膜，由此也不需要摩擦处理。因此，能够防止由于摩擦处理引起的静电破坏，从而能够降低制造工序中的液晶显示装置的不良和损坏。
间隔物2530a、2530b可以对绝缘膜选择性地进行蚀刻来得到。间隔物2530a、2530b是用来控制衬底2510与衬底2570之间的距离(单元间隙)而设置的。注意，间隔物2530a、2530b的尺寸可以互不相同，并且，间隔物2530a、2530b优选具有柱状或球状。此外，在图37B中，虽然示出将间隔物2530a、2530b设置于衬底2570一侧的结构，但不局限于此，可以在衬底2510一侧设置。
另外，液晶元件2551的上部电极被设置于衬底2570一侧。此外，该上部电极与着色层2567及遮光层2568之间设置有绝缘层2531。绝缘层2531具有使起因于着色层2567及遮光层2568的凹凸平坦的功能。作为绝缘层2531，例如可以使用有机树脂膜。此外，液晶元件2551的下部电极具有反射电极的功能。图37B所示的显示装置2501是反射型显示装置，其中通过在下部电极反射外部光并使该光经过着色层2567而进行显示。注意，在构成透射型液晶显示装置的情况下，作为下部电极设置透明电极。
另外，图37B所示的显示装置2501包括绝缘层2522。绝缘层2522覆盖晶体管2502t等。注意，绝缘层2522具有使起因于像素电路的凹凸平坦的功能以及在液晶元件的下部电极上形成凹凸的功能。由此，能够在下部电极的表面上形成凹凸。因此，当外部光入射到下部电极时，可以使该光在下部电极的表面产生漫反射，从而可以提高可见度。注意，在构成透射型液晶显示装置的情况下，也可以不设置上述凹凸。
<5-3.触摸传感器>
接着，参照图38说明触摸传感器2595的详细内容。图38是沿着图36B所示的点划线X3-X4切断的截面图。
触摸传感器2595包括：在衬底2590上配置为交错形状的电极2591及电极2592；覆盖电极2591及电极2592的绝缘层2593；以及使相邻的电极2591电连接的布线2594。
电极2591及电极2592使用具有透光性的导电材料形成。作为具有透光性的导电材料，可以使用氧化铟、铟锡氧化物、铟锌氧化物、氧化锌、添加有镓的氧化锌等导电氧化物。此外，还可以使用含有石墨烯的膜。含有石墨烯的膜例如可以通过使包含氧化石墨烯的膜还原而形成。作为还原方法，可以举出进行加热的方法等。
例如，通过溅射法将具有透光性的导电材料形成在衬底2590上，然后通过光刻法等各种图案化技术去除无需的部分，由此可以形成电极2591及电极2592。
另外，作为用于绝缘层2593的材料，例如除了丙烯酸树脂、环氧树脂等树脂、具有硅氧烷键的树脂之外，还可以使用氧化硅、氧氮化硅、氧化铝等无机绝缘材料。
另外，达到电极2591的开口设置在绝缘层2593中，并且布线2594与相邻的电极2591电连接。由于透光导电材料可以提高触摸面板的开口率，因此可以适用于布线2594。另外，因为其导电性高于电极2591及电极2592的材料可以减少电阻，所以可以适用于布线2594。
电极2592延在一个方向上，多个电极2592设置为条纹状。此外，布线2594以与电极2592交叉的方式设置。
夹着一个电极2592设置有一对电极2591。另外，布线2594电连接一对电极2591。
另外，多个电极2591并不需要必须设置在与一个电极2592正交的方向上，也可以设置为形成大于0°且小于90°的角。
此外，一个布线2598与电极2591或电极2592电连接。另外，将布线2598的一部分用作端子。作为布线2598，例如可以使用金属材料诸如铝、金、铂、银、镍、钛、钨、铬、钼、铁、钴、铜或钯等或者包含该金属材料的合金材料。
另外，也可以通过设置覆盖绝缘层2593及布线2594的绝缘层，来保护触摸传感器2595。
此外，连接层2599电连接布线2598与FPC2509(2)。
作为连接层2599，可以使用各向异性导电膜(ACF：Anisotropic ConductiveFilm)或各向异性导电膏(ACP：Anisotropic Conductive Paste)等。
<5-4.触摸面板>
接着，参照图39A说明触摸面板2000的详细内容。图39A是沿着图36A所示的点划线X5-X6切断的截面图。
图39A所示的触摸面板2000是将图37A所说明的显示装置2501与图38所说明的触摸传感器2595贴合在一起的结构。
另外，图39A所示的触摸面板2000除了图37A所说明的结构之外还包括粘合层2597及抗反射层2569。
粘合层2597以与布线2594接触的方式设置。注意，粘合层2597以使触摸传感器2595重叠于显示装置2501的方式将衬底2590贴合到衬底2570。此外，粘合层2597优选具有透光性。另外，作为粘合层2597，可以使用热固化树脂或紫外线固化树脂。例如，可以使用丙烯酸类树脂、氨酯类树脂、环氧类树脂或硅氧烷类树脂。
抗反射层2569设置在重叠于像素的位置上。作为抗反射层2569，例如可以使用圆偏振片。
接着，参照图39B对与图39A所示的结构不同的结构的触摸面板进行说明。
图39B是触摸面板2001的截面图。图39B所示的触摸面板2001与图39A所示的触摸面板2000的不同之处在于相对于显示装置2501的触摸传感器2595的位置。在这里对不同的结构进行详细的说明，而对可以使用同样的结构的部分援用触摸面板2000的说明。
着色层2567位于EL元件2550的下方。此外，图39B所示的EL元件2550将光射出到设置有晶体管2502t的一侧。由此，EL元件2550所发射的光的一部分透过着色层2567，而向图39B中的箭头所示的方向被射出到发光模块2580的外部。
另外，触摸传感器2595被设置于显示装置2501的衬底2510一侧。
粘合层2597位于衬底2510与衬底2590之间，并将显示装置2501和触摸传感器2595贴合在一起。
如图39A及图39B所示，光可以从发光元件穿过衬底2510和衬底2570中的一个或两个而射出。
<5-5.触摸面板的驱动方法>
接着，参照图40A及图40B对触摸面板的驱动方法的一个例子进行说明。
图40A是示出互电容式触摸传感器的结构的方框图。在图40A中，示出脉冲电压输出电路2601、电流检测电路2602。另外，在图40A中，以X1至X6的6个布线表示被施加有脉冲电压的电极2621，并以Y1至Y6的6个布线表示检测电流的变化的电极2622。此外，图40A示出由于使电极2621与电极2622重叠而形成的电容器2603。注意，电极2621与电极2622的功能可以互相调换。
脉冲电压输出电路2601是用来依次将脉冲电压施加到X1至X6的布线的电路。通过对X1至X6的布线施加脉冲电压，在形成电容器2603的电极2621与电极2622之间产生电场。通过利用该产生于电极之间的电场由于被遮蔽等而使电容器2603的互电容产生变化，可以检测出被检测体的靠近或接触。
电流检测电路2602是用来检测电容器2603的互电容变化所引起的Y1至Y6的布线的电流变化的电路。在Y1至Y6的布线中，如果没有被检测体的靠近或接触，所检测的电流值则没有变化，而另一方面，在由于所检测的被检测体的靠近或接触而互电容减少的情况下，检测到电流值减少的变化。另外，通过积分电路等检测电流即可。
接着，图40B示出图40A所示的互电容式触摸传感器中的输入/输出波形的时序图。在图40B中，在一个帧期间进行各行列中的被检测体的检测。另外，在图40B中，示出没有检测出被检测体(未触摸)和检测出被检测体(触摸)的两种情况。此外，关于Y1至Y6的布线，示出对应于所检测出的电流值的电压值的波形。
依次对X1至X6的布线施加脉冲电压，Y1至Y6的布线的波形根据该脉冲电压而变化。当不存在被检测体的靠近或接触时，Y1至Y6的波形根据X1至X6的布线的电压变化而产生变化。另一方面，在存在被检测体靠近或接触的部分的电流值减少，因而与其相应的电压值的波形也产生变化。
如此，通过检测互电容的变化，可以检测出被检测体的靠近或接触。
<5-6.传感器电路>
另外，作为触摸传感器，图40A虽然示出在布线的交叉部只设置电容器2603的无源方式触摸传感器的结构，但是也可以采用包括晶体管和电容器的有源方式触摸传感器。图41示出有源方式触摸传感器所包括的传感器电路的一个例子。
图41所示的传感器电路包括电容器2603、晶体管2611、晶体管2612及晶体管2613。
对晶体管2613的栅极施加信号G2，对源极和漏极中的一个施加电压VRES，并且另一个与电容器2603的一个电极及晶体管2611的栅极电连接。晶体管2611的源极和漏极中的一个与晶体管2612的源极和漏极中的一个电连接，对另一个施加电压VSS。对晶体管2612的栅极施加信号G1，源极和漏极中的另一个与布线ML电连接。对电容器2603的另一个电极施加电压VSS。
接下来，对图41所述的传感器电路的工作进行说明。首先，通过作为信号G2施加使晶体管2613成为开启状态的电位，与晶体管2611的栅极连接的节点n被施加对应于电压VRES的电位。接着，通过作为信号G2施加使晶体管2613成为关闭状态的电位，节点n的电位被保持。
接着，由于手指等被检测体的靠近或接触，电容器2603的互电容产生变化，而节点n的电位随其从VRES变化。
在读出工作中，对信号G1施加使晶体管2612成为开启状态的电位。流过晶体管2611的电流，即流过布线ML的电流根据节点n的电位而产生变化。通过检测该电流，可以检测出被检测体的靠近或接触。
可以将前面的实施方式所示的晶体管适用作晶体管2611、晶体管2612及晶体管2613。尤其是通过将前面的实施方式所示的晶体管用作晶体管2613，能够长期间保持节点n的电位，由此可以减少对节点n再次供应VRES的工作(刷新工作)的频度。
本实施方式所示的结构可以与其他实施方式或实施例所示的结构适当地组合而实施。
实施方式6
在本实施方式中，参照图42至图44B对包括本发明的一个方式的半导体装置的显示模块、电子设备及显示装置进行说明。
<6-1.显示模块>
图42所示的显示模块8000在上盖8001与下盖8002之间包括连接于FPC8003的触摸面板8004、连接于FPC8005的显示面板8006、背光8007、框架8009、印刷电路板8010、电池8011。
例如可以将本发明的一个方式的氧化物半导体膜或半导体装置用于显示面板8006。
上盖8001及下盖8002可以根据触摸面板8004及显示面板8006的尺寸可以适当地改变形状或尺寸。
触摸面板8004能够是电阻膜式触摸面板或电容式触摸面板，并且能够被形成为与显示面板8006重叠。此外，也可以使显示面板8006的对置衬底(密封衬底)具有触摸面板的功能。另外，也可以在显示面板8006的各像素内设置光传感器，而形成光学触摸面板。
背光8007具有光源8008。注意，虽然在图42中例示出在背光8007上配置光源8008的结构，但是不局限于此。例如，可以在背光8007的端部设置光源8008，并使用光扩散板。当使用有机EL元件等自发光型发光元件时，或者当使用反射式面板等时，可以采用不设置背光8007的结构。
框架8009除了具有保护显示面板8006的功能以外还具有用来遮断因印刷电路板8010的工作而产生的电磁波的电磁屏蔽的功能。此外，框架8009也可以具有散热板的功能。
印刷电路板8010具有电源电路以及用来输出视频信号及时钟信号的信号处理电路。作为对电源电路供应电力的电源，既可以采用外部的商业电源，又可以采用另行设置的电池8011的电源。当使用商业电源时，可以省略电池8011。
此外，在显示模块8000中还可以设置偏振片、相位差板、棱镜片等构件。
<6-2.电子设备>
图43A至图43G是示出电子设备的图。这些电子设备可以包括外壳9000、显示部9001、扬声器9003、操作键9005(包括电源开关或操作开关)、连接端子9006、传感器9007(该传感器具有测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)、麦克风9008等。
图43A至图43G所示的电子设备可以具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图像、文字图像等)显示在显示部上的功能；触控面板的功能；显示日历、日期或时间等的功能；通过利用各种软件(程序)控制处理的功能；进行无线通信的功能；通过利用无线通信功能来连接到各种计算机网络的功能；通过利用无线通信功能，进行各种数据的发送或接收的功能；读出储存在存储介质中的程序或数据来将其显示在显示部上的功能；等。注意，图43A至图43G所示的电子设备可具有的功能不局限于上述功能，而可以具有各种功能。另外，虽然在图43A至图43G中未图示，但是电子设备可以包括多个显示部。此外，也可以在该电子设备中设置照相机等而使其具有如下功能：拍摄静态图像的功能；拍摄动态图像的功能；将所拍摄的图像储存在存储介质(外部存储介质或内置于照相机的存储介质)中的功能；将所拍摄的图像显示在显示部上的功能；等。
下面，详细地说明图43A至图43G所示的电子设备。
图43A是示出便携式信息终端9100的透视图。便携式信息终端9100所包括的显示部9001具有柔性。因此，可以沿着所弯曲的外壳9000的弯曲面组装显示部9001。另外，显示部9001具备触摸传感器，而可以用手指或触屏笔等触摸屏幕来进行操作。例如，通过触摸显示于显示部9001上的图标，可以启动应用程序。
图43B是示出便携式信息终端9101的透视图。便携式信息终端9101例如具有电话机、电子笔记本和信息阅读装置等中的一种或多种的功能。具体而言，可以将其用作智能手机。注意，扬声器9003、连接端子9006、传感器9007等在便携式信息终端9101中未图示，但可以设置在与图43A所示的便携式信息终端9100同样的位置上。另外，便携式信息终端9101可以将文字或图像信息显示在其多个面上。例如，可以将三个操作按钮9050(还称为操作图标或只称为图标)显示在显示部9001的一个面上。另外，可以将由虚线矩形表示的信息9051显示在显示部9001的另一个面上。此外，作为信息9051的例子，可以举出提示收到来自电子邮件、SNS(Social Networking Service：社交网络服务)消息或电话等的信息的显示；电子邮件或SNS消息等的标题；电子邮件或SNS等的发送者姓名；日期；时间；电量；以及天线接收强度等。或者，可以在显示有信息9051的位置上显示操作按钮9050等代替信息9051。
图43C是示出便携式信息终端9102的透视图。便携式信息终端9102具有将信息显示在显示部9001的三个以上的面上的功能。在此，示出信息9052、信息9053、信息9054分别显示于不同的面上的例子。例如，便携式信息终端9102的使用者能够在将便携式信息终端9102放在上衣口袋里的状态下确认其显示(这里是信息9053)。具体而言，将打来电话的人的电话号码或姓名等显示在能够从便携式信息终端9102的上方观看这些信息的位置。使用者可以确认到该显示而无需从口袋里拿出便携式信息终端9102，由此能够判断是否接电话。
图43D是示出手表型便携式信息终端9200的透视图。便携式信息终端9200可以执行移动电话、电子邮件、文章的阅读及编辑、音乐播放、网络通信、电脑游戏等各种应用程序。此外，显示部9001的显示面被弯曲，能够在所弯曲的显示面上进行显示。另外，便携式信息终端9200可以进行被通信标准化的近距离无线通信。例如，通过与可进行无线通信的耳麦相互通信，可以进行免提通话。此外，便携式信息终端9200包括连接端子9006，可以通过连接器直接与其他信息终端进行数据的交换。另外，也可以通过连接端子9006进行充电。此外，充电工作也可以利用无线供电进行，而不通过连接端子9006。
图43E至图43G是示出能够折叠的便携式信息终端9201的透视图。另外，图43E是展开状态的便携式信息终端9201的透视图，图43F是从展开状态和折叠状态中的一个状态变为另一个状态的中途的状态的便携式信息终端9201的透视图，图43G是折叠状态的便携式信息终端9201的透视图。便携式信息终端9201在折叠状态下可携带性好，在展开状态下因为具有无缝拼接的较大的显示区域而其显示的一览性强。便携式信息终端9201所包括的显示部9001由铰链9055所连接的三个外壳9000来支撑。通过铰链9055使两个外壳9000之间弯折，可以从便携式信息终端9201的展开状态可逆性地变为折叠状态。例如，可以以1mm以上且150mm以下的曲率半径使便携式信息终端9201弯曲。
图44A和图44B是包括多个显示面板的显示装置的透视图。图44A是多个显示面板被卷绕时的透视图，图44B是展开多个显示面板时的透视图。
图44A和图44B所示的显示装置9500包括多个显示面板9501、轴部9511、轴承部9512。多个显示面板9501都包括显示区域9502、具有透光性的区域9503。
多个显示面板9501具有柔性。以其一部分互相重叠的方式设置相邻的两个显示面板9501。例如，可以重叠相邻的两个显示面板9501的各具有透光性的区域9503。通过使用多个显示面板9501，可以实现屏幕大的显示装置。另外，根据使用情况可以卷绕显示面板9501，所以可以实现通用性高的显示装置。
图44A和图44B示出相邻的显示面板9501的显示区域9502彼此分开的情况，但是不局限于此，例如，也可以通过没有间隙地重叠相邻的显示面板9501的显示区域9502，实现连续的显示区域9502。
本实施方式所示的电子设备包括用来显示某些信息的显示部。注意，本发明的一个方式的半导体装置也可以应用于不包括显示部的电子设备。另外，虽然在本实施方式中示出了电子设备的显示部具有柔性且可以在弯曲的显示面上进行显示的结构或能够使其显示部折叠的结构，但不局限于此，也可以采用不具有柔性且在平面部上进行显示的结构。
本实施方式所示的结构可以与其他实施方式或实施例所示的结构适当地组合而使用。
实施方式7
在本实施方式中，使用图45对可用于本发明的一个方式的显示模块的制造的沉积装置进行说明。
图45是说明可用于本发明的一个方式的显示模块的制造的沉积装置3000的图。沉积装置3000是成批式(batch-type)ALD装置的一个例子。
<7-1.沉积装置的结构例子>
本实施方式中说明的沉积装置3000包括沉积室3180及与沉积室3180连接的控制部3182(参照图45)。
控制部3182包括提供控制信号的控制装置(未图示)以及被提供控制信号的流量控制器3182a、流量控制器3182b及流量控制器3182c。例如，可以将高速阀用于流量控制器。具体而言，通过使用ALD用阀等可以精密地控制流量。另外，还包括流量控制器及控制管道温度的加热机构3182h。
流量控制器3182a被供应控制信号、第一原料及惰性气体，并能够根据控制信号供应第一原料或惰性气体。
流量控制器3182b被供应控制信号、第二原料及惰性气体，并能够根据控制信号供应第二原料或惰性气体。
流量控制器3182c被供应控制信号，并能够根据控制信号连接到排气装置3185。
[原料供应部]
另外，原料供应部3181a能够供应第一原料，并与流量控制器3182a连接。
原料供应部3181b能够供应第二原料，并与流量控制器3182b连接。
可以将汽化器或加热单元等用于原料供应部。由此，可以由固体原料或液体原料生成气体原料。
另外，原料供应部不局限于两个，也可以具有三个以上的原料供应部。
<原料>
第一原料可以使用各种物质。例如，可以将挥发性有机金属化合物、金属醇盐等用于第一原料。可以将与第一原料起反应的各种物质用于第二原料。例如，可以将有助于氧化反应的物质、有助于还原反应的物质、有助于付加反应的物质、有助于分解反应的物质或有助于加水分解反应的物质等用于第二原料。
另外，可以使用自由基等。例如，可以将原料供应给等离子体源而使用等离子体等。具体而言，可以使用氧自由基、氮自由基等。
另外，与第一原料组合使用的第二原料优选使用在接近室温的温度起反应的原料。例如，优选使用反应温度为室温以上且200℃以下，更优选为50℃以上且150℃以下的原料。
<排气装置>
排气装置3185具有排气功能并与流量控制器3182c连接。另外，可以在排出口3184与流量控制器3182c之间设置捕捉排出物质的阱。另外，利用去除装置去除排出的气体等。
[控制部]
控制部3182供应控制流量控制器的控制信号或控制加热机构的控制信号等。例如，在第一步骤中，将第一原料供应至加工构件的表面。并且，在第二步骤中，供应与第一原料起反应的第二原料。由此，第一原料与第二原料发生反应，反应生成物沉积于加工构件3010的表面。
另外，沉积于加工构件3010的表面的反应生成物的量可以通过反复进行第一步骤和第二步骤来控制。
另外，供应至加工构件3010的第一原料的量受限于加工构件3010的表面能够吸附的量。例如，以第一原料的单分子层形成于加工构件3010的表面上的方式选择条件，通过使形成的第一原料的单分子层与第二原料发生反应，可以形成极均匀的含有第一原料与第二原料的反应生成物的层。
由此，可以在表面具有复杂结构的加工构件3010的表面上将各种材料沉积。例如，可以在加工构件3010上形成厚度为3nm以上且200nm以下的膜。
例如，当加工构件3010的表面形成有被称为针孔的小孔等时，通过将材料沉积到针孔内可以填埋针孔。
另外，利用排气装置3185将剩余的第一原料或第二原料从沉积室3180排出。例如，可以边导入氩或氮等惰性气体边进行排气。
[沉积室]
沉积室3180包括供应第一原料、第二原料及惰性气体的导入口3183以及排出第一原料、第二原料及惰性气体的排出口3184。
沉积室3180包括：能够支撑一个或多个加工构件3010的支撑部3186、能够加热加工构件的加热机构3187、能够打开或关闭加工构件3010的搬入及搬出区域的门3188。
例如，可以将电阻加热器或红外线灯等用于加热机构3187。加热机构3187具有例如加热至80℃以上，100℃以上或150℃以上的功能。加热机构3187例如将加工构件3010加热为室温以上且200℃以下，优选为50℃以上且150℃以下。
另外，沉积室3180也可以具有压力调整器及压力检测器。
[支撑部]
支撑部3186支撑一个或多个加工构件3010。由此，例如可以在每次处理中在一个或多个加工构件3010上形成绝缘膜。
<7-2.膜的例子>
对能够利用本实施方式中说明的沉积装置3000形成的膜的例子进行说明。
例如，可以形成含有氧化物、氮化物、氟化物、硫化物、三元化合物、金属或聚合物的膜。
例如，可以形成含有氧化铝、氧化铪、硅酸铝、硅酸铪、氧化镧、氧化硅、钛酸锶、氧化钽、氧化钛、氧化锌、氧化铌、氧化锆、氧化锡、氧化钇、氧化铈、氧化钪、氧化铒、氧化钒或氧化铟等材料的膜。
例如，可以形成含有氮化铝、氮化铪、氮化硅、氮化钽、氮化钛、氮化铌、氮化钼、氮化锆或氮化镓等材料的膜。
例如，可以形成含有铜、铂、钌、钨、铱、钯、铁、钴或镍等材料的膜。
例如，可以形成含有硫化锌、硫化锶、硫化钙、硫化铅、氟化钙、氟化锶或氟化锌等材料的膜。
例如，可以形成含有如下材料的膜：含有钛及铝的氮化物；含有钛及铝的氧化物；含有铝及锌的氧化物；含有锰及锌的硫化物；含有铈及锶的硫化物；含有铒及铝的氧化物；含有钇及锆的氧化物；等等。
注意，本实施方式可以与本说明书所示的其他实施方式或实施例适当地组合。
实施例1
在本实施例中，对本发明的一个方式的氧化物半导体膜的结晶性及组成进行评价。在本实施例中，制造样品A1至A5及样品B1至B5。样品A1至A5为对比氧化物半导体膜，样品B1至B5为本发明的一个方式的氧化物半导体膜。
<1-1.样品A1至A5及样品B1至B5>
首先，对在本实施例中制造的样品A1至A5及样品B1至B5进行说明。
样品A1至A5及样品B1至B5为在玻璃衬底上形成有100nm厚的氧化物半导体膜的结构。注意，样品A1至A5及样品B1至B5的氧化物半导体膜的沉积条件及靶材的组成不同。表4示出样品A1至A5及样品B1至B5的主要沉积条件。样品A1至A5及样品B1至B5都利用平行板型溅射装置形成。作为在样品A1至A5及样品B1至B5的形成中对靶材施加功率的电源，使用AC电源。
[表4]
如表4所示，在对比样品A1至A5中使用In:Ga:Zn＝1:1:1.2[原子数比]的靶材，在本发明的一个方式的样品B1至B5中，使用In:Ga:Zn＝4:2:4.1[原子数比]的靶材。
<1-2.靶材的组成和膜的组成>
接着，对表4所示的用于样品A1至A5的靶材的组成与使用该靶材形成的样品A3的膜的组成进行分析。同样地，对用于样品B1至B5的靶材的组成与使用该靶材形成的样品B3的膜的组成进行分析。表5示出用于样品A1至A5的靶材的组成及样品A3的膜的组成。另外，表6示出用于样品B1至B5的靶材的组成及样品B3的膜的组成。
[表5]
[表6]
当对靶材的组成进行分析时，利用ICP-MS对靶材的碎片进行评价。当对膜的组成进行分析时，利用X射线光电子能谱(XPS：X-Ray Photoelectron Spectroscopy)分析法对利用溅射法形成的膜进行评价。
如表5及表6所示，使用In:Ga:Zn＝1:1:1.2[原子数比]的靶材形成的样品A3的膜的组成大致为In:Ga:Zn＝1:1:1[原子数比]。另外，使用In:Ga:Zn＝4:2:4.1[原子数比]的靶材形成的样品B3的膜的组成大致为In:Ga:Zn＝4:2:3[原子数比]。
<1-3.利用XRD的结晶性评价>
接着，利用XRD对上述样品A1至A5及样品B1至B5的结晶性进行评价。图46示出XRD结果。作为XRD装置，使用多功能薄膜材料评价X射线衍射仪D8DISCOVER Hybrid(美国布鲁克AXS公司制造)。图46所示的XRD结果是利用out-of-plane法所获得的分析结果。
如图46所示，在样品A1至A5及样品B1至B5中都出现2θ＝31°附近的峰值。2θ＝31°附近的峰值来源于InGaZnO4结晶的(009)面，由此可知各样品的氧化物半导体膜的结晶具有c轴取向性，并且c轴朝向大致垂直于被形成面或顶面的方向。此外，与样品A1至A5相比，样品B1至B5的2θ＝31°附近的峰值强度高。另外，在对比样品(样品A1至A5)及本发明的一个方式的样品(样品B1至B5)中，在增加氧流量的沉积条件下2θ＝31°附近的峰值强度高。
另外，如图46所示，对比样品A3、样品A4及样品A5在2θ＝36°附近出现峰值。2θ＝36°附近的峰值可认为来源于尖晶石相。另一方面，在本发明的一个方式的样品B1至B5中，即使增加沉积时的氧流量，也在膜中观察不到对应于尖晶石相的峰值。这表示与使用In:Ga:Zn＝1:1:1.2[原子数比]的靶材形成的氧化物半导体膜相比，在使用In:Ga:Zn＝4:2:4.1[原子数比]的靶材形成的氧化物半导体膜中不容易形成尖晶石相。
<1-4.使用截面TEM图像的结晶性评价>
接着，观察在上面制造的样品A3及样品B3的截面TEM图像。图47A和图47B示出截面TEM图像。图47A为样品A3的截面TEM图像，图47B为样品B3的截面TEM图像。
如图47A和图47B所示，与样品A3相比，在本发明的一个方式的样品B3中观察到具有c轴取向性的结晶的明确的晶格像。由此确认到使用In:Ga:Zn＝4:2:4.1[原子数比]的靶材形成的氧化物半导体膜具有高结晶性。
本实施例所示的结构可以与其他实施方式或其他实施例所示的结构适当地组合而实施。
实施例2
在本实施例中，对本发明的一个方式的氧化物半导体膜的结晶性进行评价。在本实施例中，制造样品C1至C4、样品D1至D4、样品E1和E2及样品F1至F6。样品C1至C4及样品F1至F6为本发明的一个方式的氧化物半导体膜，样品D1至D4及样品E1和E2为对比氧化物半导体膜。
<2-1.样品C1至C4、样品D1至D4、样品E1和E2及样品F1至F6>
首先，对在本实施例中制造的各样品进行说明。
样品C1至C4为在玻璃衬底上形成有100nm厚的氧化物半导体膜的结构。样品D1至D4具有在玻璃衬底上形成有100nm厚的氧化物半导体膜的结构。样品E1和E2为在玻璃衬底上形成有100nm厚的氧化物半导体膜的结构。样品F1至F6具有在玻璃衬底上形成有50nm厚的第一氧化物半导体膜及第一氧化物半导体膜上的50nm厚的第二氧化物半导体膜的结构。注意，上述各样品的沉积时的衬底温度、形成氧化物半导体膜时的靶材的组成及叠层结构不同。表7和表8示出样品C1至C4、样品D1至D4、样品E1和E2及样品F1至F6的主要沉积条件。上述各样品都利用平行板型溅射装置形成。作为在上述各样品的制造中对靶材施加功率的电源，使用AC电源。另外，作为用于上述各样品的玻璃衬底的尺寸为600mm×720mm。
[表7]
[表8]
()内的数值表示In:Ga:Zn的原子数比
在表8所示的样品F1至F4中，第一氧化物半导体膜(In:Ga:Zn＝4:2:3[原子数比])的沉积条件与表7所示的样品C1至C4相同，第二氧化物半导体膜(In:Ga:Zn＝1:1:1[原子数比])的沉积条件与表7所示的样品D1至D4相同。在表8所示的样品F5和F6中，第一氧化物半导体膜(In:Ga:Zn＝4:2:3[原子数比])的沉积条件与表7所示的样品C1至C4相同，第二氧化物半导体膜(In:Ga:Zn＝1:1:1[原子数比])的沉积条件与表7所示的样品E1和E2相同。
<2-2.利用XRD的结晶性评价>
接着，利用XRD对上述各样品的结晶性进行评价。图48示出进行XRD分析的玻璃衬底的坐标。图48示出进行XRD分析的600mm×720mm尺寸的玻璃衬底的坐标。在图48中，由圆圈表示的B、E、H示出上述坐标。
图49至图53示出XRD结果。在此，使用与实施例1相同的XRD装置。图49至图53所示的XRD结果是利用out-of-plane法所获得的分析结果。图49为样品C1至样品C4的XRD结果，图50为样品D1至样品D4的XRD结果，图51为样品E1及样品E2的XRD结果，图52为样品F1至样品F4的XRD结果，图53为样品F5及样品F6的XRD结果。
如图49至图53所示，在本发明的一个方式的样品C1至C4及样品F1至F6中确认到示出CAAC-OS的2θ＝31°附近的峰值。另外，在本发明的一个方式的样品C1至C4及样品F1至F6中确认不到起因于尖晶石相的2θ＝36°附近的峰值。
如表7、表8及图49至图53所示，本发明的一个方式的氧化物半导体膜在沉积时的衬底温度为100℃以上且170℃以下的范围内具有c轴取向性及高结晶性。尤其是，在样品C4、样品F3及样品F4中，600mm×720mm面内(图48至图53所示的B、E、H)的偏差少，具有良好的结晶性。
本实施例所示的结构可以与其他实施方式或其他实施例所示的结构适当地组合而实施。
实施例3
在本实施例中，对靶材及使用该靶材形成的氧化物半导体膜的氢浓度进行分析。在本实施例中，制造样品G1至G4及样品H1至H4。样品G1至G4为本发明的一个方式的氧化物半导体膜，样品H1至H4为对比氧化物半导体膜。
<3-1.靶材的氢浓度>
表9示出在本实施例中使用的靶材的氢浓度。靶材的氢浓度是利用SIMS测得的。
[表9]
<3-2.样品G1至G4及样品H1至H4>
首先，对在本实施例中制造的各样品进行说明。
样品G1至G4具有在玻璃衬底上形成有100nm厚的氧化物半导体膜的结构。样品H1至H4具有在玻璃衬底上形成有100nm厚的氧化物半导体膜的结构。注意，上述各样品的沉积时的衬底温度及形成氧化物半导体膜时的靶材的组成不同。表10示出样品G1至G4及样品H1至H4的主要沉积条件。上述各样品都利用平行板型溅射装置形成。作为在各样品的沉积中对靶材施加功率的电源，使用AC电源。
[表10]
<3-3.利用SIMS的膜中氢浓度评价>
接着，利用SIMS对上述各样品的膜中的氢浓度进行评价。图54示出各样品的SIMS结果。
如图54所示，本发明的一个方式的样品G1至G4的氢浓度在膜中深度20nm附近大致为3.0×1019atoms/cm3。对比样品H1至H4的氢浓度在膜中深度20nm附近大致为5.0×1019atoms/cm3。与样品H1至H4相比，本发明的一个方式的样品G1至G4的氢浓度低。
另外，在样品G1至G4及样品H1至H4中，沉积时的衬底温度不对氧化物半导体膜中的氢浓度造成很大差异。
本实施例所示的结构可以与其他实施方式或其他实施例所示的结构适当地组合而实施。
实施例4
在本实施例中，制造相当于图18C和图18D所示的晶体管270B的晶体管，对该晶体管的Id-Vg特性进行评价。在本实施例中，制造以下所示的样品J1及J2进行评价。样品J1及J2各包括沟道长度L＝6μm且沟道宽度W＝50μm的十个晶体管。
下面，对本实施例中制造的样品进行说明。注意，在以下说明中，使用图18C和图18D所示的晶体管270B的符号进行说明。
<4-1.样品J1的制造方法>
首先，在衬底202上形成导电膜204。作为衬底202使用玻璃衬底。作为导电膜204通过使用溅射装置形成100nm厚的钨膜。
接着，在衬底202及导电膜204上形成绝缘膜206、207。作为绝缘膜206通过使用PECVD装置形成400nm厚的氮化硅膜。作为绝缘膜207通过使用PECVD装置形成50nm厚的氧氮化硅膜。
绝缘膜206通过如下方法沉积。首先，以如下条件沉积50nm厚的氮化硅膜：衬底温度为350℃；将流量为200sccm的硅烷气体、流量为2000sccm的氮气体及流量为100sccm的氨气体引入到腔室内；压力为100Pa；以及对设置在PECVD装置内的平行板电极之间供应2000W的RF功率。接着，将氨气体流量改变为2000sccm，沉积300nm厚的氮化硅膜。最后，将氨气体流量改变为100sccm，沉积50nm厚的氮化硅膜。
绝缘膜207的沉积条件为如下：衬底温度为350℃；将流量为20sccm的硅烷气体及流量为3000sccm的一氧化二氮气体引入到腔室内；压力为40Pa；以及对设置在PECVD装置内的平行板电极之间供应100W的RF功率。
接着，在绝缘膜207上形成氧化物半导体膜208。作为氧化物半导体膜208，利用溅射装置在真空中连续地形成第一氧化物半导体膜208b及第二氧化物半导体膜208c。在以下说明中，将第一氧化物半导体膜208b称为IGZO-1，将第二氧化物半导体膜208c称为IGZO-2。
作为IGZO-1，形成10nm厚的In-Ga-Zn氧化物膜(以下，称为IGZO膜)。IGZO-1的沉积条件为如下：衬底温度为170℃；将流量为140sccm的氩气体及流量为60sccm的氧气体引入到腔室内；压力为0.6Pa；以及对多晶金属氧化物溅射靶材(In:Ga:Zn＝4:2:4.1[原子数比])供应2500W的AC功率。
作为IGZO-2，形成15nm厚的IGZO膜。IGZO-2的沉积条件为如下：衬底温度为170℃；将流量为100sccm的氩气体及流量为100sccm的氧气体引入到腔室内；压力为0.2Pa；以及对多晶金属氧化物溅射靶材(In:Ga:Zn＝1:1:1.2[原子数比])供应2500W的AC功率。
接着，在绝缘膜207及氧化物半导体膜208上形成导电膜212a、212b。作为导电膜212a、212b，通过使用溅射装置在真空中连续地形成50nm厚的钨膜、400nm厚的铝膜以及100nm厚的钛膜。
接着，在绝缘膜207、氧化物半导体膜208以及导电膜212a、212b上形成绝缘膜214及绝缘膜216。作为绝缘膜214通过使用PECVD装置形成50nm厚的氧氮化硅膜。作为绝缘膜216通过使用PECVD装置形成400nm厚的氧氮化硅膜。注意，绝缘膜214及绝缘膜216通过使用PECVD装置在真空中连续地形成。
绝缘膜214的沉积条件为如下：衬底温度为220℃；将流量为50sccm的硅烷气体及流量为2000sccm的一氧化二氮气体引入到腔室内；压力为20Pa；以及对设置在PECVD装置内的平行板电极之间供应100W的RF功率。绝缘膜216的沉积条件为如下：衬底温度为220℃；将流量为160sccm的硅烷气体及流量为4000sccm的一氧化二氮气体引入到腔室内；压力为200Pa；以及对设置在PECVD装置内的平行板电极之间供应1500W的RF功率。
接着，进行第一加热处理。作为该第一加热处理，在氮气体气氛下以350℃进行一个小时的加热处理。
接着，通过使用溅射装置在绝缘膜216上形成5nm厚的ITSO膜。该ITSO膜的沉积条件为如下：衬底温度为室温；将流量为72sccm的氩气体、流量为5sccm的氧气体引入到腔室内；压力为0.15Pa；以及对设置在溅射装置内的金属氧化物靶材(In2O3:SnO2:SiO2＝85:10:5[wt.％])供应1000W的DC功率。
接着，经由ITSO膜对氧化物半导体膜208及绝缘膜214、216进行氧添加处理。该氧添加处理的条件为如下：利用灰化装置；衬底温度为40℃；将流量为250sccm的氧气体引入到腔室内；压力为15Pa；以及对设置在灰化装置内的平行板电极之间供应4500W的RF功率120秒钟以对衬底一侧施加偏压。
接着，去除ITSO膜，使绝缘膜216露出。ITSO膜的去除方法为如下：在利用湿蚀刻装置，使用5％草酸水溶液进行300秒钟的蚀刻之后，使用0.5％氢氟酸进行15秒钟的蚀刻。
接着，在绝缘膜216上形成绝缘膜218。作为绝缘膜218利用PECVD装置形成100nm厚的氮化硅膜。绝缘膜218的沉积条件为如下：衬底温度为350℃；将流量为50sccm的硅烷气体、流量为5000sccm的氮气体及流量为100sccm的氨气体引入到腔室内；压力为100Pa；以及对设置在PECVD装置内的平行板电极之间供应1000W的27.12MHz的高频功率。
接着，形成到达导电膜212b的开口部252c以及到达导电膜204的开口部252a、252b。开口部252a、252b及252c通过使用干蚀刻装置形成。
接着，以覆盖开口部252a、252b、252c的方式在绝缘膜218上形成导电膜，且对该导电膜进行加工，来形成导电膜220a及220b。作为导电膜220a及220b通过使用溅射装置形成100nm厚的ITSO膜。用于该ITSO膜的形成的靶材的组成与用于上面所示的ITSO膜的形成的靶材相同。
接着，进行第二加热处理。作为该第二加热处理，在氮气体气氛下以250℃进行一个小时的加热处理。
经过上述工序，制造本实施例的样品J1。样品J1的制造工序中的最高温度为350℃。
<4-2.样品J2的制造方法>
样品J2的工序与上面所示的样品J1的工序的不同之处在于氧化物半导体膜208的沉积条件。其他工序与样品J1相同。
作为样品J2的氧化物半导体膜208，利用溅射装置在真空中连续地形成第一氧化物半导体膜208b及第二氧化物半导体膜208c。在以下说明中，将第一氧化物半导体膜208b称为IGZO-1a，将第二氧化物半导体膜208c称为IGZO-2a。
作为IGZO-1a，形成10nm厚的IGZO膜。IGZO-1a的沉积条件为如下：衬底温度为130℃；将流量为140sccm的氩气体及流量为60sccm的氧气体引入到腔室内；压力为0.6Pa；以及对多晶金属氧化物溅射靶材(In:Ga:Zn＝4:2:4.1[原子数比])供应2500W的AC功率。
作为IGZO-2a，形成15nm厚的IGZO膜。IGZO-2a的沉积条件为如下：衬底温度为130℃；将流量为100sccm的氩气体及流量为100sccm的氧气体引入到腔室内；压力为0.2Pa；以及对多晶金属氧化物溅射靶材(In:Ga:Zn＝1:1:1.2[原子数比])供应2500W的AC功率。
换而言之，样品J1和样品J2的不同之处在于沉积氧化物半导体膜208时的衬底温度。
经过上述工序，制造本实施例的样品J2。样品J2的制造工序中的最高温度为350℃。
<4-3.Id-Vg特性的结果>
接着，对上述样品J1及样品J2的Id-Vg特性进行测定。图55A和图55B示出样品J1及样品J2的Id-Vg特性。在图55A和图55B中，由第一纵轴表示Id(A)，由第二纵轴表示μFE(cm2/Vs)，由横轴表示Vg(V)。图55A示出样品J1的Id-Vg特性，图55B示出样品J2的Id-Vg特性。
作为对被用作晶体管270B的第一栅电极的导电膜204施加的电压(以下，也称为栅电压(Vg))及对被用作晶体管270B的第二栅电极的导电膜220b施加的电压(Vbg)，以每次增加0.25V的方式从-15V施加到20V。另外，将对被用作源电极的导电膜212a施加的电压(以下，也称为源电压(Vs))设定为0V(comm)，将对被用作漏电极的导电膜212b施加的电压(以下，也称为漏电压(Vd))设定为0.1V或20V。
由图55A和图55B所示的结果确认到不管氧化物半导体膜208的沉积时的衬底温度是170℃还是130℃，电特性都良好。
<4-4.GBT测试>
接着，对上述样品J1及样品J2进行可靠性评价。作为可靠性评价，利用偏压-应力测试(以下，称为GBT(Gate Bias Temperature)测试)。
本实施例的GBT测试的条件为如下：栅电压(Vg)为±30V；漏电压(Vd)及源电压(Vs)都为0V(comm)；应力温度为60℃；以及应力施加时间为一个小时，并且在黑暗环境及光照射环境(使用白色LED照射10000lx左右的光)的两种环境下进行GBT测试。就是说，将晶体管的源电极和漏电极的电位设定为相同的电位，并且在一定的时间(在此为一个小时)内对栅电极施加与源电极及漏电极不同的电位。
另外，将施加到栅电极的电位比源电极及漏电极的电位高的情况称为正应力，而将施加到栅电极的电位比源电极及漏电极的电位低的情况称为负应力。因此，在正GBT应力(黑暗)、负GBT应力(黑暗)、正GBT应力(光照射)以及负GBT应力(光照射)的四种条件下进行可靠性评价。另外，下面有时将正GBT应力(黑暗)表示为PBTS(Positive Bias TemperatureStress)，将负GBT应力(黑暗)表示为NBTS(Negative Bias Temperature Stress)，将正GBT应力(光照射)表示为PBITS(Positive Bias Illuminations Temperature Stress)，将负GBT应力(光照射)表示为NBITS(Negative Bias Illuminations Temperature Stress)。
图56示出样品J1及样品J2的GBT测试的结果。在图56中，由纵轴表示晶体管的阈值电压的变化量(ΔVth)及漂移值的变化量(ΔShift)，由横轴表示各样品的名称、工序条件等。注意，漂移值是指在晶体管的漏电流(Id)-栅电压(Vg)特性中，以对数表示的漏电流(Id)的最大倾斜度的切线与1×10-12A的轴的交点上的栅电压(Vg)。ΔShift是指漂移值的变化量。
从图56所示的结果可知，样品J1及样品J2都在GBT测试中阈值电压的变化量(ΔVth)及漂移值的变化量(ΔShift)为±2V以内。由此确认到包括本发明的一个方式的氧化物半导体膜的晶体管具有高可靠性。
本实施例所示的结构可以与其他实施方式或其他实施例所示的结构适当地组合而实施。
实施例5
在本实施例中，制造相当于图18C和图18D所示的晶体管270B的晶体管，对该晶体管的Id-Vg特性及该晶体管的截面观察进行评价。
在本实施例中，制造以下所示的样品K1至K3进行评价。样品K1的晶体管的沟道长度L＝3μm且沟道宽度W＝5μm，样品K2的晶体管的沟道长度L＝3μm且沟道宽度W＝50μm，样品K3的晶体管的沟道长度L＝6μm且沟道宽度W＝50μm。样品K1至K3的不同之处仅在于晶体管的尺寸，以相同的工序制造。
下面，对本实施例中制造的样品进行说明。注意，在以下说明中，使用图18C和图18D所示的晶体管270B的符号进行说明。
<5-1.样品K1至K3的制造方法>
首先，在衬底202上形成导电膜204。作为衬底202使用玻璃衬底。作为导电膜204通过使用溅射装置形成100nm厚的钨膜。
接着，在衬底202及导电膜204上形成绝缘膜206、207。作为绝缘膜206通过使用PECVD装置形成400nm厚的氮化硅膜。作为绝缘膜207通过使用PECVD装置形成50nm厚的氧氮化硅膜。
绝缘膜206通过如下方法沉积。首先，以如下条件沉积50nm厚的氮化硅膜(以下，称为绝缘膜206_1)：衬底温度为350℃；将流量为200sccm的硅烷气体、流量为2000sccm的氮气体及流量为100sccm的氨气体引入到腔室内；压力为100Pa；以及对设置在PECVD装置内的平行板电极之间供应2000W的RF功率。接着，将氨气体流量改变为2000sccm，沉积300nm厚的氮化硅膜(以下，称为绝缘膜206_2)。最后，将氨气体流量改变为100sccm，沉积50nm厚的氮化硅膜(以下，称为绝缘膜206_3)。
绝缘膜207的沉积条件为如下：衬底温度为350℃；将流量为20sccm的硅烷气体及流量为3000sccm的一氧化二氮气体引入到腔室内；压力为40Pa；以及对设置在PECVD装置内的平行板电极之间供应100W的RF功率。
接着，在绝缘膜207上形成氧化物半导体膜208。作为氧化物半导体膜208，利用溅射装置在真空中连续地形成第一氧化物半导体膜208b及第二氧化物半导体膜208c。在以下说明中，将第一氧化物半导体膜208b称为IGZO-1，将第二氧化物半导体膜208c称为IGZO-2。
作为IGZO-1，形成10nm厚的IGZO膜。IGZO-1的沉积条件为如下：衬底温度为170℃；将流量为35sccm的氩气体及流量为15sccm的氧气体引入到腔室内；压力为0.2Pa；以及对多晶金属氧化物溅射靶材(In:Ga:Zn＝4:2:4.1[原子数比])供应1500W的AC功率。
作为IGZO-2，形成20nm厚的IGZO膜。IGZO-2的沉积条件为如下：衬底温度为170℃；将流量为25sccm的氩气体及流量为25sccm的氧气体引入到腔室内；压力为0.2Pa；以及对多晶金属氧化物溅射靶材(In:Ga:Zn＝1:1:1.2[原子数比])供应500W的AC功率。
接着，在绝缘膜207及氧化物半导体膜208上形成导电膜212a、212b。
导电膜212a、212b为50nm厚的钨膜(以下，称为导电膜212a_1及导电膜212b_1)、30nm厚的氮化钽膜(以下，称为导电膜212a_2及导电膜212b_2)、200nm厚的铜膜(以下，称为导电膜212a_3及导电膜212b_3)、30nm厚的氮化钽膜(以下，称为导电膜212a_4及导电膜212b_4)及50nm厚的钛膜(以下，称为导电膜212a_5及导电膜212b_5)的叠层结构。
导电膜212a、212b的形成方法为如下：首先，通过使用溅射装置形成50nm厚的钨膜、30nm厚的氮化钽膜及200nm厚的铜膜。然后，在铜膜上涂敷抗蚀剂，使用湿蚀刻装置去除铜膜中的所希望的区域，并且去除抗蚀剂。之后，使用溅射装置在氮化钽膜及铜膜上形成30nm厚的氮化钽膜及50nm厚的钛膜。并且，在钛膜上涂敷抗蚀剂，使用干蚀刻装置去除钛膜、氮化钽膜及钨膜中的所希望的区域。
接着，对氧化物半导体膜208的表面(背沟道一侧)进行洗涤。当进行洗涤时，使用旋转洗涤(spin cleaning)装置对氧化物半导体膜208及导电膜212a、212b涂敷通过将磷酸(浓度为85vol.％)用水稀释100倍来获得的磷酸水溶液15秒钟。
接着，在绝缘膜207、氧化物半导体膜208以及导电膜212a、212b上形成绝缘膜214及绝缘膜216。作为绝缘膜214通过使用PECVD装置形成30nm厚的氧氮化硅膜。作为绝缘膜216通过使用PECVD装置形成400nm厚的氧氮化硅膜。注意，绝缘膜214及绝缘膜216通过使用PECVD装置在真空中连续地形成。
绝缘膜214的沉积条件为如下：衬底温度为220℃；将流量为50sccm的硅烷气体及流量为2000sccm的一氧化二氮气体引入到腔室内；压力为20Pa；以及对设置在PECVD装置内的平行板电极之间供应100W的RF功率。绝缘膜216的沉积条件为如下：衬底温度为220℃；将流量为160sccm的硅烷气体及流量为4000sccm的一氧化二氮气体引入到腔室内；压力为200Pa；以及对设置在PECVD装置内的平行板电极之间供应1500W的RF功率。
接着，进行第一加热处理。作为该第一加热处理，在氮气体气氛下以350℃进行一个小时的加热处理。
接着，通过使用溅射装置在绝缘膜216上形成6nm厚的ITSO膜。该ITSO膜的沉积条件为如下：衬底温度为室温；将流量为72sccm的氩气体、流量为5sccm的氧气体引入到腔室内；压力为0.15Pa；以及对设置在溅射装置内的金属氧化物靶材(In2O3:SnO2:SiO2＝85:10:5[wt.％])供应1000W的DC功率。
接着，经由ITSO膜对氧化物半导体膜208及绝缘膜214、216进行氧添加处理。该氧添加处理的条件为如下：利用灰化装置；衬底温度为100℃；将流量为300sccm的氧气体引入到腔室内；压力为25.06Pa；以及对设置在灰化装置内的平行板电极之间供应4750W的RF功率60秒钟以对衬底一侧施加偏压。
接着，去除ITSO膜，使绝缘膜216露出。ITSO膜的去除方法为如下：在利用湿蚀刻装置，使用浓度为5％的草酸水溶液进行300秒钟的蚀刻之后，使用浓度为0.5％的氢氟酸进行15秒钟的蚀刻。
接着，在绝缘膜216上形成绝缘膜218。作为绝缘膜218利用PECVD装置形成100nm厚的氮化硅膜。绝缘膜218的沉积条件为如下：衬底温度为350℃；将流量为50sccm的硅烷气体、流量为5000sccm的氮气体及流量为100sccm的氨气体引入到腔室内；压力为100Pa；以及对设置在PECVD装置内的平行板电极之间供应1000W的27.12MHz的高频功率。
接着，形成到达导电膜212b的开口部252c以及到达导电膜204的开口部252a、252b。开口部252a、252b及252c通过使用干蚀刻装置形成。
接着，以覆盖开口部252a、252b、252c的方式在绝缘膜218上形成导电膜，且对该导电膜进行加工，来形成导电膜220a及220b。作为导电膜220a及220b通过使用溅射装置形成100nm厚的ITSO膜。用于该ITSO膜的靶材的组成与用于上面所示的ITSO膜的成膜的靶材相同。
接着，进行第二加热处理。作为该第二加热处理，在氮气体气氛下以250℃进行一个小时的加热处理。
经过上述工序，制造本实施例的样品K1至K3。样品K1至K3的制造工序中的最高温度为350℃。
<5-2.Id-Vg特性的结果>
接着，对上述样品K1至样品K3的Id-Vg特性进行测定。图57A至图57C示出样品K1至样品K3的Id-Vg特性。图57A示出样品K1的Id-Vg特性。图57B示出样品K2的Id-Vg特性。图57C示出样品K3的Id-Vg特性。在图57A至图57C中，由第一纵轴表示Id(A)，由第二纵轴表示μFE(cm2/Vs)，由横轴表示Vg(V)。
作为对被用作晶体管270B的第一栅电极的导电膜204施加的电压(以下，也称为栅电压(Vg))及对被用作晶体管270B的第二栅电极的导电膜220b施加的电压(Vbg)，以每次增加0.25V的方式从-15V施加到20V。另外，将对被用作源电极的导电膜212a施加的电压(以下，也称为源电压(Vs))设定为0V(comm)，将对被用作漏电极的导电膜212b施加的电压(以下，也称为漏电压(Vd))设定为0.1V或20V。
从图57A至图57C所示的结果可知，在本实施例中制造的样品K1至K3具有良好的电特性。尤其是，在本实施例中制造的样品K1至K3为常关闭型晶体管，迁移率高，为30cm2/Vs左右。
<5-3.样品K2的截面观察>
接着，观察上述样品K2的截面。使用透射电子显微镜(TEM：Transmission ElectronMicroscope)观察截面。
图58A和图58B示出样品K2的截面TEM图像。图58A为以20，000倍的倍率观察晶体管270B整体的截面TEM图像，图58B为以50，000倍的倍率观察导电膜212a附近的截面TEM图像。如图58A和图58B所示，在本实施例中制造的样品K2具有良好的截面形状。尤其可确认到导电膜212a_1、导电膜212a_2、导电膜212a_4及导电膜212a_5包围被用作导电膜212a_3的铜膜。
本实施例所示的结构可以与其他实施方式或其他实施例所示的结构适当地组合而实施。
实施例6
在本实施例中，制造相当于图18C和图18D所示的晶体管270B的晶体管，对该晶体管的Id-Vg特性、栅极BT应力测试及Id-Vd特性进行评价。
在本实施例中，制造以下所示的样品L1进行评价。样品L1包括沟道长度L＝3μm且沟道宽度W＝5μm的多个晶体管及沟道长度L＝6μm且沟道宽度W＝5μm的多个晶体管。
下面，对本实施例中制造的样品进行说明。注意，在以下说明中，使用图18C和图18D所示的晶体管270B的符号进行说明。
<6-1.样品L1的制造方法>
首先，在衬底202上形成导电膜204。作为衬底202使用玻璃衬底。作为导电膜204通过使用溅射装置形成100nm厚的钨膜。
接着，在衬底202及导电膜204上形成绝缘膜206、207。作为绝缘膜206通过使用PECVD装置形成400nm厚的氮化硅膜。作为绝缘膜207通过使用PECVD装置形成15nm厚的氧氮化硅膜。
绝缘膜206的沉积条件为如下：衬底温度为350℃；将流量为200sccm的硅烷气体、流量为2000sccm的氮气体及流量为100sccm的氨气体引入到腔室内；压力为100Pa；以及对设置在PECVD装置内的平行板电极之间供应2000W的RF功率，沉积50nm厚的氮化硅膜，接着，将氨气体流量改变为2000sccm，沉积300nm厚的氮化硅膜，接着，将氨气体流量改变为100sccm，沉积50nm厚的氮化硅膜。
绝缘膜207的沉积条件为如下：衬底温度为350℃；将流量为20sccm的硅烷气体及流量为3000sccm的一氧化二氮气体引入到腔室内；压力为40Pa；以及对设置在PECVD装置内的平行板电极之间供应100W的RF功率。
接着，在绝缘膜207上形成氧化物半导体膜208。作为氧化物半导体膜208，利用溅射装置在真空中连续地形成第一氧化物半导体膜208b及第二氧化物半导体膜208c。在以下说明中，将第一氧化物半导体膜208b称为IGZO-1，将第二氧化物半导体膜208c称为IGZO-2。
作为IGZO-1，形成10nm厚的IGZO膜。IGZO-1的沉积条件为如下：衬底温度为170℃；将流量为35sccm的氩气体及流量为15sccm的氧气体引入到腔室内；压力为0.2Pa；以及对多晶金属氧化物溅射靶材(In:Ga:Zn＝4:2:4.1[原子数比])供应1500W的AC功率。
作为IGZO-2，形成20nm厚的IGZO膜。IGZO-2的沉积条件为如下：衬底温度为170℃；将流量为25sccm的氩气体及流量为25sccm的氧气体引入到腔室内；压力为0.2Pa；以及对多晶金属氧化物溅射靶材(In:Ga:Zn＝1:1:1.2[原子数比])供应500W的AC功率。
接着，进行第一加热处理。在该第一加热处理中，在氮气体气氛下以350℃进行1小时的处理，然后，在氮气体和氧气体的混合气体气氛下以350℃进行1小时的处理。
接着，在绝缘膜207及氧化物半导体膜208上形成导电膜212a、212b。
导电膜212a、212b具有30nm厚的钛膜、200nm厚的铜膜及50nm厚的钛膜的叠层结构。
导电膜212a、212b的形成方法为如下：首先，通过使用溅射装置形成30nm厚的钛膜及200nm厚的铜膜。然后，在铜膜上涂敷抗蚀剂，使用湿蚀刻装置去除铜膜中的所希望的区域，并且去除抗蚀剂。之后，使用溅射装置在钛膜及铜膜上形成50nm厚的钛膜。并且，在钛膜上涂敷抗蚀剂，使用干蚀刻装置去除钛膜中的所希望的区域。
接着，对氧化物半导体膜208的表面(背沟道一侧)进行洗涤。当进行洗涤时，使用旋转洗涤(spin cleaning)装置对氧化物半导体膜208及导电膜212a、212b涂敷通过将磷酸(浓度为85vol.％)用水稀释100倍来获得的磷酸水溶液15秒种。
接着，在绝缘膜207、氧化物半导体膜208以及导电膜212a、212b上形成绝缘膜214及绝缘膜216。作为绝缘膜214通过使用PECVD装置形成30nm厚的氧氮化硅膜。作为绝缘膜216通过使用PECVD装置形成400nm厚的氧氮化硅膜。注意，绝缘膜214及绝缘膜216通过使用PECVD装置在真空中连续地形成。
绝缘膜214的沉积条件为如下：衬底温度为220℃；将流量为50sccm的硅烷气体及流量为2000sccm的一氧化二氮气体引入到腔室内；压力为20Pa；以及对设置在PECVD装置内的平行板电极之间供应100W的RF功率。绝缘膜216的沉积条件为如下：衬底温度为220℃；将流量为160sccm的硅烷气体及流量为4000sccm的一氧化二氮气体引入到腔室内；压力为200Pa；以及对设置在PECVD装置内的平行板电极之间供应1500W的RF功率。
接着，进行第二加热处理。作为该第二加热处理，在氮气体气氛下以350℃进行一个小时的加热处理。
接着，通过使用溅射装置在绝缘膜216上形成6nm厚的ITSO膜。该ITSO膜的沉积条件为如下：衬底温度为室温；将流量为72sccm的氩气体、流量为5sccm的氧气体引入到腔室内；压力为0.15Pa；以及对设置在溅射装置内的金属氧化物靶材(In2O3：SnO2：SiO2＝85:10:5[wt.％])供应1000W的DC功率。
接着，经由ITSO膜对氧化物半导体膜208及绝缘膜214、216进行氧添加处理。该氧添加处理的条件为如下：利用灰化装置；衬底温度为100℃；将流量为300sccm的氧气体引入到腔室内；压力为25.06Pa；以及对设置在灰化装置内的平行板电极之间供应4750W的RF功率60秒钟以对衬底一侧施加偏压。
接着，去除ITSO膜，使绝缘膜216露出。ITSO膜的去除方法为如下：在利用湿蚀刻装置，使用浓度为5％的草酸水溶液进行300秒钟的蚀刻之后，使用浓度为0.5％的氢氟酸进行15秒钟的蚀刻。
接着，在绝缘膜216上形成绝缘膜218。作为绝缘膜218利用PECVD装置形成100nm厚的氮化硅膜。绝缘膜218的沉积条件为如下：衬底温度为350℃；将流量为50sccm的硅烷气体、流量为5000sccm的氮气体及流量为100sccm的氨气体引入到腔室内；压力为100Pa；以及对设置在PECVD装置内的平行板电极之间供应1000W的27.12MHz的高频功率。
接着，形成到达导电膜212b的开口部252c以及到达导电膜204的开口部252a、252b。开口部252a、252b及252c通过使用干蚀刻装置形成。
接着，以覆盖开口部252a、252b、252c的方式在绝缘膜218上形成导电膜，且对该导电膜进行加工，来形成导电膜220a及220b。作为导电膜220a及220b通过使用溅射装置形成100nm厚的ITSO膜。用于该ITSO膜的靶材的组成与用于上面所示的ITSO膜的成膜的靶材相同。
接着，进行第三加热处理。作为该第三加热处理，在氮气体气氛下以250℃进行一个小时的加热处理。
经过上述工序，制造本实施例的样品L1。样品L1的制造工序中的最高温度为350℃。
<6-2.Id-Vg特性的结果>
接着，对上述样品L1的Id-Vg特性进行测定。图59示出样品L1的Id-Vg特性。具体而言，图59示出样品L1所包括的沟道长度L＝3μm且沟道宽度W＝5μm的晶体管的Id-Vg特性。在图59中，由第一纵轴表示Id(A)，由第二纵轴表示μFE(cm2/Vs)，由横轴表示Vg(V)。
Id-Vg特性的测定条件与实施例5相同。
从图59所示的结果可知，在本实施例中制造的样品L1具有良好的电特性。尤其是，在本实施例中制造的样品L1为常关闭型晶体管，迁移率高，为30cm2/Vs左右。
<6-3.GBT测试结果>
接着，对上述样品L1进行GBT测试。GBT测试的条件与实施例4相同。图60示出样品L1的GBT测试结果。具体而言，对样品L1所包括的沟道长度L＝3μm且沟道宽度W＝5μm的晶体管进行测定。
从图60所示的结果可知，样品L1在GBT测试中阈值电压的变化量(ΔVth)为±1V以内。由此确认到包括本发明的一个方式的氧化物半导体膜的晶体管具有高可靠性。
<6-4.Id-Vd特性结果>
接着，对样品L1的Id-Vd特性进行评价。图61A和图61B示出样品L1的Id-Vd特性。图61A示出样品L1所包括的沟道长度L＝3μm且沟道宽度W＝5μm的晶体管的测定结果，图61B示出样品L1所包括的沟道长度L＝6μm且沟道宽度W＝5μm的晶体管的测定结果。
样品L1所包括的L/W＝3/5μm的晶体管的Id-Vd特性的测定条件为如下：源极电位为接地电位(GND)，漏极电位为10V，栅极电位为3.16V。样品L1所包括的L/W＝6/5μm的晶体管的Id-Vd特性的测定条件为如下：源极电位为接地电位(GND)，漏极电压为10V，栅极电位为4.62V。
如图61A和图61B所示，在本实施例中制造的样品L1的漏极电流饱和特性高。漏极电流饱和特性得到提高的晶体管优选用作有机EL显示装置的驱动用FET。
本实施例所示的结构可以与其他实施方式或其他实施例所示的结构适当地组合而实施。
附图标记说明
11：区域；12：区域；21：垂线；22：垂线；23：垂线；200：晶体管；202：衬底；204：导电膜；206：绝缘膜206_1：绝缘膜；206_2：绝缘膜；206_3：绝缘膜；207：绝缘膜；208：氧化物半导体膜；208a：氧化物半导体膜；208b：氧化物半导体膜；208c：氧化物半导体膜；212：导电膜；212a：导电膜；212a_1：导电膜；212a_2：导电膜；212a_3：导电膜；212a_4：导电膜；212a_5：导电膜；212b：导电膜；212b_1：导电膜；212b_2：导电膜；212b_3：导电膜；212b_4：导电膜；212b_5：导电膜；214：绝缘膜；216：绝缘膜；218：绝缘膜；220a：导电膜；220b：导电膜；230：开口部；240：氧；250：晶体管；251a：开口部；251b：开口部；252a：开口部；252b：开口部；252c：开口部；260：晶体管；270：晶体管；270A：晶体管；270B：晶体管；300：靶材；300a：靶材；300b：靶材；301：沉积室；303b：磁铁单元；310：垫板；310a：垫板；310b：垫板；320：靶材架；320a：靶材架；320b：靶材架；322：靶材屏蔽；322a：靶材屏蔽；322b：靶材屏蔽；323：靶材屏蔽；330：磁铁单元；330a：磁铁单元；330b：磁铁单元；330N：磁铁；330N1：磁铁；330N2：磁铁；330S：磁铁；332：磁铁架；340：等离子体；342：构件；360：衬底；370：衬底架；380a：磁力线；380b：磁力线；390：电源；391：电源；501：像素电路；502：像素部；504：驱动电路部；504a：栅极驱动器；504b：源极驱动器；506：保护电路；507：端子部；550：晶体管；552：晶体管；554：晶体管；560：电容器；562：电容器；570：液晶元件；572：发光元件；2000：触摸面板；2001：触摸面板；2501：显示装置；2502t：晶体管；2503c：电容器；2503t：晶体管；2504：扫描线驱动电路；2505：像素；2509：FPC；2510：衬底；2510a：绝缘层；2510b：柔性衬底；2510c：粘合层；2511：布线；2519：端子；2521：绝缘层；2522：绝缘层；2528：隔壁；2529：液晶层；2530a：间隔物；2530b：间隔物；2531：绝缘层；2550：EL元件；2551：液晶元件；2560：密封层；2567：着色层；2568：遮光层；2569：反射防止层；2570：衬底；2570a：绝缘层；2570b：柔性衬底；2570c：粘合层；2580：发光模块；2590：衬底；2591：电极；2592：电极；2593：绝缘层；2594：布线；2595：触摸传感器；2597：粘合层；2598：布线；2599：连接层；2601：脉冲电压输出电路；2602：电流检测电路；2603：电容器；2611：晶体管；2612：晶体管；2613：晶体管；2621：电极；2622：电极；2700：沉积装置；2701：大气侧衬底供应室；2702：大气侧衬底传送室；2703a：装载闭锁室；2703b：卸载闭锁室；2704：传送室；2705：衬底加热室；2706a：沉积室；2706b：沉积室；2706c：沉积室；2751：低温冷阱；2752：载物台；2761：盒式接口；2762：对准接口；2763：传送机器人；2764：闸阀；2765：加热载物台；2766：靶材；2766a：靶材；2766b：靶材；2767a：靶材屏蔽；2767b：靶材屏蔽；2768：衬底架；2769：衬底；2770：真空泵；2771：低温泵；2772：涡轮分子泵；2780：质量流量控制器；2781：精制器；2782：气体加热机构；2784：可动构件；2790a：磁铁单元；2790b：磁铁单元；2791：电源；3000：沉积装置；3010：加工构件；3180：沉积室；3181a：原料供应部；3181b：原料供应部；3182：控制部；3182a：流量控制器；3182b：流量控制器；3182c：流量控制器；3182h：加热机构；3183：导入口；3184：排出口；3185：排气装置；3186：支撑部；3187：加热机构；3188：门；5100：颗粒；5120：衬底；5161：区域；5200：颗粒；5201：离子；5202：横向生长部；5203：粒子；5220：衬底；5230：靶材；5240：等离子体；5260：加热机构；8000：显示模块；8001：上盖；8002：下盖；8003：FPC；8004：触摸面板；8005：FPC；8006：显示面板；8007：背光；8008：光源；8009：框架；8010：印刷电路板；8011：电池；9000：外壳；9001：显示部；9003：扬声器；9005：操作键；9006：连接端子；9007：传感器；9008：麦克风；9050：操作按钮；9051：信息；9052：信息；9053：信息；9054：信息；9055：铰链；9100：便携式信息终端；9101：便携式信息终端；9102：便携式信息终端；9200：便携式信息终端；9201：便携式信息终端；9500：显示装置；9501：显示面板；9502：显示区域；9503：区域；9511：轴部；9512：轴承部
本申请基于2015年2月12日提交到日本专利局的日本专利申请No.2015-024995、2015年9月25日提交到日本专利局的日本专利申请No.2015-187620、以及2015年11月2日提交到日本专利局的日本专利申请No.2015-215540，通过引用将其完整内容并入在此。

Claims (20)

1.一种包括In、M及Zn的氧化物半导体膜，
其中，所述氧化物半导体膜具有In1+xM1-xO3(ZnO)y结构的固溶区域附近的组成，
所述M为Al、Ga、Y或Sn，
x大约为0.33，
并且，y大约为1。
2.根据权利要求1所述的氧化物半导体膜，
其中所述氧化物半导体膜具有In:M:Zn＝4:2:3附近的原子数比，
并且在所述In的比例为4的情况下，所述M的比例为1.5以上且2.5以下且所述Zn的比例为2以上且4以下。
3.一种包括权利要求1所述的氧化物半导体膜的半导体装置。
4.一种包括In、M及Zn的氧化物半导体膜，
其中，所述氧化物半导体膜具有In1+xM1-xO3(ZnO)y结构的固溶区域附近的组成，
所述M为Al、Ga、Y或Sn，
x满足0＜x＜0.5，
并且，y大约为1。
5.根据权利要求4所述的氧化物半导体膜，
其中所述氧化物半导体膜具有In:M:Zn＝4:2:3附近的原子数比，
并且在所述In的比例为4的情况下，所述M的比例为1.5以上且2.5以下且所述Zn的比例为2以上且4以下。
6.根据权利要求4所述的氧化物半导体膜，
其中利用溅射装置形成所述氧化物半导体膜，
所述溅射装置包括多晶金属氧化物靶材，
所述多晶金属氧化物靶材具有In:M:Zn＝4:2:4.1附近的组成，
并且在所述多晶金属氧化物靶材的所述In的比例为4的情况下，所述M的比例为1.5以上且2.5以下且所述Zn的比例为3.1以上且5.1以下。
7.根据权利要求4所述的氧化物半导体膜，
其中所述氧化物半导体膜包括结晶部，
并且所述结晶部具有c轴取向性。
8.根据权利要求4所述的氧化物半导体膜，其中所述氧化物半导体膜包括氢浓度低于1×1020atoms/cm3的区域。
9.根据权利要求4所述的氧化物半导体膜，其中所述氧化物半导体膜包括所述In、所述M、所述Zn及O原子的总和为99.97atomic％以上的区域。
10.根据权利要求4所述的氧化物半导体膜，其中所述氧化物半导体膜包括Fe、Ni及Si原子的总和低于0.03atomic％的区域。
11.一种包括权利要求4所述的氧化物半导体膜的半导体装置。
12.一种氧化物半导体膜，包括：
第一膜；以及
所述第一膜上的第二膜，
其中，所述第一膜和所述第二膜的每一个包括In、M及Zn，
所述M为Al、Ga、Y或Sn，
所述第一膜具有In1+xM1-xO3(ZnO)y结构的固溶区域附近的组成，
所述第二膜包括具有In1+vM1-vO3(ZnO)w结构的固溶区域附近的组成且铟原子的比例比所述第一膜小的区域，
x满足0＜x＜0.5，
y大约为1，
v满足-0.2≤v＜0.2，
并且，w大约为1。
13.根据权利要求12所述的氧化物半导体膜，
其中x大约为0.33，
并且v大约为0。
14.根据权利要求12所述的氧化物半导体膜，
其中所述第一膜具有In:M:Zn＝4:2:3附近的原子数比，
所述第二具有In:M:Zn＝1:1:1附近的原子数比，
并且在所述第一膜的所述In的比例为4的情况下，所述M的比例为1.5以上且2.5以下且所述Zn的比例为2以上且4以下。
15.根据权利要求12所述的氧化物半导体膜，
其中利用溅射装置形成所述第一膜及所述第二膜，
所述溅射装置包括第一多晶金属氧化物靶材及第二多晶金属氧化物靶材，
所述第一多晶金属氧化物靶材具有In:M:Zn＝4:2:4.1附近的组成，
所述第二多晶金属氧化物靶材具有In:M:Zn＝1:1:1.2附近的组成，
并且在所述第一多晶金属氧化物靶材的所述In的比例为4的情况下，所述M的比例为1.5以上且2.5以下且所述Zn的比例为3.1以上且5.1以下。
16.根据权利要求12所述的氧化物半导体膜，
其中所述第一膜包括结晶部，
并且所述结晶部具有c轴取向性。
17.根据权利要求12所述的氧化物半导体膜，其中所述第一膜包括氢浓度低于1×1020atoms/cm3的区域。
18.根据权利要求12所述的氧化物半导体膜，其中所述第一膜包括所述In、所述M、所述Zn及O原子的总和为99.97atomic％以上的区域。
19.根据权利要求12所述的氧化物半导体膜，其中所述第一膜包括Fe、Ni及Si原子的总和低于0.03atomic％的区域。
20.一种包括权利要求12所述的氧化物半导体膜的半导体装置。
CN201680008956.3A 2015-02-12 2016-01-29 氧化物半导体膜及半导体装置 Active CN107210230B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210049336.1A CN114512547A (zh) 2015-02-12 2016-01-29 氧化物半导体膜及半导体装置

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2015024995 2015-02-12
JP2015-024995 2015-02-12
JP2015187620 2015-09-25
JP2015-187620 2015-09-25
JP2015-215540 2015-11-02
JP2015215540 2015-11-02
PCT/IB2016/050446 WO2016128854A1 (en) 2015-02-12 2016-01-29 Oxide semiconductor film and semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210049336.1A Division CN114512547A (zh) 2015-02-12 2016-01-29 氧化物半导体膜及半导体装置

Publications (2)

Publication Number Publication Date
CN107210230A true CN107210230A (zh) 2017-09-26
CN107210230B CN107210230B (zh) 2022-02-11

Family

ID=56615133

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201680008956.3A Active CN107210230B (zh) 2015-02-12 2016-01-29 氧化物半导体膜及半导体装置
CN202210049336.1A Pending CN114512547A (zh) 2015-02-12 2016-01-29 氧化物半导体膜及半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202210049336.1A Pending CN114512547A (zh) 2015-02-12 2016-01-29 氧化物半导体膜及半导体装置

Country Status (6)

Country Link
US (4) US10439068B2 (zh)
JP (6) JP6632412B2 (zh)
KR (2) KR102585396B1 (zh)
CN (2) CN107210230B (zh)
TW (4) TWI832755B (zh)
WO (1) WO2016128854A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8829528B2 (en) * 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
US9812587B2 (en) * 2015-01-26 2017-11-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN107406966B (zh) 2015-03-03 2020-11-20 株式会社半导体能源研究所 氧化物半导体膜、包括该氧化物半导体膜的半导体装置以及包括该半导体装置的显示装置
CN107408579B (zh) 2015-03-03 2021-04-02 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
WO2017037564A1 (en) 2015-08-28 2017-03-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor, transistor, and semiconductor device
WO2017163146A1 (en) 2016-03-22 2017-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
WO2018073689A1 (en) * 2016-10-21 2018-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW202129966A (zh) * 2016-10-21 2021-08-01 日商半導體能源研究所股份有限公司 複合氧化物及電晶體
KR102328679B1 (ko) * 2016-11-23 2021-11-19 삼성디스플레이 주식회사 표시 장치
TWI778959B (zh) 2017-03-03 2022-10-01 日商半導體能源硏究所股份有限公司 半導體裝置及半導體裝置的製造方法
CN109585298A (zh) * 2018-10-22 2019-04-05 惠科股份有限公司 一种显示面板的制作方法和显示面板
JP2020198343A (ja) * 2019-05-31 2020-12-10 キオクシア株式会社 半導体装置及び半導体記憶装置
JP7387475B2 (ja) 2020-02-07 2023-11-28 キオクシア株式会社 半導体装置及び半導体記憶装置
EP4379729A1 (en) 2021-07-28 2024-06-05 Panasonic Intellectual Property Management Co., Ltd. Information display method, information display device, and program
JPWO2023008449A1 (zh) 2021-07-28 2023-02-02
JPWO2023008450A1 (zh) 2021-07-28 2023-02-02

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090124601A (ko) * 2008-05-30 2009-12-03 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 제조방법
CN101728435A (zh) * 2008-10-31 2010-06-09 株式会社半导体能源研究所 半导体器件及其制造方法
US20110180392A1 (en) * 2008-06-27 2011-07-28 Koki Yano SPUTTERING TARGET FOR OXIDE SEMICONDUCTOR, COMPRISING InGaO3(ZnO) CRYSTAL PHASE AND PROCESS FOR PRODUCING THE SPUTTERING TARGET
CN102891182A (zh) * 2011-07-22 2013-01-23 株式会社半导体能源研究所 半导体装置
US20140001465A1 (en) * 2012-06-29 2014-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014007396A (ja) * 2012-05-31 2014-01-16 Semiconductor Energy Lab Co Ltd 半導体装置
US20140241978A1 (en) * 2013-02-28 2014-08-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing sputtering target, method for forming oxide film, and transistor

Family Cites Families (146)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6452211B1 (en) * 1997-06-10 2002-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5006598B2 (ja) 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009206508A (ja) 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101763052B1 (ko) 2010-12-03 2017-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5767015B2 (ja) 2011-05-10 2015-08-19 出光興産株式会社 薄膜トランジスタ
JP5705642B2 (ja) 2011-05-10 2015-04-22 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ系酸化物スパッタリングターゲット及びその製造方法
WO2012157202A1 (ja) * 2011-05-13 2012-11-22 シャープ株式会社 薄膜形成方法
WO2013042562A1 (en) * 2011-09-22 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5939812B2 (ja) 2012-01-26 2016-06-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8901556B2 (en) * 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
KR102316107B1 (ko) 2012-05-31 2021-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102119914B1 (ko) * 2012-05-31 2020-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8901557B2 (en) * 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102113160B1 (ko) * 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20130341180A1 (en) * 2012-06-22 2013-12-26 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for using the same
JP2014062316A (ja) 2012-09-03 2014-04-10 Idemitsu Kosan Co Ltd スパッタリングターゲット
US9287411B2 (en) * 2012-10-24 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW201426879A (zh) * 2012-12-25 2014-07-01 Hon Hai Prec Ind Co Ltd 氧化物半導體製造方法及薄膜電晶體製造方法
US9391096B2 (en) 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI612321B (zh) 2013-02-27 2018-01-21 半導體能源研究所股份有限公司 成像裝置
US20140299873A1 (en) 2013-04-05 2014-10-09 Semiconductor Energy Laboratory Co., Ltd. Single-crystal oxide semiconductor, thin film, oxide stack, and formation method thereof
JP6400336B2 (ja) * 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
JP2015065424A (ja) * 2013-08-27 2015-04-09 株式会社半導体エネルギー研究所 酸化物膜の形成方法、半導体装置の作製方法
US9276128B2 (en) * 2013-10-22 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and etchant used for the same
US9590111B2 (en) * 2013-11-06 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US9882014B2 (en) * 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6537264B2 (ja) * 2013-12-12 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
CN104867981B (zh) 2014-02-21 2020-04-21 株式会社半导体能源研究所 半导体膜、晶体管、半导体装置、显示装置以及电子设备
KR20160126991A (ko) * 2014-02-28 2016-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
SG10201912585TA (en) 2014-05-30 2020-02-27 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
TWI646658B (zh) * 2014-05-30 2019-01-01 日商半導體能源研究所股份有限公司 半導體裝置
KR102582740B1 (ko) * 2014-05-30 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이의 제조 방법, 및 전자 장치
TWI666776B (zh) * 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
KR20220069118A (ko) * 2014-07-15 2022-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
JP2016119465A (ja) * 2014-12-18 2016-06-30 株式会社半導体エネルギー研究所 結晶性半導体膜の作成方法、および半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090124601A (ko) * 2008-05-30 2009-12-03 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 제조방법
US20110180392A1 (en) * 2008-06-27 2011-07-28 Koki Yano SPUTTERING TARGET FOR OXIDE SEMICONDUCTOR, COMPRISING InGaO3(ZnO) CRYSTAL PHASE AND PROCESS FOR PRODUCING THE SPUTTERING TARGET
CN101728435A (zh) * 2008-10-31 2010-06-09 株式会社半导体能源研究所 半导体器件及其制造方法
CN102891182A (zh) * 2011-07-22 2013-01-23 株式会社半导体能源研究所 半导体装置
JP2014007396A (ja) * 2012-05-31 2014-01-16 Semiconductor Energy Lab Co Ltd 半導体装置
US20140001465A1 (en) * 2012-06-29 2014-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20140241978A1 (en) * 2013-02-28 2014-08-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing sputtering target, method for forming oxide film, and transistor

Also Published As

Publication number Publication date
TWI832755B (zh) 2024-02-11
TWI691071B (zh) 2020-04-11
JP2023095880A (ja) 2023-07-06
KR102585396B1 (ko) 2023-10-10
KR20230141954A (ko) 2023-10-10
JP2020057800A (ja) 2020-04-09
TWI762883B (zh) 2022-05-01
TW201640675A (zh) 2016-11-16
JP2021048412A (ja) 2021-03-25
WO2016128854A1 (en) 2016-08-18
JP2017085071A (ja) 2017-05-18
TWI804278B (zh) 2023-06-01
CN107210230B (zh) 2022-02-11
TW202247289A (zh) 2022-12-01
KR20170113587A (ko) 2017-10-12
JP6632412B2 (ja) 2020-01-22
TW202029498A (zh) 2020-08-01
US10439068B2 (en) 2019-10-08
US11532755B2 (en) 2022-12-20
US20200013893A1 (en) 2020-01-09
US20210098629A1 (en) 2021-04-01
JP6807446B2 (ja) 2021-01-06
US20160240682A1 (en) 2016-08-18
JP2022040237A (ja) 2022-03-10
JP2024012534A (ja) 2024-01-30
TW202333235A (zh) 2023-08-16
CN114512547A (zh) 2022-05-17
US20230104803A1 (en) 2023-04-06
US11380799B2 (en) 2022-07-05

Similar Documents

Publication Publication Date Title
CN107210230A (zh) 氧化物半导体膜及半导体装置
TWI686874B (zh) 半導體裝置、顯示裝置、顯示模組、電子裝置、氧化物及氧化物的製造方法
JP6815085B2 (ja) 半導体装置
CN107408579A (zh) 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
CN106653685A (zh) 显示装置及其制造方法
CN107111985A (zh) 半导体装置以及包括该半导体装置的显示装置
CN107004602A (zh) 半导体装置、其制造方法、显示装置以及显示模块
JP2022081496A (ja) 表示装置の作製方法
JP2018093166A (ja) 半導体装置の作製方法
WO2016139556A1 (ja) 酸化物半導体膜、該酸化物半導体膜を有する半導体装置、及び該半導体装置を有する表示装置
TW202420438A (zh) 氧化物半導體膜及半導體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant