CN107180760A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN107180760A CN107180760A CN201610134354.4A CN201610134354A CN107180760A CN 107180760 A CN107180760 A CN 107180760A CN 201610134354 A CN201610134354 A CN 201610134354A CN 107180760 A CN107180760 A CN 107180760A
- Authority
- CN
- China
- Prior art keywords
- layer
- contact hole
- protective layer
- dielectric layer
- grid structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 100
- 238000000034 method Methods 0.000 title claims abstract description 84
- 239000010410 layer Substances 0.000 claims abstract description 220
- 239000011241 protective layer Substances 0.000 claims abstract description 125
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 40
- 230000008569 process Effects 0.000 claims abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 81
- 239000000463 material Substances 0.000 claims description 55
- 239000000377 silicon dioxide Substances 0.000 claims description 40
- 238000005530 etching Methods 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 230000004888 barrier function Effects 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 15
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 238000005137 deposition process Methods 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 238000000231 atomic layer deposition Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 238000004347 surface barrier Methods 0.000 claims 1
- 238000002910 structure generation Methods 0.000 abstract description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000000926 separation method Methods 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000012071 phase Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 229910003978 SiClx Inorganic materials 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- ITWBWJFEJCHKSN-UHFFFAOYSA-N 1,4,7-triazonane Chemical compound C1CNCCNCCN1 ITWBWJFEJCHKSN-UHFFFAOYSA-N 0.000 description 2
- 229910017121 AlSiO Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910004129 HfSiO Inorganic materials 0.000 description 2
- 229910015345 MOn Inorganic materials 0.000 description 2
- 229910004491 TaAlN Inorganic materials 0.000 description 2
- 229910004200 TaSiN Inorganic materials 0.000 description 2
- 229910010038 TiAl Inorganic materials 0.000 description 2
- 229910010041 TiAlC Inorganic materials 0.000 description 2
- 229910010037 TiAlN Inorganic materials 0.000 description 2
- 229910008482 TiSiN Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000002633 protecting effect Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- CKUAXEQHGKSLHN-UHFFFAOYSA-N [C].[N] Chemical compound [C].[N] CKUAXEQHGKSLHN-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 210000005056 cell body Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体结构及其形成方法，所述方法包括：形成半导体基底，包括衬底和凸出于衬底的鳍部；在鳍部表面形成栅极结构；形成保形覆盖半导体基底表面的保护层，所述保护层还覆盖栅极结构的侧壁；在保护层表面形成介质层，所述介质层与栅极结构齐平；形成贯穿介质层和保护层并暴露出鳍部表面的接触孔，形成接触孔的过程中，介质层的去除速率大于保护层的去除速率；在接触孔中形成接触孔插塞。本发明通过在栅极结构的侧壁表面形成保护层，形成接触孔的过程中，介质层的去除速率大于保护层的去除速率，可以避免形成接触孔的工艺损耗过多的保护层，从而避免使所述接触孔尺寸增大甚至暴露出所述栅极结构的问题，进而避免接触孔插塞与栅极结构发生短路。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种半导体结构及其形成方法。
背景技术
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET场效应管的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。
因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅至少可以从两侧对超薄体(鳍部)进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应；且FinFET相对于其他器件，具有更好的现有的集成电路制作技术的兼容性。
但是，现有技术形成的半导体器件的电学性能较差。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，优化半导体器件的电学性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括如下步骤：形成半导体基底，所述半导体基底包括衬底和凸出于所述衬底的鳍部；在所述鳍部表面形成栅极结构；形成保形覆盖所述半导体基底表面的保护层，所述保护层还覆盖所述栅极结构的侧壁表面、顶部表面以及鳍部表面；在所述保护层表面形成介质层，所述介质层与所述栅极结构齐平并露出所述栅极结构的顶部表面；在所述介质层内形成接触孔，所述接触孔贯穿所述介质层和保护层并暴露出所述鳍部表面，形成所述接触孔的过程中，所述介质层的去除速率大于所述保护层的去除速率；在所述接触孔中形成接触孔插塞。
可选的，所述介质层的材料为氧化硅，所述保护层的材料为氮氧化硅。
可选的，所述介质层的材料为第一氧化硅，所述保护层的材料为第二氧化硅，所述第二氧化硅的致密度大于所述第一氧化硅的致密度。
可选的，所述保护层的厚度为至
可选的，形成所述保护层的工艺为原子层沉积工艺。
可选的，所述原子层沉积工艺的工艺参数包括：向原子层沉积室内通入的前驱体为含氧、硅或氮的前驱体，工艺温度为0摄氏度至400摄氏度，压强为2mTorr托至20Torr，前驱体的气体流量为2sccm至5000sccm，沉积次数为2次至200次。
可选的，形成所述介质层的工艺为高纵宽比沉积工艺或流动性化学气相沉积工艺。
可选的，形成所述接触孔的步骤包括：在所述部分介质层顶部形成图形层，所述图形层还覆盖所述栅极结构顶部和保护层顶部，露出所述栅极结构之间的介质层表面；以所述图形层为掩膜，依次刻蚀所述介质层和保护层，直至露出所述鳍部表面，形成接触孔；去除所述图形层。
可选的，在所述介质层内形成接触孔的工艺为等离子体干法刻蚀工艺。
可选的，形成所述接触孔后，还包括：对所述半导体基底进行清洗工艺。
可选的，所述形成方法还包括：形成所述保护层之前，形成保形覆盖所述半导体基底表面的刻蚀阻挡层，所述刻蚀阻挡层还覆盖所述栅极结构的侧壁表面、顶部表面以及鳍部表面；形成所述保护层的步骤中，所述保护层形成于所述刻蚀阻挡层表面；在所述介质层内形成接触孔的步骤中，所述接触孔还贯穿所述刻蚀阻挡层。
可选的，所述形成方法还包括：形成所述接触孔后，在所述接触孔中形成接触孔插塞之前，在所述接触孔的侧壁和底部形成粘附层。
可选的，所述栅极结构为伪栅结构。
可选的，所述形成方法还包括：形成所述介质层后，形成所述接触孔之前，去除所述栅极结构，暴露出所述鳍部的部分表面并在所述介质层内形成开口；在所述开口内形成金属栅极结构，所述金属栅极结构横跨所述鳍部表面且覆盖所述鳍部的部分顶部表面和侧壁表面，所述金属栅极结构顶部与所述介质层顶部齐平。
相应的，本发明还提供一种半导体结构，包括：半导体基底，所述半导体基底包括衬底和凸出于所述衬底的鳍部；栅极结构，横跨所述鳍部表面且覆盖所述鳍部的部分顶部表面和侧壁表面；保护层，保形覆盖所述半导体基底表面，还覆盖所述栅极结构的侧壁表面；介质层，位于所述保护层表面，所述介质层与所述栅极结构齐平并露出所述栅极结构的顶部表面；接触孔插塞，贯穿所述介质层和保护层并与所述鳍部表面相接触，形成所述接触孔插塞的过程中，所述介质层的去除速率大于所述保护层的去除速率。
可选的，所述介质层的材料为氧化硅，所述保护层的材料为氮氧化硅。
可选的，所述介质层的材料为第一氧化硅，所述保护层的材料为第二氧化硅，所述第二氧化硅的致密度大于所述第一氧化硅的致密度。
可选的，所述保护层的厚度为至
可选的，所述半导体结构还包括：保形覆盖所述半导体基底表面和所述栅极结构侧壁表面的刻蚀阻挡层；所述保护层位于所述刻蚀阻挡层表面；所述接触孔插塞还贯穿所述刻蚀阻挡层。
可选的，所述栅极结构为金属栅极结构。
与现有技术相比，本发明的技术方案具有以下优点：
本发明在半导体基底表面形成保护层，所述保护层还覆盖所述栅极结构的侧壁表面，在形成接触孔的过程中，介质层的去除速率大于所述保护层的去除速率，可以避免形成所述接触孔的工艺损耗过多所述接触孔侧壁的保护层，从而避免形成所述接触孔的工艺使所述接触孔尺寸增大甚至暴露出所述栅极结构的问题，进而避免接触孔插塞与所述栅极结构发生短路，优化半导体器件的电学性能。
附图说明
图1至图3是现有技术半导体结构一实施例的结构示意图；
图4至图12是本发明半导体结构的形成方法一实施例中各步骤对应结构示意图。
具体实施方式
现有技术的半导体器件的电性能较差，结合参考图1至图3，示出了现有技术半导体结构一实施例的结构示意图。
参考图1，形成半导体结构的制造方法包括以下步骤：形成半导体基底，所述半导体基底包括衬底100和凸出于所述衬底100的鳍部110，所述鳍部110表面形成有栅极结构120，所述栅极结构120侧壁形成有侧壁层130；在所述半导体基底表面形成介质层140，所述介质层140覆盖所述栅极结构侧壁。
继续参考图1，通过刻蚀工艺，在所述介质层140内形成接触孔150，所述接触孔150贯穿所述介质层140并暴露出所述鳍部110表面。
结合参考图2和图3，经分析发现，形成所述接触孔150后，需对半导体基底进行清洗工艺以去除所述半导体基底表面以及接触孔150内的残留副产物，由于所述介质层140的材质较软，致密度较低，所述清洗工艺容易损耗所述接触孔150内的部分介质层140，从而使所述接触孔150的尺寸增大(如图2所示)。此外，如图3所示，在接触孔150内形成接触孔插塞160之前，还包括在所述接触孔150(如图2所示)的底部和侧壁表面形成粘附层(图未示)，形成所述粘附层的工艺容易进一步损耗所述接触孔150内的部分介质层140，进一步增大所述接触孔插塞160的尺寸，在严重的情况下，所述介质层140发生过度损耗，甚至继续损耗所述侧壁层130，而导致所述接触孔插塞160与所述栅极结构120发生短路，从而降低半导体器件的电学性能。
为了解决所述技术问题，本发明提供一种半导体结构的形成方法，包括：形成半导体基底，所述半导体基底包括衬底和凸出于所述衬底的鳍部；在所述鳍部表面形成栅极结构；形成保形覆盖所述半导体基底表面的保护层，所述保护层还覆盖所述栅极结构的侧壁表面、顶部表面以及鳍部表面；在所述保护层表面形成介质层，所述介质层与所述栅极结构齐平并露出所述栅极结构的顶部表面；在所述介质层内形成接触孔，所述接触孔贯穿所述介质层和保护层并暴露出所述鳍部表面，形成所述接触孔的过程中，所述介质层的去除速率大于所述保护层的去除速率；在所述接触孔中形成接触孔插塞。
本发明在半导体基底表面形成保护层，所述保护层还覆盖所述栅极结构的侧壁表面，在形成接触孔的过程中，介质层的去除速率大于所述保护层的去除速率，可以避免形成所述接触孔的工艺损耗过多所述接触孔侧壁的保护层，从而避免形成所述接触孔的工艺使所述接触孔尺寸增大甚至暴露出所述栅极结构的问题，进而避免接触孔插塞与所述栅极结构发生短路，优化半导体器件的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图12是本发明半导体结构的形成方法一实施例中各步骤对应结构示意图。
参考图4，形成半导体基底。
本实施例中，以形成的半导体器件为鳍式场效应管为例，所述半导体基底包括衬底200和凸出于所述衬底200的鳍部210。
所述衬底200的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底200还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底；所述鳍部210的材料包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述衬底200为硅衬底，所述鳍部210的材料为硅。
在另一实施例中，所述半导体器件为平面晶体管，所述半导体基底为平面基底，所述平面基底为硅衬底、锗衬底、硅锗衬底或碳化硅衬底、绝缘体上硅衬底或绝缘体上锗衬底、玻璃衬底或III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)，后续在所述平面基底上形成栅极结构。
本实施例中，形成所述衬底200和鳍部210的工艺步骤包括：提供初始基底；在所述初始基底表面形成图形化的硬掩膜层(图未示)，以所述硬掩膜层为掩膜刻蚀所述初始基底，刻蚀后的初始基底作为衬底200，位于所述衬底200表面的凸起作为鳍部210；去除所述硬掩膜层。
本实施例中，所述鳍部210的顶部尺寸小于底部尺寸。在其他实施例中，所述鳍部的侧壁还能够与衬底表面相垂直，即鳍部的顶部尺寸等于底部尺寸。
需要说明的是，形成所述衬底200和鳍部210之后，还包括步骤：在所述衬底210表面形成隔离层(图未示)，所述隔离层覆盖鳍部210的部分侧壁表面，且所述隔离层的顶部低于鳍部210顶部。所述隔离层起到电隔离相邻鳍部210的作用，所述隔离层的材料为氧化硅、氮化硅或氮氧化硅。本实施例中，所述隔离层的材料为氧化硅。
参考图5，在所述半导体基底表面形成栅极膜220。
所述栅极膜220为后续形成栅极结构提供工艺基础，后续图形化所述栅极膜220形成栅极结构。
本实施例中，所述栅极膜220覆盖所述鳍部210顶部和侧壁表面，所述栅极膜220顶部高于所述鳍部210顶部。根据后续待形成的栅极结构顶部位置，确定所述栅极膜220的厚度。
所述栅极膜220的材料为多晶硅、非晶硅或无定形碳；采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述栅极膜220。本实施例中，所述栅极膜220的材料为多晶硅，采用化学气相沉积工艺形成所述栅极膜220。
需要说明的是，本实施例中，后续形成的栅极结构为伪栅结构，相应的，所述栅极膜220为伪栅膜。
参考图6，在所述鳍部210表面形成栅极结构230。
本实施例中，所述栅极结构230为伪栅结构。所述栅极结构230为后续形成的金属栅极结构占据空间位置。
本实施例中，所述栅极结构230位于部分所述隔离层表面，且横跨所述鳍部210表面、覆盖所述鳍部210部分顶部表面和侧壁表面。
具体的，形成所述栅极结构230的工艺步骤包括：在所述栅极膜220(如图5所示)表面形成图形化的掩膜层(图未示)，所述图形化的掩膜层定义出所述栅极结构230的位置和尺寸；以所述图形化的掩膜层为掩膜，刻蚀所述栅极膜220直至暴露出鳍部210表面，形成所述栅极结构230；去除所述图形化的掩膜层。
所述栅极结构230的材料为多晶硅、非晶硅或无定形碳。本实施例中，所述栅极结构230的材料为多晶硅。
需要说明的是，所述制造方法还包括：形成所述栅极结构230之后，在所述栅极结构230的侧壁表面形成侧墙240，所述侧墙240的材料为氧化硅或氮化硅。本实施例中，所述侧墙240的材料为氮化硅。在其他实施例中，所述侧墙还可以为氧化硅、氮化硅和氧化硅构成的叠层结构。
还需要说明的是，所述制造方法还包括：在形成所述侧墙240之后，在所述栅极结构230两侧的鳍部210内形成应力层(图未示)；在所述应力层内掺杂离子形成源区和漏区(图未示)。
参考图7，形成保形覆盖所述半导体基底表面的保护层400，所述保护层400还覆盖所述栅极结构230的侧壁表面、顶部表面以及鳍部210表面。
所述保护层400用于避免后续形成接触孔和接触孔插塞的工艺对介质层的过度损耗，减小对接触孔形貌和尺寸的影响。
所述保护层400的材料为氧化硅、氮氧化硅中的一种或多种。本实施例中，所述保护层400的材料为氧化硅。
本实施例中，形成所述保护层400的工艺为原子层沉积工艺。所述原子层沉积工艺的工艺参数包括：向原子层沉积室内通入的前驱体为含氧、硅或氮的前驱体，工艺温度为0摄氏度至400摄氏度，压强为2mTorr托至20Torr，前驱体的气体流量为2sccm至5000sccm，沉积次数为2次至200次。本实施例中，所述保护层400的材料为氧化硅，相应的，所述前驱体为含氧和硅的前驱体。
其中，当所述工艺温度过低时，容易导致每次沉积工艺的沉积速度过慢，从而导致所述保护层400的厚度较薄，或者需要增加工艺时间以达到目标厚度值，从而降低所述保护层400的形成效率；当所述工艺温度高于400摄氏度时，容易导致所述前驱体的热分解，从而引入类似化学气相沉积的现象，进而影响所述保护层400的纯度和台阶覆盖性，最终降低所述保护层400的形成质量。
基于所述设定的工艺温度，将腔室压强、气体流量和沉积次数设定在合理范围值内，避免类似化学气相沉积的现象发生，从而保证所述保护层400的高纯度和良好台阶覆盖性，进而提高所述保护层400的形成质量。
需要说明的是，所述保护层400的厚度不宜过厚，也不宜过薄。由于所述栅极结构230之间的距离有限，也就是说，形成所述保护层400的工艺窗口有限，为了使所述保护层400较好地在所述栅极结构230之间形成，且所述保护层400在所述栅极结构230之间无孔洞缺陷，所述保护层400的厚度不宜过厚；当所述保护层400的厚度过薄时，所述保护层400在后续形成接触孔和接触孔插塞的工艺过程中的保护效果较差，容易被完全消耗。为此，本实施例中，所述保护层400的厚度为至
此外，为了提高所述保护层400在后续形成接触孔和接触孔插塞的工艺过程中对介质层的保护效果，所述保护层400的致密度和硬度高于后续形成的介质层的致密度和硬度，且后续形成接触孔的过程中，所述保护层400的去除速率小于介质层的去除速率。
需要说明的是，所述制造方法还包括：在形成所述保护层400之前，在所述半导体基底表面形成刻蚀阻挡层300，所述刻蚀阻挡层300还覆盖所述栅极结构230的侧壁表面和顶部表面。
相应的，形成所述保护层400的步骤中，所述保护层400形成于所述刻蚀阻挡层300表面。
所述刻蚀阻挡层300用于作为后续接触孔刻蚀工艺中的刻蚀停止层。可以采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述刻蚀阻挡层300。本实施例中，所述刻蚀阻挡层300的材料为氮化硅，形成所述刻蚀阻挡层300的工艺为化学气相沉积工艺。
参考图8，在所述保护层400表面形成介质层500，所述介质层500与所述栅极结构230齐平并露出所述栅极结构230的顶部表面。
后续会对所述介质层500进行刻蚀，形成暴露出所述源区(图未示)和漏区(图未示)的接触孔。
所述介质层500的材料为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅，形成所述介质层500的工艺为高纵宽比沉积工艺或流动性化学气相沉积工艺。本实施例中，所述介质层500的材料为氧化硅，形成所述介质层500的工艺为高纵宽比沉积工艺。
具体地，形成所述介质层500的步骤包括：在所述鳍部210与鳍部210之间的半导体基底上填充满介质膜，所述介质膜还覆盖所述栅极结构230，且所述介质膜顶部高于所述保护层400顶部；平坦化所述介质膜直至露出所述栅极结构230顶部表面。
需要说明的是，在平坦化所述介质膜的同时，还去除位于所述栅极结构230顶部的保护层400和刻蚀阻挡层300，使形成的所述介质层500顶部与所述栅极结构230顶部齐平。
结合参考图9和图10，由于所述栅极结构230(如图8所示)为伪栅结构，所述制造方法还包括：形成所述介质层500后，去除所述栅极结构230，暴露出所述鳍部210的部分表面并在所述介质层500内形成开口250(如图9所示)；在所述开口250内形成金属栅极结构260(如图10所示)，所述金属栅极结构260横跨所述鳍部210表面且覆盖所述鳍部210的部分顶部表面和侧壁表面，所述金属栅极结构260顶部与所述介质层500顶部齐平。
所述金属栅极结构260包括位于所述开口250底部的栅介质层以及位于所述栅介质层表面和所述开口250侧壁的栅电极层。
所述栅介质层的材料为氧化硅或高k栅介质材料中的一种或多种，所述高k栅介质材料包括LaO、AlO、BaZrO、HfZrO、HfZrON、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、Al2O3或Si3N4。本实施例中，所述栅介质层的材料为氧化硅。
所述栅电极层的材料可以为Al、Cu、Ag、Au、Pt、Ni、Ti或W。本实施例中，所述栅电极层的材料为W。
需要说明的是，所述金属栅极结构260还能够包括位于所述栅介质层和所述栅电极层之间的功函数层。
当形成的半导体器件为N型器件时，所述功函数层的材料为TiAl、TiAlC、TaAlN、TiAlN、MoN、TaCN或AlN中的一种或几种；当形成的半导体器件为P型器件时，所述功函数层的材料为Ta、TiN、TaSiN或TiSiN中的一种或几种。
由于所述栅极结构230为伪栅结构，本实施例中先完全去除所述栅极结构230，再形成所述金属栅极结构260，使得形成的金属栅极结构260具有较高质量，所述金属栅极结构260与所述半导体基底之间的界面性能好，从而使得半导体器件的性能得到改善。
参考图11，在所述介质层500内形成接触孔270，所述接触孔270贯穿所述介质层500和保护层400并暴露出所述鳍部210表面，形成所述接触孔270的过程中，所述介质层500的去除速率大于所述保护层400的去除速率。
本实施例中，所述保护层400的材料为第一氧化硅，所述介质层500的材料为第二氧化硅，所述第二氧化硅的致密度大于所述第一氧化硅的致密度。
所述接触孔270为后续形成接触孔插塞提供空间位置，且所述接触孔270暴露出所述源区和漏区，使后续形成的接触孔插塞与所述源区和漏区实现电连接。
需要说明的是，所述半导体基底与所述保护层400之间形成有刻蚀阻挡层300，为此，形成所述接触孔270的步骤中，所述接触孔270还贯穿所述刻蚀阻挡层300直至露出所述鳍部210表面。
具体地，形成所述接触孔270的步骤包括：在所述部分介质层500的顶部表面形成图形层600，所述图形层600还覆盖所述金属栅极结构260顶部、刻蚀阻挡层300顶部和保护层400顶部，露出所述金属栅极结构260之间的部分介质层500表面；以所述图形层600为掩膜，依次刻蚀所述介质层500、保护层400和刻蚀阻挡层300，直至露出所述鳍部210表面，形成接触孔270；去除所述图形层500。
本实施例中，在所述介质层500内形成接触孔270的工艺为等离子体干法刻蚀工艺。
本实施例中，所述图形层500为光刻胶层；形成所述接触孔270之后，采用湿法去胶或灰化工艺去除所述图形层500。
需要说明的是，形成所述接触孔270之后，所述制造方法还包括：对所述半导体基底进行清洗工艺，去除形成所述接触孔270的工艺所产生的残留副产物，提高所述半导体基底的洁净度。
还需要说明的是，由于在所述金属栅极260的侧壁以及金属栅极260之间的鳍部210上形成有所述保护层400，且由于所述保护层400的致密度和硬度较高，所述介质层500的去除速率大于所述保护层400的去除速率，形成所述接触孔270的工艺对所述介质层500的损耗速率较快，但是对所述保护层400的损耗速率较低，因此通过所述保护层400可以减小形成所述接触孔270的工艺对所述接触孔270的形貌和尺寸的影响，避免所述接触孔270变大。
参考图12，在所述接触孔270(如图11所示)中形成接触孔插塞280。
所述接触孔插塞280与源极(图未示)和漏极(图未示)相接触，用于实现半导体器件内的电连接，还用于实现器件与器件之间的电连接。
具体地，形成所述接触孔插塞280的步骤包括：在所述接触孔270中填充满导电材料层，所述导电材料层的顶部高于所述介质层500的顶部；去除高于所述介质层500顶部的导电材料层，直至露出所述介质层500的顶部表面。
本实施例中，所述接触孔插塞280的材料为铜，形成所述接触孔插塞280的工艺为化学气相沉积工艺，去除高于所述介质层500顶部的导电材料层的工艺为化学机械研磨工艺。
需要说明的是，为了提高所述接触孔插塞280的形成质量，，所述形成方法还包括：在形成所述接触孔270后，在所述接触孔270中形成所述接触孔插塞280之前，在所述接触孔270的侧壁和底部表面形成粘附层(图未示)，用于提高所述接触孔插塞280在所述接触孔270内的粘附性。本实施例中，所述粘附层为Ti层和TiN层构成的叠层结构，形成所述粘附层的工艺为物理气相沉积工艺。
还需要说明的是，形成所述粘附层的工艺对所述接触孔270的形貌和尺寸也有一定影响，容易使所述接触孔270变大，但由于形成所述粘附层之前，所述接触孔270侧壁形成有所述保护层400，所述保护层400的致密度和硬度较高，可以避免形成所述粘附层的工艺损耗过多的保护层400，从而可以避免对所述接触孔270的形貌和尺寸产生影响，进而避免在严重的情况下，所述接触孔插塞280与所述金属栅极结构260发生短路。
本发明在半导体基底表面形所述保护层400，所述保护层400还覆盖所述金属栅极结构260的侧壁表面，在形成接触孔270(如图11所示)的过程中，所述介质层500的去除速率大于所述保护层400的去除速率，可以避免形成所述接触孔270的工艺损耗过多的保护层400，从而可以避免形成所述接触孔270的工艺使所述接触孔270尺寸增大甚至暴露出所述金属栅极结构260的问题，进而避免所述接触孔插塞280与所述金属栅极结构260发生短路，优化半导体器件的电学性能。
结合参考图12，相应的，本发明还提供一种半导体结构，包括：
半导体基底，所述半导体基底包括衬底200和凸出于所述衬底200的鳍部210；
栅极结构260，横跨所述鳍部210表面且覆盖所述鳍部210的部分顶部表面和侧壁表面；
保护层400，形成于所述半导体基底表面，还覆盖所述栅极结构260的侧壁表面；
介质层500，位于所述保护层400表面，所述介质层500与所述栅极结构260齐平并露出所述栅极结构260的顶部表面；
接触孔插塞280，贯穿所述介质层500和保护层400并与所述鳍部210表面相接触，形成所述接触孔插塞280的过程中，所述介质层500的去除速率大于所述保护层400的去除速率。
本实施例中，所述栅极结构260为金属栅极结构。所述金属栅极结构260包括栅介质层以及位于所述栅介质层表面的栅电极层。
所述栅介质层的材料为氧化硅或高k栅介质材料中的一种或多种，所述高k栅介质材料包括LaO、AlO、BaZrO、HfZrO、HfZrON、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、Al2O3或Si3N4。本实施例中，所述栅介质层的材料为氧化硅。
所述栅电极层的材料可以为Al、Cu、Ag、Au、Pt、Ni、Ti或W。本实施例中，所述栅电极层的材料为W。
需要说明的是，所述金属栅极结构260还能够包括位于所述栅介质层和所述栅电极层之间的功函数层。
当所述半导体器件为N型器件时，所述功函数层的材料为TiAl、TiAlC、TaAlN、TiAlN、MoN、TaCN或AlN中的一种或几种；当所述半导体器件为P型器件时，所述功函数层的材料为Ta、TiN、TaSiN或TiSiN中的一种或几种。
本实施例中，所述介质层500的材料为氧化硅，所述保护层400的材料为氮氧化硅；或者，所述介质层500的材料为第一氧化硅，所述保护层400的材料为第二氧化硅，所述第二氧化硅的致密度大于所述第一氧化硅的致密度。
还需要说明的是，所述保护层400的厚度不宜过厚，也不宜过薄。由于所述栅极结构260之间的距离有限，为了使所述保护层400在所述栅极结构260之间无孔洞缺陷，所述保护层400的厚度不宜过厚；当所述保护层400的厚度过薄时，所述保护层400容易在形成所述接触孔插塞280的工艺中被完全消耗。为此，本实施例中，所述保护层400的厚度为至
所述接触孔插塞280用于实现半导体器件内的电连接，还用于实现器件与器件之间的电连接，具有较好的导电性。本实施例中，所述接触孔插塞280的材料为铜。
需要说明的是，所述半导体结构还包括：位于所述栅极结构260侧壁的侧墙240；位于所述栅极结构260两侧的鳍部210内的应力层(图未示)；位于所述应力层内的源区(图未示)和漏区(图未示)。所述接触孔插塞280与所述源区和漏区实现电连接。
还需要说明的是，所述半导体结构还包括：保形覆盖所述半导体基底表面和所述栅极结构260侧壁表面的刻蚀阻挡层300。相应的，所述保护层400位于所述刻蚀阻挡层300表面；所述接触孔插塞280还贯穿所述刻蚀阻挡层300。
所述刻蚀阻挡层300作为所述接触孔插塞280形成过程中的刻蚀停止层。本实施例中，所述刻蚀阻挡层300的材料为氮化硅。
本发明通过在所述栅极结构260的侧壁形成保护层400，形成所述接触孔插塞280的过程中，所述介质层500的去除速率大于所述保护层400的去除速率。因此，所述保护层400可以保护所述栅极结构260，避免所述接触孔插塞280与所述栅极结构260发生短路。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体结构的形成方法，其特征在于，包括：
形成半导体基底，所述半导体基底包括衬底和凸出于所述衬底的鳍部；
在所述鳍部表面形成栅极结构；
形成保形覆盖所述半导体基底表面的保护层，所述保护层还覆盖所述栅极结构的侧壁表面、顶部表面以及鳍部表面；
在所述保护层表面形成介质层，所述介质层与所述栅极结构齐平并露出所述栅极结构的顶部表面；
在所述介质层内形成接触孔，所述接触孔贯穿所述介质层和保护层并暴露出所述鳍部表面，形成所述接触孔的过程中，所述介质层的去除速率大于所述保护层的去除速率；
在所述接触孔中形成接触孔插塞。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层的材料为氧化硅，所述保护层的材料为氮氧化硅。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层的材料为第一氧化硅，所述保护层的材料为第二氧化硅，所述第二氧化硅的致密度大于所述第一氧化硅的致密度。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层的厚度为至
5.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述保护层的工艺为原子层沉积工艺。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述原子层沉积工艺的工艺参数包括：向原子层沉积室内通入的前驱体为含氧、硅或氮的前驱体，工艺温度为0摄氏度至400摄氏度，压强为2mTorr托至20Torr，前驱体的气体流量为2sccm至5000sccm，沉积次数为2次至200次。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述介质层的工艺为高纵宽比沉积工艺或流动性化学气相沉积工艺。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述接触孔的步骤包括：在所述部分介质层顶部形成图形层，所述图形层还覆盖所述栅极结构顶部和保护层顶部，露出所述栅极结构之间的介质层表面；
以所述图形层为掩膜，依次刻蚀所述介质层和保护层，直至露出所述鳍部表面，形成接触孔；
去除所述图形层。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述介质层内形成接触孔的工艺为等离子体干法刻蚀工艺。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述接触孔后，还包括：对所述半导体基底进行清洗工艺。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述形成方法还包括：形成所述保护层之前，形成保形覆盖所述半导体基底表面的刻蚀阻挡层，所述刻蚀阻挡层还覆盖所述栅极结构的侧壁表面、顶部表面以及鳍部表面；
形成所述保护层的步骤中，所述保护层形成于所述刻蚀阻挡层表面；
在所述介质层内形成接触孔的步骤中，所述接触孔还贯穿所述刻蚀阻挡层。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述形成方法还包括：形成所述接触孔后，在所述接触孔中形成接触孔插塞之前，在所述接触孔的侧壁和底部形成粘附层。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅极结构为伪栅结构。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述形成方法还包括：形成所述介质层后，形成所述接触孔之前，去除所述栅极结构，暴露出所述鳍部的部分表面并在所述介质层内形成开口；
在所述开口内形成金属栅极结构，所述金属栅极结构横跨所述鳍部表面且覆盖所述鳍部的部分顶部表面和侧壁表面，所述金属栅极结构顶部与所述介质层顶部齐平。
15.一种半导体结构，其特征在于，包括：
半导体基底，所述半导体基底包括衬底和凸出于所述衬底的鳍部；
栅极结构，横跨所述鳍部表面且覆盖所述鳍部的部分顶部表面和侧壁表面；
保护层，保形覆盖所述半导体基底表面，还覆盖所述栅极结构的侧壁表面；
介质层，位于所述保护层表面，所述介质层与所述栅极结构齐平并露出所述栅极结构的顶部表面；
接触孔插塞，贯穿所述介质层和保护层并与所述鳍部表面相接触，形成所述接触孔插塞的过程中，所述介质层的去除速率大于所述保护层的去除速率。
16.如权利要求15所述的半导体结构，其特征在于，所述介质层的材料为氧化硅，所述保护层的材料为氮氧化硅。
17.如权利要求15所述的半导体结构，其特征在于，所述介质层的材料为第一氧化硅，所述保护层的材料为第二氧化硅，所述第二氧化硅的致密度大于所述第一氧化硅的致密度。
18.如权利要求15所述的半导体结构，其特征在于，所述保护层的厚度为至
19.如权利要求15所述的半导体结构，其特征在于，所述半导体结构还包括：
保形覆盖所述半导体基底表面和所述栅极结构侧壁表面的刻蚀阻挡层；
所述保护层位于所述刻蚀阻挡层表面；
所述接触孔插塞还贯穿所述刻蚀阻挡层。
20.如权利要求15所述的半导体结构，其特征在于，所述栅极结构为金属栅极结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610134354.4A CN107180760A (zh) | 2016-03-09 | 2016-03-09 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610134354.4A CN107180760A (zh) | 2016-03-09 | 2016-03-09 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107180760A true CN107180760A (zh) | 2017-09-19 |
Family
ID=59829557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610134354.4A Pending CN107180760A (zh) | 2016-03-09 | 2016-03-09 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107180760A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109904072A (zh) * | 2017-12-07 | 2019-06-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN113394222A (zh) * | 2021-06-18 | 2021-09-14 | 上海华虹宏力半导体制造有限公司 | 闪存的制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6180472B1 (en) * | 1998-07-28 | 2001-01-30 | Matsushita Electrons Corporation | Method for fabricating semiconductor device |
| US20150228776A1 (en) * | 2014-02-07 | 2015-08-13 | Globalfoundries Inc. | Methods of forming contacts to semiconductor devices using a bottom etch stop layer and the resulting devices |
| CN104867967A (zh) * | 2014-02-26 | 2015-08-26 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| US20160064528A1 (en) * | 2014-08-27 | 2016-03-03 | United Microelectronics Corp. | Semiconductor device and method for fabricating the same |
-
2016
- 2016-03-09 CN CN201610134354.4A patent/CN107180760A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6180472B1 (en) * | 1998-07-28 | 2001-01-30 | Matsushita Electrons Corporation | Method for fabricating semiconductor device |
| US20150228776A1 (en) * | 2014-02-07 | 2015-08-13 | Globalfoundries Inc. | Methods of forming contacts to semiconductor devices using a bottom etch stop layer and the resulting devices |
| CN104867967A (zh) * | 2014-02-26 | 2015-08-26 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| US20160064528A1 (en) * | 2014-08-27 | 2016-03-03 | United Microelectronics Corp. | Semiconductor device and method for fabricating the same |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109904072A (zh) * | 2017-12-07 | 2019-06-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN109904072B (zh) * | 2017-12-07 | 2022-04-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN113394222A (zh) * | 2021-06-18 | 2021-09-14 | 上海华虹宏力半导体制造有限公司 | 闪存的制备方法 |
| CN113394222B (zh) * | 2021-06-18 | 2024-05-24 | 上海华虹宏力半导体制造有限公司 | 闪存的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106684144B (zh) | 半导体结构的制造方法 | |
| CN105470132B (zh) | 鳍式场效应管的形成方法 | |
| US9548305B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| US10685889B2 (en) | Semiconductor structures and fabrication methods thereof | |
| CN107968118A (zh) | 鳍式场效应管及其形成方法 | |
| CN107346762A (zh) | 鳍式场效应管的形成方法 | |
| CN107591362A (zh) | 半导体结构及其形成方法 | |
| CN106611711A (zh) | 半导体器件的形成方法 | |
| CN106952908A (zh) | 半导体结构及其制造方法 | |
| CN105448730B (zh) | 半导体结构及其形成方法 | |
| CN107039335A (zh) | 半导体结构的形成方法 | |
| CN107346783A (zh) | 半导体结构及其制造方法 | |
| CN105226023A (zh) | 半导体器件的形成方法 | |
| CN106158638B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN107591438A (zh) | 半导体器件及其形成方法 | |
| CN105552124B (zh) | 鳍式场效应管及其形成方法 | |
| CN104681424B (zh) | 晶体管的形成方法 | |
| CN108288647A (zh) | 环栅纳米线场效应晶体管及其制备方法 | |
| CN107275213A (zh) | 半导体结构的制造方法 | |
| CN106876335A (zh) | 半导体结构的制造方法 | |
| CN107293488A (zh) | 半导体结构及其制造方法 | |
| CN107346730B (zh) | 改善半导体器件性能的方法 | |
| CN107180760A (zh) | 半导体结构及其形成方法 | |
| CN106876273B (zh) | 半导体结构的制造方法 | |
| CN108281477A (zh) | 鳍式场效应管及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170919 |