CN107144821B - 宽带数字阵雷达中基于时延波束形成的高效接收通道 - Google Patents

Abstract

本发明提供一种宽带数字阵雷达中基于时延波束形成的高效接收通道，相对于传统接收通道结构中每个接收通道一组子滤波器组，本发明基于Farrow结构的通道滤波器的设计，使每个接收通道使用同样的L+1个子滤波器组，使整个结构的复杂度大幅度降低；由于多通道公用一组子滤波器，只需要修改分数时延模块中的分数延时因子就可以重构整个接收通道的频率响应特性，***的灵活性更好。

Description

宽带数字阵雷达中基于时延波束形成的高效接收通道

技术领域

本发明属于信号处理技术，具体涉及宽带数字阵雷达中多路接收通道的抽取和时延同步调整技术。

背景技术

为了获得更高的距离分辨率，提高对目标的辨识能力，宽带数字阵雷达WBDAR应运而生。它采用了宽带信号来获取目标信息，在获取更高的距离分辨率的同时，提升了对目标识别和区分的能力。但也使WBDAR需要利用实延时线TTD来进行区域范围内大角度电子扫描来取代移相器。与传统的TTD模拟方法相比较，采用数字延时滤波器的方法在降低额外的***损耗的同时，提供了连续可变的精确时延用来保证宽带波束朝向任意方向的目标，极大的弥补了模拟时延补偿的诸多缺点。

近年来，随着模拟和数字芯片的高速发展，使得WADAR的实现变得可行。但高速的信号速处理速度和大量的硬件资源消耗增加了***的复杂度和成本，从而限制了WBDAR的实现。因此如何优化***结构和减少处理过程的复杂度仍然是研究的重点。

在传统的WBDAR的接收通道中，主要结构通常包含微波放大器LNA、高速模数转换ADC模块、正交本振混频单元NCO、信号抽取模块(Decimation)，幅度和相位加权模块(Magnitude&Phase Weighting)、整数延时模块(Unit Delay)可变分数延时VFD滤波器，如图1所示。M倍信号抽取模块由抗混叠滤波器和抽取模块构成。信号抽取和VFD滤波器的设计成为提高***的高效性和可重构性的关键因素。传统的通道接收结构中，天线接收信号经过微波放大器LNA输出射频信号再经ADC采样，以增加动态范围，减少接收机相位噪声，采样后的信号再经过正交本振的混频后，由抽取模块进行信号抽取，从而降低信号数据率，中间的幅度加权和相位加权是为了抑制接收波束旁瓣和补偿由多路通道射频信号到达时间差所引起的相位差。最后经过一个整数延时和分数延时VFD模块，最后输出相应的信号。VFD滤波器采用Farrow结构，如图2所示，由L+1个FIR子滤波器G_k(z)、L个延时单元、以及L个加法器级联而成，d^k是分数延时因子，k＝0,1,2…,L。需要注意的是，这里的抽取和VFD滤波器模块是分开的，这样的结构一定程度上增加了***的复杂度，降低了***的工作效率，同时***的可重构性差。

一个数字信号处理***中，乘法器和加法器数量成为了整个硬件的主要资源消耗，考虑到***可能工作在不同的频率，我们使用乘法速率和加法速率比率来评估***的复杂度，其中乘法速率R_m表示如下：

其中，M是抽取因子，C_m是乘法器数量。同理，加法速率R_a表示如下：

其中C_a是加法器数量。

在传统WBDAR通道接收结构中，在一级抽取的情况下，其乘法器数量C_mo和加法器数量C_ao如下：

C_mo＝N[N₁+2+3+(L+1)(N_s+1)+2L], (3)

C_ao＝N[2N₁+5+2N_s(L+1)+2L]+2N-2, (4)

其中，N₁是抽取前抗混叠滤波器的阶数，N_s是VFD滤波器中子滤波器阶数，L是VFD滤波器中Farrow结构并行分支的数量，N是整个接收通道个数，这里只考虑偶数抗混叠滤波器和奇数阶子滤波器，其他阶数与此类似。

考虑2级抽取的情况下，R_mo和R_ao表示如下：

其中，N_i，i＝1,2分别代表1级抽取前以及2级抽取前抗混叠滤波器的阶数，M_i，i＝1,2分别代表1级抽取与2级抽取中的抽取因子，整个接收通道的抽取因子M＝M₁M₂。

通过以上分析可以看出，传统的接收通道结构中，复杂度和高效性均没有达到理想状态，还有进一步优化的空间，同时它的可重构性和灵活性不足，这也是需要进一步改进的地方。

发明内容

本发明所要解决的技术问题是，在宽带数字阵雷达中提供一种高效的，灵活的，具有可重构性的接收通道结构。

本发明为解决上述技术问题所采用的技术方案是，宽带数字阵雷达中基于时延波束形成的高效接收通道，包括N路接收通道、2个一级加法器、2组FIR子滤波器组，N路接收通道中的N路I信号输出与1个一级加法器的输入端相连，N路接收通道中的N路Q信号与另一个1个一级加法器输入端相连，一级加法器的输出端分别与对应的1组FIR子滤波器组的输入端相连；I信号与Q信号表示互为正交的信号；每一路接收通道包括模数转换器、整数延时模块、正交本振混频单元、多相分解模块、分数时延模块、2个二级加法器、加权模块；模数转换器的输出端与整数延时模块的输入端相连，整数延时模块的输出端与正交本振混频单元的输入端相连，正交本振混频单元的I信号与Q信号经多相分解模块与分数时延模块的I信号与Q信号的输入端相连，分数时延模块的I信号输出端与1个二级加法器相连，分数时延模块的Q信号输出端与另1个二级加法器相连，2个二级加法器的输出端与加权模块输入端相连，加权模块中I信号输出为该路接收通道的I信号输出，加权模块中Q信号输出为该路接收通道的Q信号输出。

相对于传统接收通道结构中每个接收通道一组子滤波器组，本发明基于Farrow结构的通道滤波器的设计，使每个接收通道使用同样的L+1个子滤波器组，使整个结构的复杂度大幅度降低；由于多通道公用一组子滤波器，只需要修改分数时延模块中的分数延时因子就可以重构整个接收通道的频率响应特性，***的灵活性更好。

本发明的有益效果是，结构复杂度更低，灵活性和可重构性更强。

附图说明

图1为传统的WBDAR接收通道结构示意图；

图2为Farrow基本结构；

图3为本发明设计过程中通道滤波器的结构示意图；

图4为本发明接收通道结构示意图。

具体实施方式

本发明中的关键部分包含了基于Farrow结构的分数时延抽取器，以及与之功能实现相匹配的通道滤波器的设计。

实施例的总体结构如图4所示，包括N路接收通道、2个一级加法器、2组FIR子滤波器，N路接收通道中的N路I信号输出与1个一级加法器的输入端相连，N路接收通道中的N路Q信号与另一个1个一级加法器输入端相连，一级加法器的输出端分别与对应的1组FIR子滤波器的输入端相连；I信号与Q信号表示互为正交的信号；

每一路接收通道包括模数转换器、整数延时模块、正交本振混频单元、多相分解模块、分数时延模块、2个二级加法器、加权模块；模数转换器的输出端与整数延时模块的输入端相连，整数延时模块的输出端与正交本振混频单元的输入端相连，正交本振混频单元的I信号与Q信号经多相分解模块与分数时延模块的I信号与Q信号的输入端相连，分数时延模块的I信号输出端与1个二级加法器相连，分数时延模块的Q信号输出端与另1个二级加法器相连，2个二级加法器的输出端与加权模块输入端相连，加权模块中I信号输出为该路接收通道的I信号输出，加权模块中Q信号输出为该路接收通道的Q信号输出；

通道滤波器由分数时延模块、二级加法器和FIR子滤波器组组成，如图3所示；

M路多相分解模块用于完成一个M路多相分解，其主要作用是降低每一路信号的速率，使其降为原来的1/M；通道滤波器包含了M个分数时延加权模块，同时每一相分解因子又包含了L+1个并行乘法因子，用

表示，其中m＝0,1,2…,M-1表示多相分解的M个因子，k＝0,1,2…,L表示每个分解路中并行的L+1路乘法因子。二级加法器用于把这多相分解的M路中各自的L+1路并行分支信号相加求和。

FIR子滤波器组传递函数用G_k(z)表示,k＝0,1,2…,L,其中每一个G_k(z)为一个子FIR滤波器的传递函数。通道滤波器要需要与分数时延抽取器结构相匹配，则需要设置合理的通道滤波器的分数延时因子与冲激响应。

理想情况下，通道滤波器的频率响应如下表示：

其中，N_c为整个通道滤波器的阶数，w为角频率，T为时间变量，w_s为截止角频率，w_sT＝π/M，M为抽取因子，d为整个通道的分数延时系数。整个通道的多相分解结构的转移公式为：

其中，m为多相分解的分支变量，m＝0,1...,M-1，z为z变量，H_m(z^M)是每一个分支的转移公式。这里可以通过利用一个如图2所示的Farrow结构实现多相分解，转移公式为：

其中，d^k为第k条并行分支的分数延时因子，G_k(z)是子滤波器组在z变换域的传递函数；

因此，整个通道的多相分解结构转移公式(7)可以改写为：

其中，

为多相分解第每m路第k条并行分支对应的分数延时因子，m＝0,1...,M-1，k＝0,1,2…,L。

一个阶数为N_s的FIR子滤波器与多相分解分支数M以及整个通道滤波器阶数N的关系可以用以下式子表示：

N＝(N_s+1)M-1 (11)

再结合公式(7)，(8)和(11)，可以得出：

再把(11)带入(12)可以得出：

其中，d_m为多相分解第m路的分数延时因子，d是整个通道的分数延时。此时可以得出整个通道滤波器多相分解后每一分支的冲激响应为：

其中，n＝0,1…,N₁，m＝0,1…,M-1，N₁为Farrow结构子滤波器的阶数，g_k(n)是子滤波器时域冲激响应函数。

本发明结构的复杂度可以用***的乘法器和加法器的数量来表示，结果如下：

C_mn＝2NLM+3N(L+1)+(N_s+1)(L+1), (15)

C_an＝2N(L+1)(M-1)+5N(L+1)+2(N-1)(L+1)+2(L+1)N_s+2L (16)

可以看出，本发明设计得到的基于时延波束形成的高效接收通道结构，使传统的宽带数字阵雷达中接收通道结构的实现复杂度大大降低。当N＝8，M＝2，N_s＝5，N₁＝26，N₂＝0，L＝3时，由(3)(4)公式可以推出传统的接收通道结构乘法运算率和加法运算率分别为R_mo＝244，R_ao＝419，而本发明的接收通道结构中，满足同样配置下，当N_s＝13时，由公式(15)(16)可以求出R_mn＝124，R_an＝195，明显优于传统结构。乘法器和加法器的使用数量降低，单位时间内需要完成的乘法运算和加法运算次数大大减少，降低了***实现的复杂度。

通过设计多相分解模块以及与之相匹配的通道滤波器，使整个接收通道结构的灵活性和可重构性大幅度增加。传统的通道接收结构需要预先配置大量的滤波器参数和分解因子以及分数延时因子，限制了整个接收结构的灵活性和可重构性。本发明的结构通过设计合适的基于多相分解和Farrow结构的通道滤波器，代替了传统的抗混叠滤波器以及VFD结构，减少了参数设置，同时灵活性更高，只需要修改通道滤波器的分数时延加权参数就可以改变通道的频率响应。

整个接收通道结构具体实现步骤如下：

步骤一、设置多相分解模块与通道滤波器代替传统的抗混叠滤波器以及VFD结构的功能。首先信号通过一个M路多相分解，然后进入设计的通道滤波器。通道滤波器的理想频率响应函数由公式(7)给出，按照公式(14)的冲激响应进行设计。通道滤波器的参数设置包含三部分，一是通道滤波器中分数时延因子的设置，参照公式(13)，可以求出相应的分数延时因子d_m；二是子滤波器组G_k(z)的阶数设置N_s；三是子滤波器组G_k(z)的系数设置。分数时延模块与加权模块对M组L+1路信号进行分数时延加权，再求和合并后，生成L+1路信号。

步骤二、先配置一路接收通道结构，低噪放模块LNA、数据采集模块ADC，整数时延模块(Unit Delay D₀)依次串联，然后通过一个正交本振混频单元后，到达多相分解模块。

步骤三、经过多相分解模块、分数时延模块的信号再经过幅度和相位加权(weighting W_n)后生成L+1路信号，n＝0,1...,N-1。

步骤四、一路接收通道设置完成后，再设置剩余的N-1路接收通道结构，每一路接收通道结构按照步骤一到步骤三设置。最后把N路接收通道的N(L+1)路信号通过第一级加法器进行求和合并，生成L+1路信号，分为I、Q两路进入各自对应的L+1子滤波器组，实现了N路通道共用一个子滤波器组。

经过上述步骤处理，即可得到符合要求的两路正交输出信号y_I，y_q。

Claims (1)

1.宽带数字阵雷达中基于时延波束形成的高效接收通道，其特征在于，包括N路接收通道、2个一级加法器、2组FIR子滤波器组，N路接收通道中的N路I信号输出与1个一级加法器的输入端相连，N路接收通道中的N路Q信号与另一个1个一级加法器输入端相连，一级加法器的输出端分别与对应的1组FIR子滤波器组的输入端相连；I信号与Q信号表示互为正交的信号；每一路接收通道包括模数转换器、整数延时模块、正交本振混频单元、多相分解模块、分数时延模块、2个二级加法器、加权模块；模数转换器的输出端与整数延时模块的输入端相连，整数延时模块的输出端与正交本振混频单元的输入端相连，正交本振混频单元的I信号与Q信号经多相分解模块与分数时延模块的I信号与Q信号的输入端相连，分数时延模块的I信号输出端与1个二级加法器相连，分数时延模块的Q信号输出端与另1个二级加法器相连，2个二级加法器的输出端与加权模块输入端相连，加权模块中I信号输出为该路接收通道的I信号输出，加权模块中Q信号输出为该路接收通道的Q信号输出；

分数时延模块的分数延时因子为：

其中，d_m为多相分解第m路的分数延时因子，d是整个通道的分数延时，M为整个通道滤波器的抽取因子，m为抽取模块的多相分解的分支变量，m＝0,1...,M-1；通道滤波器由分数时延模块、二级加法器和FIR子滤波器组组成；

通道滤波器经过多相分解后，得到的多相分支滤波器冲激响应h(Mn+m)，用Farrow结构表示为：

其中，N_s为Farrow结构FIR子滤波器的阶数n＝0，1...，Ns，m＝0，1...，M-1，g_k(n)是FIR子滤波器时域冲激响应函数，

为多相分解第m路第k条并行分支对应的分数延时因子，m＝0,1...,M-1，k＝0，1，2...，L，L是通道滤波器中Farrow结构并行分支的数量。

Images