CN107122309A - 电子装置及其控制方法 - Google Patents

电子装置及其控制方法 Download PDF

Info

Publication number
CN107122309A
CN107122309A CN201610104149.3A CN201610104149A CN107122309A CN 107122309 A CN107122309 A CN 107122309A CN 201610104149 A CN201610104149 A CN 201610104149A CN 107122309 A CN107122309 A CN 107122309A
Authority
CN
China
Prior art keywords
data
address
memory
applications
random access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610104149.3A
Other languages
English (en)
Inventor
费晓行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201610104149.3A priority Critical patent/CN107122309A/zh
Priority to TW105115572A priority patent/TWI634422B/zh
Priority to US15/196,067 priority patent/US20170249083A1/en
Publication of CN107122309A publication Critical patent/CN107122309A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21—Employing a record carrier using a specific recording technology
    • G06F2212/214—Solid state disk

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种电子装置及其控制方法。该电子装置包含快闪存储器、存储器保护单元、随机存取存储器以及中央处理单元。快闪存储器用以储存至少一第一应用程序/数据。存储器保护单元用以储存多个地址区域数据。随机存取存储器具有至少一存储库。中央处理单元用以根据至少一地址数据通过随机存取存储器执行/存取快闪存储器中的第一应用程序/数据，其中当地址数据与地址区域数据其中之一匹配时，存储器保护单元产生对应的异常信号至中央处理单元，中央处理单元根据匹配的地址区域数据的置位条件将储存于快闪存储器中的第一应用程序/数据载入至随机存取存储器的存储库。

Description

电子装置及其控制方法
技术领域
本申请涉及一种电子装置及其控制方法，且特别涉及一种利用存储器保护单元来扩充存储器地址空间的电子装置及其控制方法。
背景技术
***单芯片(system on chip,SoC)是一个具有完整功能的集成电路，其中包含硬件***以及嵌入式软/固件。在***单芯片的设计中同时考虑了可靠性、低功耗的问题，把过去许多需要在***层面解决的问题集中在芯片设计中解决。
在***单芯片的应用上，需要在有限的随机存取存储器空间内运行大量的程序码。目前的作法是通过存储器管理单元进行地址的映射来切换随机存取存储器内部的存储库而有效地利用存储器空间。
然而，考虑到仍然有许多的***单芯片没有存储器管理单元的设置，所以此些芯片没有办法进行存储库的切换，使得程序码运行的空间仅能局限于***单芯片中随机存取存储器的大小。
发明内容
本申请的一态样是在提供一种电子装置。电子装置包含快闪存储器、存储器保护单元、随机存取存储器以及中央处理单元。快闪存储器用以储存至少一第一应用程序/数据。存储器保护单元用以储存多个地址区域数据。随机存取存储器具有至少一存储库。中央处理单元用以根据至少一地址数据通过随机存取存储器执行/存取快闪存储器中的第一应用程序/数据，其中当地址数据与地址区域数据其中之一匹配时，存储器保护单元产生对应的异常信号至中央处理单元，中央处理单元根据匹配的地址区域数据的置位条件将储存于快闪存储器中的第一应用程序/数据载入至随机存取存储器的存储库。
本申请的次一态样是在提供一种控制方法，适用于电子装置，电子装置包含快闪存储器、存储器保护单元、随机存取存储器以及中央处理单元，控制方法包含：比对至少一地址数据与存储器保护单元中的多个地址区域数据；当地址数据与地址区域数据其中之一匹配时，产生对应的异常信号至中央处理单元；根据匹配的地址区域数据的置位条件将储存于快闪存储器中的至少一第一应用程序/数据载入至随机存取存储器的至少一存储库；以及根据地址数据执行/存取被载入的随机存取存储器该中的第一应用程序/数据。
综上所述，本申请的目的在于使没有存储器管理单元(memorymanagement unit)功能的芯片也可以利用存储器保护单元(memory protectionunit)的特性来扩充存储器地址空间的使用。
附图说明
为让本申请的上述和其他目的、特征、优点与实施例能更明显易懂，说明书附图的说明如下。
图1是根据本申请一实施例绘示的电子装置的示意图；
图2是根据本申请一实施例绘示的电子装置的示意图；
图3是根据本申请的一实施例绘示的控制方法的示意图；以及
图4是根据本申请的一实施例绘示的控制方法的示意图。
附图标记说明：
100,200：电子装置
110：快闪存储器
120：存储器保护单元
130：随机存取存储器
140：中央处理单元
210：只读存储器
E1：异常信号
300,400：控制方法
S310～S360：步骤
具体实施方式
参阅图1，图1是根据本申请一实施例绘示的一种电子装置100的示意图。电子装置100可为***单芯片或是其他等效的集成电路，电子装置100可应用于台式电脑、笔电或是平板，本申请并不以此为限。
电子装置100包含快闪存储器110、存储器保护单元120、随机存取存储器130以及中央处理单元140。在实际应用中，电子装置100可包含更多的逻辑运算单元、储存单元，在此为了方便说明本申请而仅绘示上述的元件。
快闪存储器110用以储存至少一第一应用程序/数据。快闪存储器110可以是反及闸式快闪存储器(NAND Flash)、反或闸式快闪存储器(NORFlash)，在其他实施例中快闪存储器110可为其他存储器非易失性存储器、或是硬盘等记忆装置。第一应用程序可为任意具有程序码的应用程序。第一数据可以是任意的文字数据、数据数据、相片数据等。
存储器保护单元120用以储存地址区域数据Item0～Item7，须注意到在此仅为方便说明而以8个地址区域数据为例，实际应用中存储器保护单元120所储存的地址区域数据可以为任意数目。随机存取存储器130具有至少一存储库。随机存取存储器130可以是动态随机存取存储器(dynamicrandom access memory)或静态随机存取存储器(static random accessmemory)。在一些实施例中，存储器保护单元120所储存的每一地址区域数据Item0～Item7具有基地址、存储器大小以及触发条件。详细来说地址区域数据Item0～Item7可能的实施情况如下表一所示：
表一
基地址 存储器大小 触发条件
Item0 0x8010,0000 128k 执行/存取
Item1 0x8012,0000 128k 执行/存取
Item2 0x8014,0000 128k 执行/存取
Item3 0x8016,0000 128k 执行/存取
Item4 0x8018,0000 128k 执行/存取
Item5 0x801a,0000 128k 执行/存取
Item6 0x801c,0000 128k 执行/存取
Item7 0x801e,0000 128k 执行/存取
在表一的实施例中，地址区域数据Item0～Item7所具有的存储器大小皆为128k，触发条件为执行/存取以每一地址区域数据Item0～Item7的基地址为首地址且占有存储器大小的存储器区块。以Item0为例，其触发条件即为执行/存取0x8010,0000～0x8011,ffff的存储器区块，类似地Item1～Item7，其触发条件分别为执行/存取0x8012,0000～0x8013,ffff、0x8014,0000～0x8015,ffff、0x8016,0000～0x8017,ffff、0x8018,0000～0x8019,ffff、0x801a,0000～0x801b,ffff、0x801c,0000～0x801d,ffff、0x801e,0000～0x801f,ffff的存储器区块。在其他实施例中，地址区域数据Item0～Item7的存储器大小可以彼此不同，存储器大小的数值可以为任意数值。
中央处理单元140用以根据至少一地址数据A1并通过随机存取存储器130执行/存取快闪存储器110中的第一应用程序/数据，其中当地址数据A1与地址区域数据Item0～Item7其中之一匹配时，存储器保护单元120产生对应的异常信号E1至中央处理单元140，中央处理单元140根据匹配的地址区域数据Item0～Item7的置位条件将储存于快闪存储器110中的第一应用程序/数据载入至随机存取存储器130的存储库。
进一步来说，中央处理单元140可为具有逻辑运算功能的中央处理器(central processing unit)。地址数据A1可以代表物理地址或是虚拟地址，后续说明以虚拟地址为例。当中央处理单元140需要执行/存取快闪存储器110中的第一应用程序/数据时，须先将第一应用程序/数据全部或部分的程序码载入至随机存取存储器130的存储库后，在随机存取存储器130的存储库中存取被载入的第一应用程序/数据。
详言之，在此实施例中随机存取存储器130的至少一存储库具有多个物理地址同时对应上述以每一地址区域数据Item0～Item7的基地址为首地址且占有存储器大小的存储器区块。以数值举例而言，假设随机存取存储器130中具有多个存储库，其中一个存储库的容量为128k，其具有的物理地址为0x0010,0000～0x0011,ffff，且假设存在虚拟地址0x8010,0000对应的物理地址为0x0010,0000。因此由于存储库的容量仅128k，对于中央处理单元140而言，存取/执行虚拟地址0x8010,0000的程序码或是存取虚拟地址0x8012,0000的程序码皆可视为存取/执行存储库中物理地址为0x0010,0000的程序码。故当地址数据A1恰巧与地址区域数据Item0～Item7其中之一匹配时，例如当地址数据A1为0x8010,5566则落入0x8010,0000～0x8011,ffff的存储器区块而匹配于地址区域数据Item0，当地址数据A1为0x8012,0689则落入0x8012,0000～0x8013,ffff的存储器区块而匹配于地址区域数据Item1时，存储器保护单元120则产生对应的异常信号E1至中央处理单元140。须补充的是，地址区域数据Item0～Item7的置位条件可例如是将快闪存储器110中对应地址区域数据Item0～Item7的程序码载入至随机存取存储器130的存储库中。因此，中央处理单元140可将快闪存储器110中的第一应用程序/数据所对应匹配的地址区域数据(例如Item0)的部分程序码载入至随机存取存储器130的存储库。
须补充的是，在上述实施例中，地址区域数据Item0～Item7的存储器大小的总合大于存储库的容量。以上述例子而言，地址区域数据Item0～Item7的存储器大小的总合为1024k大于存储库的容量128k。在其他例子中，每一地址区域数据Item0～Item7的存储器大小可为64k，则其总合为512k，仍大于存储库的容量128k。
在一些实施例中，中央处理单元140在将第一应用程序/数据载入至随机存取存储器130的存储库之后，清除匹配的地址区域数据的置位条件并继续根据地址数据A1执行/存取被载入的随机存取存储器130中的第一应用程序/数据。进一步来说，当第一应用程序/数据载入至随机存取存储器130的存储库之后，中央处理单元140即可直接根据地址数据A1执行/存取的随机存取存储器130中的存储库，因此此时中央处理单元140清除匹配的地址区域数据(例如Item0)的置位条件，而使得中央处理单元140不再跳转至快闪存储器110。
在一些实施例中，第一应用程序/数据具有区域程序码C0～C7分别对应地址区域数据Item0～Item7，中央处理单元140根据匹配的地址区域数据载入对应的区域程序码。亦及储存在快闪存储器110中的第一应用程序/数据其程序码较多，而当中央处理单元140需要执行/存取第一应用程序/数据时，则根据匹配的地址区域数据(例如Item0)，将其对应的区域程序码(例如C0)载入至随机存取存储器130中的存储库，而当中央处理单元140需要切换执行/存取第一应用程序/数据时，则根据匹配的地址区域数据(例如Item1)，将其对应的区域程序码(例如C1)载入至随机存取存储器130中的存储库。
在一些实施例中，当中央处理单元140在第一应用程序/数据中的区域程序码C0～C7之间切换执行/存取时，中央处理单元140在将第一应用程序/数据载入至随机存取存储器130的至少一存储库之后，清除目前匹配的地址区域数据的置位条件，且回复先前被清除的另一地址区域数据的置位条件后，继续根据地址数据A1执行/存取被载入的随机存取存储器130中的第一应用程序/数据。如同先前所述，当第一应用程序/数据载入至随机存取存储器130的存储库之后，中央处理单元140会清除匹配的地址区域数据(例如Item0)的置位条件，而使得中央处理单元140不再跳转至快闪存储器110，因此在此实施例中，第一应用程序/数据中包含区域程序码C0～C7，而当中央处理单元140需要从原先执行/存取区域程序码C0切换至执行/存取区域程序码C1时，类似地会在第一应用程序/数据载入至随机存取存储器130的存储库之后，清除匹配的地址区域数据(例如Item1)的置位条件，另一方面回复先前被清除的另一地址区域数据(例如Item0)的置位条件，以利后续若中央处理单元140再度切换执行/存取区域程序码C0时能够再度将区域程序码C0载入至随机存取存储器130的存储库。因此，本申请在不影响程序码正常的编译和运行下，使的没有存储器管理单元(memory management unit,MMU)功能的芯片也可以利用存储器保护单元的特性来扩充存储器地址空间的使用。
在一些实施例中，电子装置还包含只读存储器210，在此请参阅图2，图2是根据本申请的一实施例所绘示的一种电子装置200的示意图。只读存储器210用以储存至少一第二应用程序/数据，其中，中央处理单元140根据地址数据A1执行/存取只读存储器210中的第二应用程序/数据，当中央处理单元140从第二应用程序/数据切换执行/存取第一应用程序/数据，且地址数据A1与地址区域数据Item0～Item7其中之一匹配时，存储器保护单元120产生对应的异常信号E1至中央处理单元140，中央处理单元140根据匹配的地址区域数据的置位条件将储存于快闪存储器110中的第一应用程序/数据载入至随机存取存储器130。
进一步来说，只读存储器210中所储存的第二应用程序/数据可以是作业***的程序码或是***单芯片启动时所需执行/存取的初使化程序码，因此在此实施例中，中央处理单元140首先会执行/存取只读存储器210中的第二应用程序/数据，而当中央处理单元140需要执行/存取快闪存储器110中的第一应用程序/数据时，则类似于先前所述需先将快闪存储器110中的第一应用程序/数据载入至随机存取存储器130，故同样通过存储器保护单元120产生对应的异常信号E1至中央处理单元140，中央处理单元140再根据匹配的地址区域数据(例如Item0)的置位条件载入第一应用程序/数据全部或部分的程序码。
需补充的是，在一些实施例中，当异常信号E1产生至中央处理单元140后，中央处理单元140会判断匹配的地址区域数据是否存在置位条件，若存在，则如同上述说明所述载入第一应用程序/数据至随机存取存储器130中。另一方面，若不存在，则代表匹配的地址区域数据不允许被执行/存取，可视为须保护的地址区域数据，故此时中央处理单元140会停止存取地址数据A1。
本申请另外公开一种控制方法。如图3所示，图3是根据本申请一实施例所绘示的控制方法300的示意图。控制方法300适用于上述的电子装置100、200或其他等效的电子装置，在此为方便说明而以控制方法300应用于电子装置100为例。
于步骤S310，比对地址数据A1与存储器保护单元130中的地址区域数据Item0～Item7。
于步骤S320，当地址数据A1与地址区域数据Item0～Item7其中之一匹配时，产生对应的异常信号E1至中央处理单元140。
于步骤S330，根据匹配的地址区域数据的置位条件将储存于快闪存储器110中的第一应用程序/数据载入至随机存取存储器的存储库。
于步骤S340，根据地址数据A1执行/存取被载入的随机存取存储器130中的第一应用程序/数据。
需补充的是，在一些实施例中，控制方法还包含执行步骤S350、S360，在此请参阅图4，图4是根据本申请的一实施例所绘示的一种控制方法400的示意图。可以看到控制方法400不同在于当执行完步骤S320后改为执行步骤S350：判断匹配的地址区域数据是否存在置位条件。若存在，则继续执行步骤S330。若不存在，则执行步骤S360：停止存取地址数据A1。
综上所述，本申请在不影响程序码正常的编译和运行下，使的没有存储器管理单元(memory management unit,MMU)功能的芯片也可以利用存储器保护单元的特性来扩充存储器地址空间的使用。
虽然本申请已以实施方式公开如上，然其并非用以限定本申请，任何本领域技术人员，在不脱离本申请的精神和范围内，当可作各种的变动与润饰，因此本申请的保护范围当视后附的权利要求所界定者为准。

Claims (10)

1.一种电子装置，包含：
一快闪存储器，用以储存至少一第一应用程序/数据；
一存储器保护单元，用以储存多个地址区域数据；
一随机存取存储器，具有至少一存储库；以及
一中央处理单元，用以根据至少一地址数据通过该随机存取存储器执行/存取该快闪存储器中的该至少一第一应用程序/数据，其中当该至少一地址数据与该些地址区域数据其中之一匹配时，该存储器保护单元产生对应的一异常信号至该中央处理单元，该中央处理单元根据匹配的该地址区域数据的一置位条件将储存于该快闪存储器中的该至少一第一应用程序/数据载入至该随机存取存储器的该至少一存储库。
2.如权利要求1所述的电子装置，其中每一该些地址区域数据具有一基地址、一存储器大小以及一触发条件，该触发条件为执行/存取以每一该些地址区域数据的该基地址为首地址且占有该存储器大小的存储器区块。
3.如权利要求2所述的电子装置，其中该至少一存储库具有多个物理地址同时对应每一该些地址区域数据的该基地址为首地址且占有该存储器大小的存储器区块，其中该些地址区域数据的该存储器大小的总合大于该至少一存储库的容量。
4.如权利要求1所述的电子装置，还包含：
一只读存储器，用以储存至少一第二应用程序/数据，其中该中央处理单元根据该至少一地址数据执行/存取该只读存储器中的该至少一第二应用程序/数据，当该中央处理单元从该至少一第二应用程序/数据切换执行/存取该至少一第一应用程序/数据，且该至少一地址数据与该些地址区域数据其中之一匹配时，该存储器保护单元产生对应的该异常信号至该中央处理单元，该中央处理单元根据匹配的该地址区域数据的该置位条件将储存于该快闪存储器中的该至少一第一应用程序/数据载入至该随机存取存储器。
5.如权利要求1所述的电子装置，其中该中央处理单元在将该至少一第一应用程序/数据载入至该随机存取存储器的该至少一存储库之后，清除匹配的该地址区域数据的该置位条件并继续根据该至少一地址数据执行/存取被载入的该随机存取存储器中的该至少一第一应用程序/数据。
6.如权利要求5所述的电子装置，其中该至少一第一应用程序/数据具有多个区域程序码分别对应该些地址区域数据，该中央处理单元根据匹配的该地址区域数据载入对应的该些区域程序码。
7.如权利要求6所述的电子装置，其中当该中央处理单元在该至少一第一应用程序/数据中的该些区域程序码之间切换执行/存取时，该中央处理单元在将该至少一第一应用程序/数据载入至该随机存取存储器的该至少一存储库之后，清除目前匹配的该地址区域数据的该置位条件，且回复先前被清除的另一该地址区域数据的该置位条件后，继续根据该至少一地址数据执行/存取被载入的该随机存取存储器中的该至少一第一应用程序/数据。
8.一种控制方法，适用于一电子装置，该电子装置包含一快闪存储器、一存储器保护单元、一随机存取存储器以及一中央处理单元，该控制方法包含：
比对至少一地址数据与该存储器保护单元中的多个地址区域数据；
当该至少一地址数据与该些地址区域数据其中之一匹配时，产生对应的一异常信号至该中央处理单元；
根据匹配的该地址区域数据的一置位条件将储存于该快闪存储器中的至少一第一应用程序/数据载入至该随机存取存储器的至少一存储库；以及
根据该至少一地址数据执行/存取被载入的该随机存取存储器中的该至少一第一应用程序/数据。
9.如权利要求8所述的控制方法，其中该电子装置还包含一只读存储器，该控制方法还包含：
根据该至少一地址数据执行/存取该只读存储器中的该至少一第二应用程序/数据；
从该至少一第二应用程序/数据切换执行/存取该至少一第一应用程序/数据；
当该至少一地址数据与该些地址区域数据其中之一匹配时，产生对应的该异常信号至该中央处理单元；以及
根据匹配的该地址区域数据的该置位条件将储存于该快闪存储器中的该至少一第一应用程序/数据载入至该随机存取存储器。
10.如权利要求8所述的控制方法，还包含：
在将该至少一第一应用程序/数据载入至该随机存取存储器的该至少一存储库之后，清除匹配的该地址区域数据的该置位条件；以及
继续根据该至少一地址数据执行/存取被载入的该随机存取存储器中的该至少一第一应用程序/数据。
CN201610104149.3A 2016-02-25 2016-02-25 电子装置及其控制方法 Pending CN107122309A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610104149.3A CN107122309A (zh) 2016-02-25 2016-02-25 电子装置及其控制方法
TW105115572A TWI634422B (zh) 2016-02-25 2016-05-19 電子裝置及其控制方法
US15/196,067 US20170249083A1 (en) 2016-02-25 2016-06-29 Electronic apparatus and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610104149.3A CN107122309A (zh) 2016-02-25 2016-02-25 电子装置及其控制方法

Publications (1)

Publication Number Publication Date
CN107122309A true CN107122309A (zh) 2017-09-01

Family

ID=59678480

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610104149.3A Pending CN107122309A (zh) 2016-02-25 2016-02-25 电子装置及其控制方法

Country Status (3)

Country Link
US (1) US20170249083A1 (zh)
CN (1) CN107122309A (zh)
TW (1) TWI634422B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1504891A (zh) * 2002-11-29 2004-06-16 笙泉科技股份有限公司 扩充性储存装置
CN101290602A (zh) * 2008-06-13 2008-10-22 松翰科技股份有限公司 存储器管理***与方法
CN101399088A (zh) * 2007-09-27 2009-04-01 爱特梅尔公司 用于快闪存储器中的动态位替换的列冗余ram
US20130326288A1 (en) * 2011-12-31 2013-12-05 Shamanna M. Datta Processor that detects when system management mode attempts to reach program code outside of protected space

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7032088B2 (en) * 2003-08-07 2006-04-18 Siemens Corporate Research, Inc. Advanced memory management architecture for large data volumes
US8555380B2 (en) * 2008-02-28 2013-10-08 Intel Corporation Automatic modification of executable code
US8799549B2 (en) * 2009-02-13 2014-08-05 Infortrend Technology, Inc. Method for transmitting data between two computer systems
US9672164B2 (en) * 2012-05-31 2017-06-06 Nxp Usa, Inc. Methods and systems for transitioning between a user state and a supervisor state based on a next instruction fetch address
JP2015026358A (ja) * 2013-06-20 2015-02-05 株式会社東芝 デバイス、ホスト装置、ホストシステム、及びメモリシステム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1504891A (zh) * 2002-11-29 2004-06-16 笙泉科技股份有限公司 扩充性储存装置
CN101399088A (zh) * 2007-09-27 2009-04-01 爱特梅尔公司 用于快闪存储器中的动态位替换的列冗余ram
CN101290602A (zh) * 2008-06-13 2008-10-22 松翰科技股份有限公司 存储器管理***与方法
US20130326288A1 (en) * 2011-12-31 2013-12-05 Shamanna M. Datta Processor that detects when system management mode attempts to reach program code outside of protected space

Also Published As

Publication number Publication date
TW201730768A (zh) 2017-09-01
TWI634422B (zh) 2018-09-01
US20170249083A1 (en) 2017-08-31

Similar Documents

Publication Publication Date Title
US9436606B2 (en) System and method to defragment a memory
CN105893269A (zh) 一种Linux***下内存管理方法
CN104750616A (zh) 数据储存装置以及快闪存储器控制方法
CN107402724B (zh) 一种SSD中Journal元数据的保存方法及***
US10769013B1 (en) Caching error checking data for memory having inline storage configurations
CN106062708A (zh) 在具有地址空间布局随机化的***中的二进制转化重用
CN104252419B (zh) 一种内存分配的方法及装置
CN105095762B (zh) 基于地址随机和段隔离的全局偏移表保护方法
KR102354848B1 (ko) 캐시 메모리 장치 및 이를 포함하는 전자 시스템
CN103455443A (zh) 一种缓存管理方法和装置
CN107729085A (zh) 一种支持地址重定向的星载软件动态加载方法
US11030030B2 (en) Enhanced address space layout randomization
CN109446835A (zh) 数据访问控制方法、装置及设备
CN109901890A (zh) 一种控制器加载多核固件的方法、装置、计算机设备及存储介质
US20050268028A1 (en) Programmable parallel lookup memory
CN101403972A (zh) 嵌入式***的存储卡引导方法及装置
US20160092115A1 (en) Implementing storage policies regarding use of memory regions
CN100365593C (zh) 计算机***的内存管理方法
CN107122309A (zh) 电子装置及其控制方法
CN109753237B (zh) 计算设备和非易失性双列直插式存储器模块
CN110399166A (zh) ME Nonce值的保存方法、装置、设备及存储介质
US9495305B1 (en) Detecting pointer errors for memory protection
KR102389534B1 (ko) 레지스터 데이터 백업 및 복구
US9910767B2 (en) Leveraging instruction RAM as a data RAM extension during use of a modified Harvard architecture processor
CN113409846A (zh) 一种不连续地址的处理方法、装置、电子设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170901