CN107108318B - 玻璃板及其制造方法 - Google Patents

玻璃板及其制造方法 Download PDF

Info

Publication number
CN107108318B
CN107108318B CN201580068545.9A CN201580068545A CN107108318B CN 107108318 B CN107108318 B CN 107108318B CN 201580068545 A CN201580068545 A CN 201580068545A CN 107108318 B CN107108318 B CN 107108318B
Authority
CN
China
Prior art keywords
glass
glass plate
less
cao
sro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580068545.9A
Other languages
English (en)
Other versions
CN107108318A (zh
Inventor
片山裕贵
中岛宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Electric Glass Co Ltd
Original Assignee
Nippon Electric Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Glass Co Ltd filed Critical Nippon Electric Glass Co Ltd
Publication of CN107108318A publication Critical patent/CN107108318A/zh
Application granted granted Critical
Publication of CN107108318B publication Critical patent/CN107108318B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B29/00—Reheating glass products for softening or fusing their surfaces; Fire-polishing; Fusing of margins
    • C03B29/02—Reheating glass products for softening or fusing their surfaces; Fire-polishing; Fusing of margins in a discontinuous way
    • C03B29/025—Glass sheets
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B29/00—Reheating glass products for softening or fusing their surfaces; Fire-polishing; Fusing of margins
    • C03B29/02—Reheating glass products for softening or fusing their surfaces; Fire-polishing; Fusing of margins in a discontinuous way
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B17/00—Forming molten glass by flowing-out, pushing-out, extruding or drawing downwardly or laterally from forming slits or by overflowing over lips
    • C03B17/06—Forming glass sheets
    • C03B17/064—Forming glass sheets by the overflow downdraw fusion process; Isopipes therefor
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B33/00—Severing cooled glass
    • C03B33/09—Severing cooled glass by thermal shock
    • C03B33/091—Severing cooled glass by thermal shock using at least one focussed radiation beam, e.g. laser beam
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C19/00—Surface treatment of glass, not in the form of fibres or filaments, by mechanical means
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C23/00—Other surface treatment of glass not in the form of fibres or filaments
    • C03C23/0005—Other surface treatment of glass not in the form of fibres or filaments by irradiation
    • C03C23/0025—Other surface treatment of glass not in the form of fibres or filaments by irradiation by a laser beam
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/083—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound
    • C03C3/085—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound containing an oxide of a divalent metal
    • C03C3/087—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound containing an oxide of a divalent metal containing calcium oxide, e.g. common sheet or container glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C03C3/093—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium containing zinc or zirconium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P40/00—Technologies relating to the processing of minerals
    • Y02P40/50—Glass production, e.g. reusing waste heat during processing or shaping
    • Y02P40/57—Improving the yield, e-g- reduction of reject rates

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Toxicology (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thermal Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Glass Compositions (AREA)
  • Laminated Bodies (AREA)
  • Surface Treatment Of Glass (AREA)
  • Re-Forming, After-Treatment, Cutting And Transporting Of Glass Products (AREA)

Abstract

本发明的技术问题是，通过研制出适合于供于高密度布线的加工基板的支承且端面强度高的玻璃板、及其制造方法，从而有助于半导体封装体的高密度化。本发明的玻璃板，其特征在于，总体板厚偏差小于2.0μm，且端面的全部或一部分为熔融固化面。

Description

玻璃板及其制造方法
技术领域
本发明涉及玻璃板及其制造方法，具体而言，涉及在半导体封装体的制造工序中用于加工基板的支承的玻璃板及其制造方法。
背景技术
对于手机、笔记本型个人电脑、PDA(Personal Data Assistance，个人数字化处理器)等便携型电子设备，要求小型化及轻量化。与此相伴的是，这些电子设备中使用的半导体芯片的安装空间也受到严格限制，半导体芯片的高密度安装成为课题。因此，近年来，通过三维安装技术、即将半导体芯片彼此层叠并对各半导体芯片间进行布线连接而寻求半导体封装体的高密度安装。
此外，目前的晶圆级封装(WLP)是以晶片的状态形成凸块后通过切割单片化而制作的。但是，目前的WLP存在难以增加针数、以及在半导体芯片的背面露出的状态进行安装,从而半导体芯片容易产生缺口等问题。
因此，作为新型的WLP，提出了散出(fan out)型的WLP。散出型的WLP能够使针数增加，此外，能够通过保护半导体芯片的端部而防止半导体芯片的缺口等。
发明内容
发明要解决的课题
就散出型的WLP而言，具有：将多个半导体芯片用树脂密封材料密封而形成加工基板后，在加工基板的一个表面进行布线的工序；形成焊料凸块的工序；等。
这些工序由于伴随有约200～300℃的热处理，因此有密封材料变形、发生加工基板的尺寸变化之虞。发生加工基板的尺寸变化时，对加工基板的一个表面进行高密度布线变得困难，此外也难以正确地形成焊料凸块。
为了抑制加工基板的尺寸变化，使用玻璃板作为支承板是有效的。玻璃板容易使表面平滑化且具有刚性。因此，使用玻璃板时，能够强固、且正确地对加工基板进行支承。此外，玻璃板容易透过紫外光等光。因此，使用玻璃板时，通过设置粘接层等可以容易地将加工基板和玻璃板固定。此外，通过设置剥离层等，还可以容易地将加工基板和玻璃板分离。
但是，在使用玻璃板的情况下，也有时难以对加工基板的一个表面进行高密度布线。
此外，对用于支承加工基板的玻璃板，要求在投入/搬出时、输送时或加工时不易破损。玻璃板的机械强度依赖于端面的碎裂、微裂纹等的比例，玻璃板的机械强度会因为该比例而大幅下降。通过研磨在玻璃板的端面形成倒角(面取り)部时，虽然可以降低碎裂等但难以完全去除微裂纹。结果是，无法充分提高玻璃板的端面强度，玻璃板容易在投入/搬出时、输送时或加工时破损。
本发明是鉴于上述情况作出的，其技术问题是，通过研制出适合于供于高密度布线的加工基板的支承且端面强度高的玻璃板、及其制造方法，从而有助于半导体封装体的高密度化。
用于解决课题的方案
本发明人们反复进行各种实验，结果发现，通过降低总体板厚偏差、进而使玻璃板的端面形成熔融固化面可以解决上述技术问题，从而提出了本发明。即，本发明的玻璃板的特征在于，总体板厚偏差小于2.0μm，且端面的全部或一部分为熔融固化面。这里，“总体板厚偏差”为玻璃板总体的最大板厚和最小板厚的差，例如可以通过KOBELCO researchinstitute制的SBW－331ML/d来测定。
本发明的玻璃板的总体板厚偏差小于2.0μm。使总体板厚偏差达到小于2.0μm时，容易提高加工处理的精度。特别是可以提高布线精度，因此能够进行高密度布线。此外，玻璃板的面内强度提高，玻璃板及层叠体不易破损。进而，可以增加玻璃板的再利用次数(耐用数)。
本发明的玻璃板的端面的全部或一部分为熔融固化面。从而，存在于端面的微裂纹熔融、消失，变为光滑的状态，因此可以大幅提高玻璃板的端面强度。
图1是示出通过激光照射使玻璃板的端面熔融固化的状态的剖面照片。由图1可知，玻璃板的端面变为光滑镜面，此外变为球状的液滴的状态、即膨出呈球状的状态。图2是示出通过研磨除去图1所示的玻璃板的膨出部，而使总体板厚偏差下降至小于2.0μm的状态的剖面照片。
第二，本发明的玻璃板优选总体板厚偏差小于1.0μm。
第三，本发明的玻璃板优选熔融固化面是通过激光照射而形成的。由此，容易调整端面的熔融固化的区域。此外，容易调整熔融固化面的膨出状态。
第四，本发明的玻璃板优选翘曲量为60μm以下。这里，“翘曲量”是指玻璃板总体中的最高位点和最小二乘焦点面之间的最大距离的绝对值与最低位点和最小二乘焦点面的绝对值之和，例如可以通过KOBELCO research institute制的SBW－331ML/d来测定。
第五，本发明的玻璃板优选表面的全部或一部分为研磨面。
第六，本发明的玻璃板优选通过溢流下拉法成形而成。
第七，本发明的玻璃板优选杨氏模量为65GPa以上。这里，“杨氏模量”是指通过弯曲共振法测定的值。需要说明的是，1GPa相当于约101.9Kgf/mm2。
第八，本发明的玻璃板优选外形为晶圆形状。
第九，本发明的玻璃板优选在半导体封装体的制造工序中用于加工基板的支承。
第十，本发明的层叠体优选：至少具备加工基板和用于支承加工基板的玻璃板，玻璃板为上述玻璃板。
第十一，本发明的玻璃板的制造方法，其特征在于，具有如下工序：(1)将玻璃原板切断而得到玻璃板的工序、(2)通过激光照射将玻璃板的端面的一部分或全部熔融后进行固化的工序、和(3)按照玻璃板的总体板厚偏差小于2.0μm的方式对玻璃板的表面进行研磨的工序。
第十二，本发明的玻璃板的制造方法优选通过溢流下拉法来成形玻璃原板。
附图说明
图1是示出通过激光照射使玻璃板的端面熔融固化的状态的剖面照片。
图2是示出通过研磨除去图1所示的玻璃板的膨出部，而使总体板厚偏差下降至小于2.0μm的状态的剖面照片。
图3是示出本发明的层叠体的一例的概念立体图。
图4A是示出散出型的WLP的制造工序的一部分的概念剖面图。
图4B是示出散出型的WLP的制造工序的一部分的概念剖面图。
图4C是示出散出型的WLP的制造工序的一部分的概念剖面图。
图4D是示出散出型的WLP的制造工序的一部分的概念剖面图。
图4E是示出散出型的WLP的制造工序的一部分的概念剖面图。
图4F是示出散出型的WLP的制造工序的一部分的概念剖面图。
图4G是示出散出型的WLP的制造工序的一部分的概念剖面图。
具体实施方式
本发明的玻璃板中，总体板厚偏差优选为小于2μm、1.5μm以下、1μm以下、小于1μm、0.8μm以下、0.1～0.9μm、特别是0.2～0.7μm。总体板厚偏差越小则越容易提高加工处理的精度。特别是可以提高布线精度，因此能够进行高密度布线。此外，玻璃板的强度提高，玻璃板及层叠体不易破损。进而可以增加玻璃板的再利用次数(耐用数)。
本发明的玻璃板的端面的全部或一部分为熔融固化面，优选以面积比计端面的70％以上为熔融固化面，更优选端面的90％以上为熔融固化面，进一步优选端面的全部为熔融固化面。端面中，熔融固化面的比例越高则越可以提高玻璃板的端面强度。
作为在端面形成熔融固化面的方法，可以采用各种方法。可以列举例如：用燃烧器直接加热的方法、通过激光照射局部加热的方法等，后一种方法容易通过调节照射条件来调整进行熔融固化的区域，容易调节熔融固化面的膨出状态，因此是优选的。此外，如果通过激光照射将玻璃板熔断，也可以在玻璃板的端面形成熔融固化面。作为激光，可以使用各种激光。例如，可以使用CO2激光、YAG激光等，特别优选使用具有10.6μm的波长的CO2激光。由此，可以使玻璃板可靠地吸收激光的光。
从提高端面强度的观点出发，端面优选为R形(半球形)。需要说明的是，就这种端面形状而言，例如在通过激光照射而在端面形成球状的膨出部后，通过研磨处理将从表面鼓起的膨出部除去，从而可以形成。
翘曲量优选为60μm以下、55μm以下、50μm以下、1～45μm、特别是5～40μm。翘曲量越小，则越容易提高加工处理的精度。特别是可以提高布线精度，因此能够进行高密度布线。进而可以增加玻璃板的再利用次数(耐用数)。
表面的算术平均粗糙度Ra优选为10nm以下、5nm以下、2nm以下、1nm以下、特别是0.5nm以下。表面的算术平均粗糙度Ra越小，则越容易提高加工处理的精度。特别是可以提高布线精度，因此能够进行高密度布线。此外，玻璃板的强度提高，玻璃板及层叠体不易破损。进而，可以增加玻璃板的再利用次数(支承次数)。需要说明的是，“算术平均粗糙度Ra”可以通过原子力显微镜(AFM)来测定。
本发明的玻璃板优选表面的全部或一部分为研磨面，更优选以面积比计表面的50％以上为研磨面，进一步优选表面的70％以上为研磨面，特别优选表面的90％以上为研磨面。由此，容易降低总体板厚偏差，此外也容易降低翘曲量。
作为研磨处理的方法，可以采用各种方法，优选如下方法：将玻璃板的两面用一对研磨垫夹持，一边使玻璃板和一对研磨垫一起旋转，一边对玻璃板进行研磨处理。进一步优选一对研磨垫的外径不同，优选按照在研磨时玻璃板的一部分偶尔从研磨垫突出的方式进行研磨处理。由此，容易降低总体板厚偏差，此外也容易降低翘曲量。需要说明的是，研磨处理中，对研磨深度没有特别限定，研磨深度优选50μm以下、30μm以下、20μm以下、特别是10μm以下。研磨深度越小，则玻璃板的生产率越提高。
本发明的玻璃板优选为晶圆形(大致正圆形)，其直径优选100mm以上且500mm以下、特别是150mm以上且450mm以下。由此，容易用于半导体封装体的制造工序。根据需要，也可以加工为其以外的形状，例如矩形等形状。
本发明的玻璃板中，板厚优选小于2.0mm、1.5mm以下、1.2mm以下、1.1mm以下、1.0mm以下、特别是0.9mm以下。板厚越薄，则层叠体的质量越轻，因此处置性提高。另一方面，板厚过薄时，玻璃板自身的强度降低，难以发挥作为支承板的功能。因此，板厚优选0.1mm以上、0.2mm以上、0.3mm以上、0.4mm以上、0.5mm以上、0.6mm以上、特别是超过0.7mm。
本发明的玻璃板优选具有以下的特性。
本发明的玻璃板在30～380℃的温度范围内的平均热膨胀系数优选为0×10－7/℃以上、且165×10－7/℃以下。由此，容易使加工基板和玻璃板的热膨胀系数匹配。并且，两者的热膨胀系数匹配时，在加工处理时，容易控制加工基板的尺寸变化(特别是翘曲变形)。结果是，能够对加工基板的一个表面进行高密度布线，此外，还能够正确地形成焊料凸块。需要说明的是，“在30～380℃的温度范围内的平均热膨胀系数”可以通过膨胀计测定。
就在30～380℃的温度范围内的平均热膨胀系数而言，在加工基板内半导体芯片的比例少、密封材料的比例多的情况下优选使其增大，相反，在加工基板内半导体芯片的比例多、密封材料的比例少的情况下优选使其降低。
将在30～380℃的温度范围内的平均热膨胀系数设为0×10－7/℃以上、且小于50×10－7/℃时，玻璃板优选以质量％计含有SiO2 55～75％、Al2O3 15～30％、Li2O 0.1～6％、Na2O+K2O 0～8％、MgO+CaO+SrO+BaO 0～10％作为玻璃组成，或者，还优选含有SiO2 55～75％、Al2O3 10～30％、Li2O+Na2O+K2O 0～0.3％、MgO+CaO+SrO+BaO 5～20％。当在30～380℃的温度范围内的平均热膨胀系数为50×10－7/℃以上、且小于75×10－7/℃时，玻璃板优选以质量％计含有SiO2 55～70％、Al2O3 3～15％、B2O3 5～20％、MgO 0～5％、CaO 0～10％、SrO 0～5％、BaO 0～5％、ZnO 0～5％、Na2O 5～15％、K2O 0～10％作为玻璃组成。当在30～380℃的温度范围内的平均热膨胀系数为75×10－7/℃以上、且85×10－7/℃以下时，玻璃板优选以质量％计含有SiO2 60～75％、Al2O3 5～15％、B2O3 5～20％、MgO 0～5％、CaO 0～10％、SrO 0～5％、BaO 0～5％、ZnO 0～5％、Na2O 7～16％、K2O 0～8％作为玻璃组成。当在30～380℃的温度范围内的平均热膨胀系数超过85×10－7/℃、且为120×10－7/℃以下时，玻璃板优选以质量％计含有SiO2 55～70％、Al2O3 3～13％、B2O3 2～8％、MgO 0～5％、CaO 0～10％、SrO 0～5％、BaO 0～5％、ZnO 0～5％、Na2O 10～21％、K2O 0～5％作为玻璃组成。30～380℃的温度范围内的平均热膨胀系数超过120×10－7/℃、且为165×10－7/℃以下时，玻璃板优选以质量％计含有SiO2 53～65％、Al2O3 3～13％、B2O3 0～5％、MgO 0.1～6％、CaO 0～10％、SrO 0～5％、BaO 0～5％、ZnO 0～5％、Na2O+K2O 20～40％、Na2O 12～21％、K2O 7～21％作为玻璃组成。由此，容易将热膨胀系数控制在期望的范围且提高耐失透性，因此容易成形出总体板厚偏差小的玻璃板。
杨氏模量优选65GPa以上、67GPa以上、68GPa以上、69GPa以上、70GPa以上、71GPa以上、72GPa以上、特别是73GPa以上。杨氏模量过低时，难以维持层叠体的刚性，容易发生加工基板的变形、翘曲、破损。
液相温度优选小于1150℃、1120℃以下、1100℃以下、1080℃以下、1050℃以下、1010℃以下、980℃以下、960℃以下、950℃以下、特别是940℃以下。由此，容易通过下拉法、特别是溢流下拉法对玻璃板进行成形，因此容易制作板厚小的玻璃板，并且能够降低成形后的板厚偏差。进而，容易防止在玻璃板的制造工序中产生失透结晶、而使玻璃板的生产率下降的情况。这里，“液相温度”可以如下算出：将通过30目(500μm)的标准筛且残留在50目(300μm)的标准筛的玻璃粉末放入铂舟后，在温度梯度炉中保持24小时，测定析出结晶的温度，从而可以算出。
液相温度时的粘度优选为104.6dPa·s以上、105.0dPa·s以上、105.2dPa·s以上、105.4dPa·s以上、105.6dPa·s以上、特别是105.8dPa·s以上。由此，变得容易通过下拉法、特别是溢流下拉法对玻璃板进行成形，从而可以容易地制作板厚小的玻璃板且能够降低成形后的板厚偏差。进而，容易防止玻璃板的制造工序中产生失透结晶、而使玻璃板的生产率下降的情况。这里，“液相温度时的粘度”可以通过铂球上拉法测定。需要说明的是，液相温度时的粘度是成形性的指标，液相温度时的粘度越高则成形性越提高。
102.5dPa·s时的温度优选1580℃以下、1500℃以下、1450℃以下、1400℃以下、1350℃以下、特别是1200～1300℃。102.5dPa·s时的温度提高时，熔融性降低，玻璃板的制造成本高涨。其中，“102.5dPa·s时的温度”可以通过铂球上拉法测定。需要说明的是，102.5dPa·s时的温度相当于熔融温度，该温度越低，则熔融性越提高。
本发明的玻璃板中，板厚方向的波长300nm的紫外线透过率优选40％以上、50％以上、60％以上、70％以上、特别是80％以上。紫外线透过率过低时，难以通过照射紫外光利用粘接层将加工基板和玻璃板粘接，并且难以通过剥离层将玻璃板从加工基板剥离。需要说明的是，“板厚方向的波长300nm的紫外线透过率”例如可以通过使用双光束型分光光度计测定波长300nm的分光透过率而评价。
本发明的玻璃板优选通过下拉法、特别是溢流下拉法成形而成。溢流下拉法是从耐热性的槽状结构物的两侧溢出熔融玻璃并使溢出的熔融玻璃在槽状结构物的下顶端汇合,同时向下方拉伸成形而成形出玻璃原板的方法。溢流下拉法中，应成为玻璃板的表面的面不接触槽状耐火材料，是以自由表面的状态被成形的。因此，容易制作板厚小的玻璃板，并且能够降低总体板厚偏差，结果是，可以使玻璃板的制造成本低廉化。
作为玻璃原板的成形方法，除了溢流下拉法以外，还可以采用例如流孔下拉法、重新下拉法、浮法、压延法等。
本发明的玻璃板优选在表面具有研磨面，通过溢流下拉法成形而成。由此，研磨处理前的总体板厚偏差变小，因此能够通过研磨处理尽可能地降低总体板厚偏差。例如，能够使总体板厚偏差降低至1.0μm以下。
就本发明的玻璃板而言，从降低翘曲量的观点出发，优选不进行化学强化处理。另一方面，从机械强度的观点出发，优选进行化学强化处理。即，从降低翘曲量的观点出发，优选表面不具有压缩应力层，从机械强度的观点出发，优选表面具有压缩应力层。
本发明的玻璃板的制造方法，其特征在于，具有如下工序：(1)将玻璃原板切断而得到玻璃板的工序、(2)通过激光照射将玻璃板的端面的一部分或全部熔融后进行固化的工序、和(3)按照玻璃板的总体板厚偏差小于2.0μm的方式对玻璃板的表面进行研磨的工序。这里，本发明的玻璃板的制造方法的技术特征(合适的方案、效果)与本发明的玻璃板的技术特征重复。因此，本说明书中省略对该重复部分的详细记载。
本发明的玻璃板的制造方法具有将玻璃原板切断而得到玻璃板的工序。作为将玻璃原板切断的方法，可以采用各种方法。例如，可以利用激光照射时的热冲击来进行切断的方法、划线后进行折断的方法。
本发明的玻璃板的制造方法具有通过激光照射将玻璃板的端面的一部分或全部熔融后进行固化的工序，该工序的合适的方式如上所述。
本发明的玻璃板的制造方法优选在玻璃板的端面形成熔融固化面后具有将玻璃板退火的工序。从减小端面的残留应力和玻璃板的翘曲量的观点出发，退火温度优选设为玻璃板的软化点以上，在退火温度的保持时间优选设为30分钟以上。需要说明的是，退火可以在电炉等热处理炉中进行。
本发明的玻璃板的制造方法具有按照玻璃板的总体板厚偏差小于2.0μm的方式对玻璃板的表面进行研磨的工序，该工序的合适的方式如上所述。
本发明的层叠体，其特征在于，至少具备加工基板和用于支承加工基板的玻璃板，玻璃板为上述玻璃板。这里，本发明的层叠体的技术特征(合适的方案、效果)与本发明的玻璃板的技术特征重复。因此，本说明书中省略对该重复部分的详细记载。
本发明的层叠体优选在加工基板和玻璃板之间具有粘接层。粘接层优选为树脂，例如优选热固化性树脂、光固化性树脂(特别是紫外线固化树脂)等。此外，优选具有可耐受半导体封装体的制造工序中的热处理的耐热性的粘接层。由此，在半导体封装体的制造工序中，粘接层不易熔化，可以提高加工处理的精度。
本发明的层叠体还优选在加工基板和玻璃板之间、更具体是在加工基板和粘接层之间进一步具有剥离层、或者在玻璃板和粘接层之间具有剥离层。由此，在对加工基板进行规定的加工处理后，容易将加工基板从玻璃板剥离。从生产率的观点出发，加工基板的剥离优选通过激光照射等光来进行。
剥离层由通过激光照射等而产生“层内剥离”或“界面剥离”的材料构成。即，由以下材料构成：在照射一定强度的光时，原子或分子中的原子间或分子间的结合力消失或减弱，产生烧蚀(ablation)等从而发生剥离的材料。需要说明的是，存在以下情况：通过照射光的照射，剥离层中包含的成分变成气体而放出，实现分离的情况；剥离层吸收光而变成气体，其蒸气被放出而实现分离的情况。
本发明的层叠体中，优选玻璃板比加工基板大。由此，在支承加工基板和玻璃板时，即使是两者的中心位置稍微偏离的情况下，加工基板的边缘部也不易从玻璃板突出。
本发明的半导体封装体的制造方法，其特征在于，具有如下工序：准备至少具备加工基板和用于支承加工基板的玻璃板的层叠体的工序、和对加工基板进行加工处理的工序，并且，玻璃板为上述的玻璃板。其中，本发明的半导体封装体的制造方法的技术特征(合适的方案、效果)与本发明的玻璃板及层叠体的技术特征重复。因此，本说明书中省略对该重复部分的详细记载。
本发明的半导体封装体的制造方法具有准备至少具备加工基板和用于支承加工基板的玻璃板的层叠体的工序。至少具备加工基板和用于支承加工基板的玻璃板的层叠体具有上述的材料构成。
本发明的半导体封装体的制造方法优选还具有输送层叠体的工序。从而，可以提高加工处理的处理效率。需要说明的是，“输送层叠体的工序”和“对加工基板进行加工处理的工序”不必分开进行，可以是同时的。
本发明的半导体封装体的制造方法中，加工处理优选为在加工基板的一个表面上进行布线的处理、或在加工基板的一个表面上形成焊料凸块的处理。本发明的半导体封装体的制造方法在进行这些处理时加工基板不易发生尺寸变化，因此可以适当地进行这些工序。
作为加工处理，除了上述以外，还可以是对加工基板的一个表面(通常是与玻璃板相反的一侧的表面)进行机械研磨的处理、对加工基板的一个表面(通常是与玻璃板相反的一侧的表面)进行干蚀刻的处理、对加工基板的一个表面(通常是与玻璃板相反的一侧的表面)进行湿蚀刻的处理中的任一种。需要说明的是，本发明的半导体封装体的制造方法中，加工基板不易发生翘曲，并且能够维持层叠体的刚性。结果是，可以优选进行上述加工处理。
本发明的半导体封装体，其特征在于，其是利用上述的半导体封装体的制造方法制作的。其中，本发明的半导体封装体的技术特征(优选的方案、效果)与本发明的玻璃板、层叠体及半导体封装体的制造方法的技术特征重复。因此，本说明书中省略对该重复部分的详细记载。
本发明的电子设备，其特征在于，其是具备半导体封装体的电子设备，半导体封装体是上述的半导体封装体。其中，本发明的电子设备的技术特征(优选的方案、效果)与本发明的玻璃板、层叠体、半导体封装体的制造方法、半导体封装体的技术特征重复。因此，本说明书中省略对该重复部分的详细记载。
参照附图对本发明进行进一步说明。
图3是示出本发明的层叠体1的一例的透视概况图。图3中，层叠体1具备玻璃板10和加工基板11。玻璃板10为了防止加工基板11的尺寸变化而贴合在加工基板11上。玻璃板10和加工基板11之间配置有剥离层12和粘接层13。剥离层12与玻璃板10接触，粘接层13与加工基板11接触。
由图3可知，层叠体1依次层叠配置有玻璃板10、剥离层12、粘接层13、加工基板11。玻璃板10的形状根据加工基板11而决定，图3中，玻璃板10及加工基板11的形状均为大致圆板形状。剥离层12除了非晶硅(a－Si)以外还可以使用氧化硅、硅酸化合物、氮化硅、氮化铝、氮化钛等。剥离层12可通过等离子体CVD、基于溶胶-凝胶法的旋转涂布等而形成。粘接层13由树脂构成，例如可通过各种印刷法、喷墨法、旋转涂布法、辊涂法等涂布而形成。粘接层13在通过剥离层12从加工基板11剥离玻璃板10后，通过溶剂等溶解除去。
图4A～图4G是示出散出型的WLP的制造工序的剖面概况图。图4A示出在支承部件20的一个表面上形成有粘接层21的状态。根据需要，可以自支承部件20和粘接层21之间形成剥离层。然后，如图4B所示，在粘接层21上贴合多个半导体芯片22。此时，使半导体芯片22的活性(アクティブ)侧的面与粘接层21接触。然后，如图4C所示，将半导体芯片22用树脂密封材料23密封。密封材料23可使用压缩成形后的尺寸变化、布线进行成形时的尺寸变化少的材料。然后，如图4D、图4E所示，使半导体芯片22已被密封的加工基板24从支承部件20分离，然后隔着粘接层25与玻璃板26粘接固定。此时，在加工基板24的表面内，与埋入了半导体芯片22的一侧表面相反侧的表面被配置在玻璃板26侧。如此操作，可以获得层叠体27。需要说明的是，根据需要，可以在粘接层25和玻璃板26之间形成剥离层。进而，在输送所获得的层叠体27后，如图4F所示在加工基板24的埋入了半导体芯片22一侧的表面形成布线28后，形成多个焊料凸块29。最后，如图4G所示，从玻璃板26分离加工基板24后，将加工基板24切断成各个半导体芯片22，供于此后的封装工序。
实施例1
以下基于实施例来说明本发明。需要说明的是，以下的实施例仅仅是例示。本发明不受以下的实施例任何限定。
作为玻璃组成，按照以质量％计成为SiO2 65.2％、Al2O3 8％、B2O3 10.5％、Na2O11.5％、CaO 3.4％、ZnO 1％、SnO2 0.3％、Sb2O3 0.1％的方式调配玻璃原料后，投入玻璃熔融炉在1500～1600℃熔融，然后将熔融玻璃供于溢流下拉成形装置，按照板厚为0.7mm的方式进行成形。
然后，将得到的玻璃原板挖孔加工为晶圆形状，得到玻璃板，并且对该玻璃板的端面的全部连续照射CO2激光，从而将玻璃板的端面整体熔融而形成球状的膨出部后，进行冷却固化。进而，在(玻璃板的软化点+50℃)的温度、90分钟的条件下将玻璃板退火，从而除去膨出部的残留应力。需要说明的是，CO2激光的波长调整为10.6μm，激光输出调整为9～18W。
然后，通过研磨装置对玻璃板的表面进行研磨处理而除去玻璃板的膨出部，同时降低玻璃板的总体板厚偏差。具体而言，将玻璃板的两表面用外径不同的一对研磨垫夹持，一边使玻璃板和一对研磨垫一起旋转一边对玻璃板的两表面进行研磨处理。研磨处理时，按照偶尔使玻璃板的一部分从研磨垫突出的方式进行控制。需要说明的是，研磨垫为聚氨酯制，研磨处理时使用的研磨浆料的平均粒径为2.5μm，研磨速度为15m/分钟。利用KOBELCOresearch institute制的SBW－331ML/d对得到的研磨处理前后的玻璃板(各5个样品)测定最大板厚(Maximum Thickness)、最小板厚(Minimum Thickness)、平均板厚(AverageThickness)及总体板厚偏差(TTV)。将研磨处理前的玻璃板的测定结果(其中，在除膨出部以外的区域中进行测定)示于表1，将研磨处理后的玻璃板的测定结果示于表2。
[表1]
Figure BDA0001322790930000131
[表2]
Figure BDA0001322790930000132
由表1、2可知，玻璃板的总体板厚偏差降低至0.8μm以下。
进而，使用岛津制作所公司制精密万能试验机Autograph AG－IS对上述研磨处理后的玻璃板(10个样品)和上述CO2激光照射前的玻璃板(10个样品)进行四点弯曲试验。将其结果示于表3。需要说明的是，四点弯曲试验的条件设为：加压夹具宽度25mm、支承夹具宽度50mm、十字头下降速度5mm/min。
[表3]
Figure BDA0001322790930000141
由表3可以明确，通过使玻璃板的端面形成熔融固化面，可以大幅提高端面强度。
实施例2
首先，按照成为表4中记载的试样No.1～7的玻璃组成的方式调配玻璃原料后，投入玻璃熔融炉中在1500～1600℃熔融，然后将熔融玻璃供于溢流下拉成形装置，分别按照板厚达到0.8mm的方式进行成形。然后，按照与[实施例1]同样的条件将玻璃原板挖孔加工成晶圆形状，使得到的玻璃板的端面总体形成熔融固化面，进而进行退火处理。对于得到的各玻璃板，评价了30～380℃的温度范围内的平均热膨胀系数α30～380、密度ρ、应变点Ps、退火点Ta、软化点Ts、高温粘度104.0dPa·s时的温度、高温粘度103.0dPa·s时的温度、高温粘度102.5dPa·s时的温度、高温粘度102.0dPa·s时的温度、液相温度TL及杨氏模量E。需要说明的是，对于切断后、熔融固化前的各玻璃板，利用KOBELCO research institute制的SBW－331ML/d测定总体板厚偏差和翘曲量，结果总体板厚偏差分别为3μm，翘曲量分别为70μm。
[表4]
Figure BDA0001322790930000151
30～380℃的温度范围内的平均热膨胀系数α30～380为用膨胀计测定的值。
密度ρ是通过公知的阿基米德法测定的值。
应变点Ps、退火点Ta、软化点Ts是基于ASTM C336的方法测定的值。
高温粘度104.0dPa·s、103.0dPa·s、102.5dPa·s时的温度是通过铂球上拉法测定的值。
液相温度TL是将通过了30目(500μm)的标准筛、且残留于50目(300μm)的标准筛的玻璃粉末装入铂舟，在温度梯度炉中保持24小时后通过显微镜测定析出结晶的温度而得的值。
杨氏模量E是通过共振法测定的值。
然后，将玻璃板的表面用研磨装置进行研磨处理。具体而言，用外径不同的一对研磨垫将玻璃板的两个表面夹持，一边使玻璃板与一对研磨垫一起旋转，一边对玻璃板的两表面进行研磨处理。研磨处理时，按照偶尔使玻璃板的一部分从研磨垫突出的方式来控制。需要说明的是，研磨垫为聚氨酯制，研磨处理时使用的研磨浆的平均粒径为2.5μm，研磨速度是15m/分钟。对获得的各研磨处理后的玻璃板，利用KOBELCO research institute公司制的SBW－331ML/d测定总体板厚偏差和翘曲量。其结果是，总体板厚偏差分别为0.45μm，翘曲量分别为35μm。
符号说明
10、27 层叠体
11、26 玻璃板
12、24 加工基板
13 剥离层
14、21、25 粘接层
20 支承构件
22 半导体芯片
23 密封材料
28 布线
29 焊料凸块

Claims (10)

1.一种玻璃板，其特征在于，两表面为研磨面，总体板厚偏差小于2.0μm，翘曲量为60μm以下，且端面具有半球形部，半球形部为熔融固化面，
当所述玻璃板在30～380℃的温度范围内的平均热膨胀系数为0×10-7/℃以上、且小于50×10-7/℃时，作为玻璃组成，以质量％计含有SiO2 55～75％、Al2O3 15～30％、Li2O 0.1～6％、Na2O+K2O 0～8％、MgO+CaO +SrO+BaO 0～10％；或者含有SiO2 55～75％、Al2O3 10～30％、Li2O +Na2O+K2O 0～0.3％、MgO+CaO+SrO+BaO5～20％，
当所述玻璃板在30～380℃的温度范围内的平均热膨胀系数为50×10-7/℃以上、且小于75×10-7/℃时，作为玻璃组成，以质量％计含有SiO255～70％、Al2O3 3～15％、B2O3 5～20％、MgO 0～5％、CaO 0～10％、SrO 0～5％、BaO 0～5％、ZnO 0～5％、Na2O 5～15％、K2O0～10％，
当所述玻璃板在30～380℃的温度范围内的平均热膨胀系数为75×10-7/℃以上、且85×10-7/℃以下时，作为玻璃组成，以质量％计含有SiO260～75％、Al2O3 5～15％、B2O3 5～20％、MgO 0～5％、CaO 0～10％、SrO 0～5％、BaO 0～5％、ZnO 0～5％、Na2O 7～16％、K2O0～8％，
当所述玻璃板在30～380℃的温度范围内的平均热膨胀系数超过85×10-7/℃、且为120×10-7/℃以下时，作为玻璃组成，以质量％计含有SiO2 55～70％、Al2O3 3～13％、B2O3 2～8％、MgO 0～5％、CaO 0～10％、SrO 0～5％、BaO 0～5％、ZnO 0～5％、Na2O 10～21％、K2O0～5％，
当所述玻璃板在30～380℃的温度范围内的平均热膨胀系数超过120×10-7/℃、且为165×10-7/℃以下时，作为玻璃组成，以质量％计含有SiO2 53～65％、Al2O3 3～13％、B2O30～5％、MgO 0.1～6％、CaO 0～10％、SrO 0～5％、BaO 0～5％、ZnO 0～5％、Na2O+K2O 20～40％、Na2O 12～21％、K2O 7～21％。
2.根据权利要求1所述的玻璃板，其特征在于，总体板厚偏差小于1.0μm。
3.根据权利要求1或2所述的玻璃板，其特征在于，熔融固化面通过激光照射而形成。
4.根据权利要求1或2所述的玻璃板，其特征在于，通过溢流下拉法成形而成。
5.根据权利要求1或2所述的玻璃板，其特征在于，杨氏模量为65GPa以上。
6.根据权利要求1或2所述的玻璃板，其特征在于，外形为晶圆形状。
7.根据权利要求1或2所述的玻璃板，其特征在于，在半导体封装体的制造工序中用于加工基板的支承。
8.一种层叠体，其特征在于，至少具备加工基板和用于支承加工基板的玻璃板，玻璃板为权利要求1～7中任一项所述的玻璃板。
9.一种玻璃板的制造方法，其特征在于，具有如下工序：
(1)将玻璃原板切断而得到玻璃板的工序、
(2)通过激光照射将玻璃板的端面的一部分或全部熔融后进行固化，在玻璃板的端面形成球状的膨出部的工序、和
(3)按照玻璃板的总体板厚偏差小于2.0μm、翘曲量为60μm以下的方式对玻璃板的两表面进行研磨，并且将膨出部中的从玻璃板的两表面鼓起的部分通过研磨除去的工序，
当所述玻璃板在30～380℃的温度范围内的平均热膨胀系数为0×10-7/℃以上、且小于50×10-7/℃时，作为玻璃组成，以质量％计含有SiO2 55～75％、Al2O3 15～30％、Li2O 0.1～6％、Na2O+K2O 0～8％、MgO+CaO+SrO+BaO 0～10％；或者含有SiO2 55～75％、Al2O3 10～30％、Li2O+Na2O+K2O 0～0.3％、MgO+CaO+SrO+BaO 5～20％，
当所述玻璃板在30～380℃的温度范围内的平均热膨胀系数为50×10-7/℃以上、且小于75×10-7/℃时，作为玻璃组成，以质量％计含有SiO255～70％、Al2O3 3～15％、B2O3 5～20％、MgO 0～5％、CaO 0～10％、SrO 0～5％、BaO 0～5％、ZnO 0～5％、Na2O 5～15％、K2O0～10％，
当所述玻璃板在30～380℃的温度范围内的平均热膨胀系数为75×10-7/℃以上、且85×10-7/℃以下时，作为玻璃组成，以质量％计含有SiO260～75％、Al2O3 5～15％、B2O3 5～20％、MgO 0～5％、CaO 0～10％、SrO 0～5％、BaO 0～5％、ZnO 0～5％、Na2O 7～16％、K2O0～8％，
当所述玻璃板在30～380℃的温度范围内的平均热膨胀系数超过85×10-7/℃、且为120×10-7/℃以下时，作为玻璃组成，以质量％计含有SiO2 55～70％、Al2O3 3～13％、B2O3 2～8％、MgO 0～5％、CaO 0～10％、SrO 0～5％、BaO 0～5％、ZnO 0～5％、Na2O 10～21％、K2O0～5％，
当所述玻璃板在30～380℃的温度范围内的平均热膨胀系数超过120×10-7/℃、且为165×10-7/℃以下时，作为玻璃组成，以质量％计含有SiO2 53～65％、Al2O3 3～13％、B2O30～5％、MgO 0.1～6％、CaO 0～10％、SrO 0～5％、BaO 0～5％、ZnO 0～5％、Na2O+K2O 20～40％、Na2O 12～21％、K2O 7～21％。
10.根据权利要求9所述的玻璃板的制造方法，其特征在于，通过溢流下拉法来成形玻璃原板。
CN201580068545.9A 2015-01-05 2015-12-21 玻璃板及其制造方法 Active CN107108318B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-000276 2015-01-05
JP2015000276A JP6631935B2 (ja) 2015-01-05 2015-01-05 ガラス板の製造方法
PCT/JP2015/085678 WO2016111158A1 (ja) 2015-01-05 2015-12-21 ガラス板及びその製造方法

Publications (2)

Publication Number Publication Date
CN107108318A CN107108318A (zh) 2017-08-29
CN107108318B true CN107108318B (zh) 2022-12-27

Family

ID=56355858

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580068545.9A Active CN107108318B (zh) 2015-01-05 2015-12-21 玻璃板及其制造方法

Country Status (6)

Country Link
US (1) US10737965B2 (zh)
JP (1) JP6631935B2 (zh)
KR (2) KR102509784B1 (zh)
CN (1) CN107108318B (zh)
TW (1) TWI682905B (zh)
WO (1) WO2016111158A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106573833A (zh) * 2014-09-25 2017-04-19 日本电气硝子株式会社 支承玻璃基板及使用其的层叠体
DE102019134818A1 (de) * 2019-02-16 2020-08-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Verfahren zum Erhöhen der Festigkeit eines Glassubstrates
CN114175156B (zh) 2019-07-31 2024-04-19 Hoya株式会社 圆环形状的玻璃板的制造方法、磁盘用玻璃基板的制造方法、磁盘的制造方法、圆环形状的玻璃板、磁盘用玻璃基板以及磁盘
WO2021033758A1 (ja) * 2019-08-20 2021-02-25 Hoya株式会社 ガラス板の製造方法、磁気ディスク用ガラス基板の製造方法、および磁気ディスクの製造方法
DE112022001325T5 (de) * 2021-04-06 2024-04-11 AGC Inc. Herstellungsverfahren für ein glassubstrat und glassubstrat

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101646524A (zh) * 2007-02-23 2010-02-10 康宁股份有限公司 热边缘精整
JP2012238894A (ja) * 2012-08-08 2012-12-06 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000344551A (ja) 1999-03-03 2000-12-12 Shin Meiwa Ind Co Ltd ガラス板の製造方法及びガラス板
JP3516233B2 (ja) * 2000-11-06 2004-04-05 日本板硝子株式会社 情報記録媒体用ガラス基板の製造方法
JP2003160348A (ja) * 2001-11-21 2003-06-03 Nippon Sheet Glass Co Ltd 情報記録媒体用ガラス基板及びその製造方法
US6919531B2 (en) * 2002-03-25 2005-07-19 Agilent Technologies, Inc. Methods for producing glass substrates for use in biopolymeric microarrays
JP4577258B2 (ja) * 2006-04-13 2010-11-10 旭硝子株式会社 ガラス板表面の傷部の修正法
JP5074042B2 (ja) * 2007-01-10 2012-11-14 Ｈｏｙａ株式会社 情報記録媒体基板用素材、情報記録媒体基板、情報記録媒体それぞれの製造方法
JP5256658B2 (ja) * 2007-07-31 2013-08-07 旭硝子株式会社 ガラス基板の面取り方法および装置、面取りされたガラス基板
JP4559523B2 (ja) * 2009-02-24 2010-10-06 株式会社オハラ 情報記録媒体用ガラス基板およびその製造方法
JP5582446B2 (ja) * 2009-07-10 2014-09-03 日本電気硝子株式会社 フィルム状ガラスの製造方法及び製造装置
JP5610422B2 (ja) * 2010-02-04 2014-10-22 富士通株式会社 半導体装置及び半導体装置の製造方法
JP5824998B2 (ja) 2011-09-15 2015-12-02 日本電気硝子株式会社 ガラス板切断方法およびガラス板切断装置
CN103608146B (zh) * 2011-09-15 2016-01-13 日本电气硝子株式会社 玻璃板切断方法
JP5831212B2 (ja) * 2011-12-26 2015-12-09 日本電気硝子株式会社 帯状ガラスの製造方法
JP5958823B2 (ja) * 2012-11-13 2016-08-02 日本電気硝子株式会社 ガラス板積層体及びその製造方法
JP6593669B2 (ja) * 2013-09-12 2019-10-23 日本電気硝子株式会社 支持ガラス基板及びこれを用いた搬送体
CN115636582A (zh) * 2014-04-07 2023-01-24 日本电气硝子株式会社 支承玻璃基板及使用其的层叠体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101646524A (zh) * 2007-02-23 2010-02-10 康宁股份有限公司 热边缘精整
JP2012238894A (ja) * 2012-08-08 2012-12-06 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP6631935B2 (ja) 2020-01-15
CN107108318A (zh) 2017-08-29
US10737965B2 (en) 2020-08-11
TWI682905B (zh) 2020-01-21
WO2016111158A1 (ja) 2016-07-14
JP2016124757A (ja) 2016-07-11
TW201625495A (zh) 2016-07-16
KR102509784B1 (ko) 2023-03-14
KR102430749B1 (ko) 2022-08-09
US20170297946A1 (en) 2017-10-19
KR20170103739A (ko) 2017-09-13
KR20220113546A (ko) 2022-08-12

Similar Documents

Publication Publication Date Title
JP6611079B2 (ja) ガラス板
JP6742593B2 (ja) 支持ガラス基板の製造方法及び積層体の製造方法
CN107108318B (zh) 玻璃板及其制造方法
CN107112203B (zh) 玻璃基板及使用其的层叠体
WO2016035674A1 (ja) 支持ガラス基板及びこれを用いた積層体
CN115636582A (zh) 支承玻璃基板及使用其的层叠体
WO2016047210A1 (ja) 支持ガラス基板及びこれを用いた積層体
KR102509782B1 (ko) 지지 유리 기판 및 이것을 사용한 적층체
WO2017104513A1 (ja) 支持ガラス基板の製造方法
JP2016117641A (ja) 支持ガラス基板及びこれを用いた積層体
JP2016169141A (ja) 支持ガラス基板及びこれを用いた積層体
JP6813813B2 (ja) ガラス板
JP2022161964A (ja) 支持ガラス基板の製造方法
WO2016098499A1 (ja) 支持ガラス基板及びこれを用いた積層体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant