CN107104042B - 一种图形化纳米介质层的制备方法及装置 - Google Patents

一种图形化纳米介质层的制备方法及装置 Download PDF

Info

Publication number
CN107104042B
CN107104042B CN201710253410.0A CN201710253410A CN107104042B CN 107104042 B CN107104042 B CN 107104042B CN 201710253410 A CN201710253410 A CN 201710253410A CN 107104042 B CN107104042 B CN 107104042B
Authority
CN
China
Prior art keywords
dielectric layer
nanometer dielectric
exposure mask
layer
nanometer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710253410.0A
Other languages
English (en)
Other versions
CN107104042A (zh
Inventor
金梅花
***
贺涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Nanosccience and Technology China
Original Assignee
National Center for Nanosccience and Technology China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Nanosccience and Technology China filed Critical National Center for Nanosccience and Technology China
Priority to CN201710253410.0A priority Critical patent/CN107104042B/zh
Publication of CN107104042A publication Critical patent/CN107104042A/zh
Application granted granted Critical
Publication of CN107104042B publication Critical patent/CN107104042B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种图形化纳米介质层的制备方法及装置，包括：对于图形化介质层掩膜，在预设条件下对纳米介质层进行反应离子刻蚀处理；其中，所述预设条件为使位于所述纳米介质层下的金属导电层不受刻蚀的条件。通过控制预设条件，使反应离子刻蚀机仅对不受图形化介质层掩膜保护的纳米介质层进行刻蚀，同时使金属导电层不受刻蚀，使刻蚀处理更具有针对性。通过负性光刻胶图形化介质层掩膜可进行选择性刻蚀，更容易获得可控的图形化纳米介质层。

Description

一种图形化纳米介质层的制备方法及装置
技术领域
本发明涉及微电子与固体电子学、纳米科学技术领域，更具体地，涉及一种图形化纳米介质层的制备方法及装置。
背景技术
作为PN结二极管的一种特殊形式，隧穿二极管(Tunneling Diodes，简称为TD)是利用量子效应构成的一种新型高速纳米器件，具有高频整流特性。常用的隧穿二极管有共振隧穿二极管(Resonant Tunneling Diodes，简称为RTD)和金属-绝缘层-金属隧穿二极管(Metal-Insulator-Metal Tunneling Diodes，简称为MIM-TD)等。其中，MIM-TD因结构简单、中间的绝缘介质层非常薄而受到广泛关注。在隧穿效应的作用下，电子可以轻松地从一层导电材料移动到另一层导电材料，该隧穿时间短到飞秒量级，这使得MIM-TD成为高频整流的最佳选择。同时绝缘介质层的图形化结构特性会影响隧穿二极管中的电子输运性质，甚至有些图形化的结构会激发较强的表面等离子激元(Surface Plasmon Polariton，SPP)波，有研究表明SPP波可以影响电子的产生和输运。因此，图形化纳米介质层的制备工艺是决定MIM-TD器件性能的重要因素。
目前，在MIM-TD器件制作工艺中，为了获得图形化的介质层，通常采用紫外光学曝光和真空沉积方法联用，例如采用正性光刻胶曝光制备图形化的凹陷结构，然后利用磁控溅射或原子层沉积等方法填充凹陷区域，形成图形化介质层。然而在上述工艺中，正性光刻胶的残留物会影响介质层界面的质量，产生的界面缺陷不利于得到性能优异的MIM-TD器件。因此，人们发展了负性光刻胶保护需要保留的区域，利用反应离子刻蚀(Reactive IonEtching，简称为RIE)等方法去除冗余的介质层。但是，纳米量级厚度的介质层精确刻蚀工艺难度大，如何在刻蚀过程中严格控制气体流量、工作电压和功率等工艺参数，在不损坏金属导电层的情况下，选择性地刻蚀纳米介质层和衬底，优化制备图形化介质层的工艺还有待于解决。
发明内容
为克服上述问题或者至少部分地解决上述问题，本发明提供了一种图形化纳米介质层的制备方法及装置。
一方面，本发明提供了一种图形化纳米介质层的制备方法，包括：对于图形化介质层掩膜，在预设条件下对纳米介质层进行反应离子刻蚀处理；其中，所述预设条件为使位于所述纳米介质层下的金属导电层不受刻蚀的条件。
优选的，所述在预设条件下对纳米介质层进行反应离子刻蚀处理，具体包括：采用氩气和四氟化碳气体对所述纳米介质层进行刻蚀处理；其中，所述预设条件包括：在气压为1～5×10-6Pa时，通入氩气的流量为10～50sccm，通入四氟化碳气体的流量为1～10sccm；反应离子刻蚀处理时的工作气压为5～13Pa，射频电源的功率为10～50W，刻蚀时间为1～5min。
优选的，所述预设条件具体为：在气压条件为3×10-6Pa时，通入氩气的流量为30sccm，通入四氟化碳气体的流量为8sccm；反应离子刻蚀处理时的工作气压为8Pa，射频电源的功率为40W，刻蚀时间为2min。
优选的，在所述在预设条件下对纳米介质层进行反应离子刻蚀处理之前，还包括在纳米介质层上制备图形化介质层掩膜，具体为：在所述纳米介质层上旋涂负性光刻胶，并对所述负性光刻胶进行前烘处理；对前烘处理后的所述负性光刻胶进行紫外曝光处理，得到图形化负性光刻胶掩膜并对其进行后烘处理；对后烘处理后的所述图形化负性光刻胶掩膜进行显影处理，并利用去离子水进行冲洗，得到所述图形化介质层掩膜。
优选的，所述在所述纳米介质层上旋涂负性光刻胶，并对所述负性光刻胶进行前烘处理，具体包括：利用旋转速度为2000～6000rpm的旋涂机在所述纳米介质层上旋涂负性光刻胶，旋转时间为1～5min；在所述纳米介质层上旋涂负性光刻胶后，对所述负性光刻胶进行温度为100～150℃、持续时间为1～5min的前烘处理。
优选的，所述对前烘处理后的所述负性光刻胶进行紫外曝光处理，得到图形化负性光刻胶掩膜并对其进行后烘处理，具体包括：利用紫外曝光机对所述负性光刻胶进行紫外曝光，持续时间为30～120s；得到图形化负性光刻胶掩膜后进行温度为100～150℃、持续时间为1～5min的后烘处理。
优选的，在预设条件下对纳米介质层进行反应离子刻蚀处理之后，还包括剥离所述图形化介质层掩膜，具体为：将带有所述图形化介质层掩膜的所述纳米介质层浸泡于丙酮溶液中，在室温下浸泡10～30min；利用超声波清洗机清洗浸泡后的所述带有所述图形化介质层掩膜的所述纳米介质层，设置超声波的功率为所述超声波清洗机最大功率的30～60％，超声波清洗时间为1～5min；利用去离子水进行冲洗。
优选的，所述纳米介质层的材料包括：金属氧化物材料、过度金属氧化物材料、电介质材料、化合物半导体材料、单质材料或有机物材料等。
另一方面，本发明提供了一种图形化纳米介质层的制备装置，包括：刻蚀处理模块。
其中，刻蚀处理模块用于对于图形化介质层掩膜，在预设条件下对纳米介质层进行反应离子刻蚀处理；其中，所述预设条件为使位于所述纳米介质层下的金属导电层不受刻蚀的条件。
优选的，所述刻蚀处理模块具体用于：采用氩气和四氟化碳气体对所述纳米介质层进行反应离子刻蚀处理；其中，所述预设条件包括：在气压为1～5×10-6Pa的条件下，通入氩气的流量为10～50sccm，通入四氟化碳气体的流量为1～10sccm，刻蚀处理时的工作气压为5～13Pa，射频电源的功率为10～50W，刻蚀时间为1～5min。
优选的，图形化纳米介质层的制备装置还包括：掩膜制备模块和掩膜剥离模块。
其中，所述掩膜制备模块，用于在纳米介质层上制备图形化介质层掩膜；所述掩膜剥离模块，用于剥离所述纳米介质层上的所述图形化介质层掩膜。
本发明提供的一种图形化纳米介质层的制备方法及装置，通过控制反应离子刻蚀机的工作条件，使反应离子刻蚀机仅对不受图形化介质层掩膜保护的纳米介质层进行刻蚀，同时使金属导电层不受刻蚀，使刻蚀处理更具有针对性。通过负性光刻胶图形化介质层掩膜可进行选择性刻蚀，更容易获得可控的图形化纳米介质层。
附图说明
图1为本发明实施例1提供的图形化纳米介质层的制备方法流程图；
图2为图1中制备图形化介质层掩膜的方法流程图；
图3a为图2中旋涂负性光刻胶后的结构左视图；
图3b为图2中得到图形化介质层掩膜后的结构左视图；
图3c为图1中进行刻蚀处理后的结构左视图；
图4a为本发明实施例2提供的图形化纳米介质层的制备方法中旋涂负性光刻胶后的结构左视图；
图4b为图4a中负性光刻胶膜变为图形化介质层掩膜后的结构左视图；
图4c为图4b中金属导电层进行刻蚀处理后的结构左视图；
图4d为图4c中剥离图形化介质层掩膜后的结构左视图；
图5为图4a的结构俯视图；
图6为图4b的结构俯视图；
图7为本发明实施例2中紫外曝光显影后的结构在光学显微镜下的明场图；
图8为本发明实施例2中剥离图形化介质层掩膜后的结构在光学显微镜下的暗场图；
图9为本发明实施例3提供的图形化纳米介质层的制备装置结构图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
本发明实施例1，如图1所示，提供了一种图形化纳米介质层的制备方法，包括：S11，在纳米介质层上制备图形化介质层掩膜；纳米介质层位于衬底的金属导电层上；S12，根据图形化介质层掩膜，在预设条件下对纳米介质层进行反应离子刻蚀处理；S13，剥离图形化介质层掩膜。
具体的，衬底材料可以包括：硅、二氧化硅、氮化硅、碳化硅、砷化镓、氮化镓或氧化锌等材料。在衬底上设置有金属导电层，在金属导电层上设置有纳米介质层。其中，纳米介质层的材料具体可包括：钛氧化物、铝氧化物、镍氧化物或铪氧化物等金属氧化物材料，硅氧化物，过度金属氧化物材料，碳化硅、铌酸锂、钽酸锂或锆钛酸铅等电介质材料，锑化铟、氮化镓或氮化铌等化合物半导体材料，石墨烯、硅、锗、铌、钼或铜等单质材料，以及光刻胶、聚甲基丙烯酸甲酯或聚酰亚胺等有机物材料，或其他材料等。
本实施例以衬底为硅晶片，金属导电层为金(化学元素符号为Au)导电层，在硅晶片上设置有二氧化钛(化学式为TiO2)纳米介质层为例，利用反应离子刻蚀(Reactive IonEtching，简称为RIE)技术，对钛氧化物介质层进行选择性刻蚀，制备图形化纳米介质层。下面将详细介绍方法的具体操作步骤和流程。
S11，在纳米介质层上制备图形化介质层掩膜。
具体的，如图2、图3a和图3b所示，制备图形化介质层掩膜的方法还包括如下步骤：S111，在纳米介质层上旋涂负性光刻胶，并对负性光刻胶进行前烘处理；S112，对负性光刻胶进行紫外曝光处理，得到图形化负性光刻胶掩膜并对其进行后烘处理；S113，对图形化负性光刻胶掩膜进行显影处理，并利用去离子水进行冲洗，得到图形化介质层掩膜。
其中，旋涂是旋转涂抹法的简称，利用的设备主要有旋涂机，通过控制匀胶的时间、转速、滴液量以及所用负性光刻胶的浓度和粘度来控制在纳米介质层上成膜的厚度。
旋涂机可以以2000～6000rpm的旋转速度在纳米介质层上旋涂负性光刻胶，旋转时间为1～5min。本实施例中，首先以3000rpm的旋转速度空转带有Au导电层M和TiO2纳米介质层22的硅晶片21，使硅晶片21上的有机溶剂挥发干净。
然后再以3000rpm的转动速度在TiO2纳米介质层22上旋涂负性光刻胶，旋涂机的旋转时间为1min。旋涂负性光刻胶后将衬底放置在150℃的热台上进行前烘处理，持续时间为5min，得到负性光刻胶膜23。本实施例中负性光刻胶选择SUN-9i。除此之外，负性光刻胶还可选择NR71或NR71G系列光学负胶、ma-N1400系列光学负胶或AZ5214E光学负胶等。
将前烘处理后的负性光刻胶膜23紫外曝光60s，在TiO2纳米介质层22上通过图形模板曝光出10um×10um的正方形图形，形成图形化掩膜。为了使图形化掩膜硬化，提高负性光刻胶在后续工序中的掩蔽性，再将其放置在150℃的热台上进行后烘处理，持续时间为5min。在此，图形模板不限于正方形，还可以是圆形、方形、椭圆形或其他任意图形，可根据需要选取不同形状的图形模板，以后面的刻蚀处理具有选择性。
为了溶解掉未曝光区的负性光刻胶膜23，对负性光刻胶膜23进行显影处理，利用显影液SUN-238D对图形化掩膜显影2min，再用去离子水对残余的负性光刻胶冲洗2min，利用氮气轻轻吹干，即获得图形化介质层掩膜24。在此，显影液还可使用PD3、RD6、ma-D332、ma-D332S或AZ 351B等。
S12，根据图形化介质层掩膜24，在预设条件下对TiO2纳米介质层22进行反应离子刻蚀处理，得到图形化TiO2纳米介质层25。
具体的，如图3c所示，利用反应离子刻蚀机，对S11制备得到的带有图形化介质层掩膜24、Au导电层M和TiO2纳米介质层22的硅晶片21，进行反应离子刻蚀处理。控制并设置反应离子刻蚀机在真空气压3×10-6Pa的条件下通入氩气(化学元素符号为Ar)和四氟化碳气体(化学元素符号为CF4)，Ar流量为30sccm，CF4流量为8sccm，工作气压为8Pa，射频电源的功率为40W，刻蚀时间为2min。通过控制并设置上述参数，即满足预设条件，使Au导电层M不受刻蚀，得到图形化TiO2纳米介质层25。其中，进行反应离子刻蚀处理的气体不限于Ar和CF4的组合，还可以是氧气、三氟甲烷气体或六氟化硫气体等。
利用光谱椭偏仪测量反应离子刻蚀机对各材料的刻蚀速率，详见下表。在Ar流量为30sccm、CF4流量为8sccm、工作气压为8Pa和射频电源的功率为40W的条件下，图形化介质层掩膜的厚度为2um，可保护掩盖的Au导电层区域不被刻蚀。该条件对暴露出的氧化物刻蚀速率约为9.5nm/min。
S13，剥离图形化介质层掩膜。
将带有图形化介质层掩膜24、Au导电层M和图形化TiO2纳米介质层25的硅晶片21浸泡在室温下的丙酮溶液中30min，在超声波清洗机最大功率的40％的功率下进行超声清洗1min，再用去离子水洗净，并用氮气吹干。此时，在硅晶片21和Au导电层M上，仅剩余图形化TiO2纳米介质层25。在此，除利用丙酮溶液剥离图形化介质层掩膜，还可采用PR3、PR4，mr-Rem 660或AZ 100等。
本实施例中，通过控制反应离子刻蚀机的工作条件，使反应离子刻蚀机仅对不受图形化介质层掩膜保护的纳米介质层进行刻蚀，同时使金属导电层不受刻蚀，使刻蚀处理更具有针对性。通过负性光刻胶图形化介质层掩膜可进行选择性刻蚀，更容易获得可控的图形化纳米介质层。
本发明的实施例2，如图4-图8所示，与实施例1的区别仅在于，采用2um二氧化硅层的硅晶片为衬底21，采用两个Au导电层M1，形状如图5和图6所示。在硅晶片21和Au导电层M1上均旋涂有负性光刻胶膜23，对其进行显影处理，获得图形化介质层掩膜24。根据图形化介质层掩膜24，利用反应离子对TiO2纳米介质层22进行刻蚀处理，得到图形化TiO2纳米介质层25。
在刻蚀过程中，刻蚀掉不受图形化介质层掩膜保护的介质层部分。同时为了保证将衬底21上冗余的TiO2纳米介质层全部刻蚀掉，可微量刻蚀衬底21。
本发明的实施例3，如图9所示，提供了一种图形化纳米介质层的制备装置，包括：掩膜制备模块101、刻蚀处理模块102和掩膜剥离模块103。
其中，掩膜制备模块101用于在纳米介质层上制备图形化介质层掩膜；纳米介质层位于衬底的金属导电层上。刻蚀处理模块102用于根据图形化介质层掩膜，在预设条件下对所述纳米介质层进行刻蚀处理。掩膜剥离模块103用于剥离图形化介质层掩膜。
在上述实施例的基础上，掩膜制备模块101具体用于在衬底上旋涂负性光刻胶，并对所述负性光刻胶进行前烘处理；对前烘处理后的负性光刻胶进行紫外曝光处理，得到图形化负性光刻胶掩膜并对其进行后烘处理；对后烘处理后的图形化负性光刻胶掩膜进行显影处理，并利用去离子水进行冲洗，得到图形化介质层掩膜。
在上述实施例的基础上，刻蚀处理模块102具体用于采用氩气和四氟化碳气体对所述纳米介质层进行刻蚀处理；预设条件包括：在气压为1～5×10-6Pa的条件下，通入氩气的流量为10～50sccm，通入四氟化碳气体的流量为1～10sccm，刻蚀处理时的工作气压为5～13Pa，射频电源的功率为10～50W，刻蚀时间为1～5min。
具体的，本实施例的操作方法、流程及控制条件和达到的技术效果与上述方法类实施例相同，在此不再赘述。
本发明提供了一种基于RIE图形化纳米介质层的制备方法及装置，适用于微机电***、太阳能光伏、发光二极管、封装、微流道和生物芯片以及光电子器件等技术中。利用紫外曝光技术，在纳米介质层薄膜上获得一个圆形、方形、椭圆形等任意图形化介质层掩膜保护区。调节RIE的气体种类、流量、工作气压、功率、时间等刻蚀参数，对掩膜保护区以外暴露的纳米介质层进行刻蚀，但金属导电层不受刻蚀，从而进行选择性刻蚀。具体工艺条件为：通入氩气流量10～50sccm，通入四氟化碳气体流量1～10sccm，工作气压5～13Pa，功率10～50W，刻蚀时间1～5min。在丙酮试剂中经过浸泡、超声，完成图形化介质层掩膜剥离。结果表明，基于RIE的纳米介质层制备方法，可成功制备图形化纳米介质层。本发明还可以在不损坏金属导电层、微量刻蚀硅晶片的情况下，实现对纳米介质层的选择性刻蚀，同时可与现有曝光及镀膜技术联用，有望广泛应用于纳米器件制备及其机理研究。
最后，本发明的方法仅为较佳的实施方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种图形化纳米介质层的制备方法，其特征在于，包括：
对于图形化介质层掩膜，在预设条件下对纳米介质层进行反应离子刻蚀处理；
其中，所述预设条件为使位于所述纳米介质层下的金属导电层不受刻蚀的条件；
所述在预设条件下对纳米介质层进行反应离子刻蚀处理，具体包括：
采用氩气和四氟化碳气体对所述纳米介质层进行反应离子刻蚀处理；
其中，所述预设条件包括：在气压为1～5×10-6Pa时，通入氩气的流量为10～50sccm，通入四氟化碳气体的流量为1～10sccm；反应离子刻蚀处理时的工作气压为5～13Pa，射频电源的功率为10～50W，刻蚀时间为1～5min。
2.根据权利要求1所述的制备方法，其特征在于，所述预设条件具体为：
在气压为3×10-6Pa时，通入氩气的流量为30sccm，通入四氟化碳气体的流量为8sccm；反应离子刻蚀处理时的工作气压为8Pa，射频电源的功率为40W，刻蚀时间为2min。
3.根据权利要求1或2所述的制备方法，其特征在于，在所述在预设条件下对纳米介质层进行反应离子刻蚀处理之前，还包括在纳米介质层上制备图形化介质层掩膜，具体为：
在所述纳米介质层上旋涂负性光刻胶，并对所述负性光刻胶进行前烘处理；
对前烘处理后的所述负性光刻胶进行紫外曝光处理，得到图形化负性光刻胶掩膜并对其进行后烘处理；
对后烘处理后的所述图形化负性光刻胶掩膜进行显影处理，并利用去离子水进行冲洗，得到所述图形化介质层掩膜。
4.根据权利要求3所述的制备方法，其特征在于，所述在所述纳米介质层上旋涂负性光刻胶，并对所述负性光刻胶进行前烘处理，具体包括：
利用旋转速度为2000～6000rpm的旋涂机在所述纳米介质层上旋涂负性光刻胶，旋转时间为1～5min；
在所述纳米介质层上旋涂负性光刻胶后，对所述负性光刻胶进行温度为100～150℃、持续时间为1～5min的前烘处理。
5.根据权利要求3所述的制备方法，其特征在于，所述对前烘处理后的所述负性光刻胶进行紫外曝光处理，得到图形化负性光刻胶掩膜并对其进行后烘处理，具体包括：
利用紫外曝光机对所述负性光刻胶进行紫外曝光，持续时间为30～120s；
得到图形化负性光刻胶掩膜后进行温度为100～150℃、持续时间为1～5min的后烘处理。
6.根据权利要求1或2所述的制备方法，其特征在于，在预设条件下对纳米介质层进行反应离子刻蚀处理之后，还包括剥离所述图形化介质层掩膜，具体为：
将带有所述图形化介质层掩膜的所述纳米介质层浸泡于丙酮溶液中，在室温下浸泡10～30min；
利用超声波清洗机清洗浸泡后的所述带有所述图形化介质层掩膜的所述纳米介质层，设置超声波的功率为所述超声波清洗机最大功率的30～60％，超声波清洗时间为1～5min；
利用去离子水进行冲洗。
7.根据权利要求1或2所述的制备方法，其特征在于，所述纳米介质层的材料包括：金属氧化物材料、过度金属氧化物材料、电介质材料、化合物半导体材料、单质材料或有机物材料。
8.一种图形化纳米介质层的制备装置，其特征在于，包括：
刻蚀处理模块，用于对于图形化介质层掩膜，在预设条件下对纳米介质层进行反应离子刻蚀处理；其中，所述预设条件为使位于所述纳米介质层下的金属导电层不受刻蚀的条件；
所述刻蚀处理模块具体用于：
采用氩气和四氟化碳气体对所述纳米介质层进行反应离子刻蚀处理；
其中，所述预设条件包括：在气压为1～5×10-6Pa时，通入氩气的流量为10～50sccm，通入四氟化碳气体的流量为1～10sccm；反应离子刻蚀处理时的工作气压为5～13Pa，射频电源的功率为10～50W，刻蚀时间为1～5min。
CN201710253410.0A 2017-04-18 2017-04-18 一种图形化纳米介质层的制备方法及装置 Active CN107104042B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710253410.0A CN107104042B (zh) 2017-04-18 2017-04-18 一种图形化纳米介质层的制备方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710253410.0A CN107104042B (zh) 2017-04-18 2017-04-18 一种图形化纳米介质层的制备方法及装置

Publications (2)

Publication Number Publication Date
CN107104042A CN107104042A (zh) 2017-08-29
CN107104042B true CN107104042B (zh) 2019-08-13

Family

ID=59656771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710253410.0A Active CN107104042B (zh) 2017-04-18 2017-04-18 一种图形化纳米介质层的制备方法及装置

Country Status (1)

Country Link
CN (1) CN107104042B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113460954B (zh) * 2021-05-24 2024-03-12 北京量子信息科学研究院 含钽膜的微纳米结构元件及其制备方法
CN114420600A (zh) * 2021-12-31 2022-04-29 至微半导体(上海)有限公司 一种适用于高温化学品蚀刻运用的喷淋***

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101459125A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 连接孔的形成方法
CN101645408A (zh) * 2008-08-04 2010-02-10 中芯国际集成电路制造(北京)有限公司 焊盘及其形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070176538A1 (en) * 2006-02-02 2007-08-02 Eastman Kodak Company Continuous conductor for OLED electrical drive circuitry
JP6041607B2 (ja) * 2012-09-28 2016-12-14 キヤノン株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101459125A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 连接孔的形成方法
CN101645408A (zh) * 2008-08-04 2010-02-10 中芯国际集成电路制造(北京)有限公司 焊盘及其形成方法

Also Published As

Publication number Publication date
CN107104042A (zh) 2017-08-29

Similar Documents

Publication Publication Date Title
CN105789042A (zh) 一种硅微米线阵列的制备工艺
CN107104042B (zh) 一种图形化纳米介质层的制备方法及装置
JP2010541194A (ja) 垂直配列ワイヤアレイ成長用ウェハの再利用方法
CN102556949A (zh) 一种尺寸可控的硅微/纳米线阵列的制备方法
CN103809376A (zh) 一种无机相变光刻胶和基于无机相变光刻胶的光刻工艺
CN105006482B (zh) 一种石墨烯场效应晶体管的制备方法
CN110165023A (zh) 一种石墨烯硅复合光电探测器的制备方法
CN104459855A (zh) 金属光栅的制备方法
CN104743507B (zh) 一种在微器件表面区域性生长氧化锌纳米线阵列的方法
CN104882378B (zh) 一种基于氧等离子体工艺的纳米介质层制备方法
KR101554563B1 (ko) 미세구리배선의 제조 방법 및 이를 이용한 트랜지스터제조방법
CN104766724A (zh) 一种基于四氧化三钴纳米结构的微型电容器微制作工艺
CN104261345B (zh) 干法刻蚀微电机***牺牲层的方法
JPH06196472A (ja) ウェットエッチング方法及びウェット洗浄方法
US20220350249A1 (en) Micro and nano structuring of a diamond substrate
CN112010259B (zh) 一种用于转移器官芯片中多孔pdms薄膜的方法
CN104627957B (zh) 一种热解碳微结构电极的制作工艺及其电性能表征方法
CN108288580B (zh) 基于一维光子晶体耦合微腔的光学生物传感器制备方法
CN106653952B (zh) 一种硅的中红外抗反射微结构的制备方法
CN111681964A (zh) 一种基于二维材料的器件的制备方法
JP2020155612A (ja) 基板処理方法、半導体製造方法、および、基板処理装置
CN104900485B (zh) 一种基于热氧化工艺的纳米介质层制备方法
CN108257865A (zh) 低密度分立硅锥的无掩膜制备方法和所制备的分立硅锥
KR102453534B1 (ko) 미세 패턴의 제조 방법 및 이에 의해 제조된 미세 패턴
CN116514052A (zh) 一种金属微纳结构的制备及转印方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant