CN107102679A

CN107102679A - 一种集成欠压锁定功能的功耗可调低压差线性稳压器

Info

Publication number: CN107102679A
Application number: CN201710416741.1A
Authority: CN
Inventors: 朱宇璋; 李威
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2017-06-06
Filing date: 2017-06-06
Publication date: 2017-08-29

Abstract

本发明提出一种将常见电源管理芯片中必不可少的低压差线性稳压器LDO(Low Dropout Linear Regulator)模块以及欠压锁定模块集成到同一模块的设计方法，并对LDO做了功耗上的优化，使新的集成模块电路面积小，功耗低。LDO模块可以为芯片中的模拟或数字部分提供稳定可靠的电源，有效的防止模拟与数字信号之间的相互干扰。欠压锁定模块可以在电源电压下降供电不足时控制后级电路关闭，保证电路的稳定工作。本发明中的欠压锁定模块引入了迟滞，从而防止在Vin处于临界状态时欠压锁定模块反复开启关断使电路进入不稳定状态。本发明将LDO与欠压锁定进行集成设计并对LDO在电源芯片进入睡眠状态时的功耗进行了优化，达到二者工作效果，且占用芯片面积更小，功耗低。

Description

一种集成欠压锁定功能的功耗可调低压差线性稳压器

技术领域

本发明涉及模拟集成电路技术领域，具体是涉及一种集成欠压锁定功能的功耗可调线性稳压器。

背景技术

近年来，随着便携式电子设备的普及，对电源管理芯片的需求量也越来越高。电源管理芯片中，为了保证***供电的稳定性与可靠性，需要使用低压差线性稳压器LDO(LowDropout Linear Regulator)产生新的电源信号为后级电路进行供电；同时也是出于电路工作稳定性的考虑，当电源电压低于我们要求的阈值时，需要一个使能控制信号将后级电路进行关断，使得电路不会进入逻辑混乱的不稳定状态。可以说这两个模块在现代电源管理芯片中必不可少。

传统的电源管理芯片中，LDO与欠压锁定往往是作为两个模块分别单独设计，且往往没有考虑对功耗进行优化，如图2所示，传统LDO无法控制当电路处于睡眠状态时尾电流的大小，对能量造成了一定的浪费。当然，这种设计方式可以完成设定功能，但是却存在着以下几点问题：

首先芯片占用面积较大。模块分开进行设计虽然设计起来较为简单，但是，芯片面积占用较大是必然的，而在现如今芯片微型化的今天，设计过程中尽量减小电路的占用面积是很有必要的。另一方面是没有对功耗进行优化控制。常见的电源管理芯片在轻载模式时，电路会间歇性的进入睡眠状态，此时，芯片中会有大量的模块暂停工作，部分模块仍继续工作，因此LDO在电路进入睡眠状态时不能关断，仍要为部分后级电路供电，但是此时，后级电路对前级电源带载能力的要求会大幅降低，但如图2所示的传统LDO无法控制当电路处于睡眠状态时尾电流的大小，会浪费很大部分的能量，增大功耗。

发明内容

本发明要解决的技术问题是提供一种集成欠压锁定功能的功耗可调线性稳压器，通过将欠压锁定模块与一个功耗可调的LDO进行集成设计，能够达到减小电路面积，降低电路功耗的目的。

一种集成欠压锁定功能的功耗可调线性稳压器，其特征在于包括以下模块：功耗可调LDO以及欠压锁定产生电路。其中功耗可调LDO包括：误差放大器，电阻分压反馈网络以及功耗控制的控制模块。基准电压输入误差放大器，运用负反馈的原理产生不随输入电源及负载变化的稳定的输出电压。当电源管理芯片处于睡眠状态时，功耗控制模块启动，降低LDO功耗。带有迟滞的欠压锁定电路包括：简易的比较电路以及迟滞产生电路。比较电路用产生欠压锁定控制信号，迟滞产生电路用于产生迟滞，防止在Vin处于临界状态时欠压锁定模块反复开启关断使电路进入不稳定状态

所述功耗可调LDO电路包括，七个NMOS管，两个PMOS管，一个NPN管：

PMOS管M1、M2，M1、M2栅极相连，源极接Vin；M1栅漏短接。NMOS管M3栅接Vref，漏端接M1漏极，源极接NMOS管M4源极；M4栅极接分压网络NMOS管M11的源极与M12的漏极；M11、M12分别栅漏短接，M11源极接M12漏极。NMOS管M5漏极接M3源极，栅极接睡眠控制信号CTRL，源极接M6漏极。NMOS管M6、M7栅极相接，源极都分别接地，M7漏极与M4源极相连。NPN管Q2管基极接M2漏极，集电极接Vin，发射极接M11漏极，此处输出VDD。

所述带有迟滞的欠压锁定电路包括，一个PNP管，六个NMOS管，一个PMOS管，两个反相器，一个与非门：

PNP管Q1，其发射极接Q2管基极，即Vb电位处，基极接M1管漏极，即Va电位处，集电极接NMOS管M8漏极，NMOS管M10的漏极及反相器I1的输入端，即Vc电位处。M8栅极接反相器I1的输出端与与非门I3的输入端，即Vd电位处，源极接M9的漏极，与NMOS管M9、M10共同构成迟滞区间引入电路。M9、M10源极分别接地，栅极相接，与M6、M7共同使用BIAS电压进行偏置。PMOS管M13，其源极接输入电压Vin，栅极接偏置电压BIAS1，漏极接M14漏极与反相器I2的输入端，即Ve电位处。NMOS管M14栅极接Q2发射极，即VDD电位处，源极接地。与非门I3输入级分别接反相器I2的输出与反相器I1的输出，输出级产生UVLO控制信号。

本发明的创造性在于将常见电源管理芯片中必不可少的LDO模块以及欠压锁定模块进行集成设计，减小了电路所占面积；优化了对LDO功耗的设计，使得当芯片处于睡眠状态时，通过降低尾电流的大小，减小LDO功耗。

附图说明

图1为一种集成欠压锁定功能的功耗可调低压差线性稳压器整体电路图；

图2为传统的LDO中误差放大器尾电流源设计方法。

具体实施方式

为进一步阐明本发明的上述特征和优点，下面结合附图对本发明的具体实施方式做具体说明。

图1为一种集成欠压锁定功能的功耗可调低压差线性稳压器具体电路图，其包含：功耗可调的低压差线性稳压器电路以及带有迟滞功能的欠压锁定电路。下面将详细介绍这两块的电路的具体工作原理。

对于功耗可调的低压差线性稳压器电路，电路中包括作为电流镜负载的M1、M2，其(W/L)₁/(W/L)₂＝1；作为误差放大器两个输入端的M3、M4；作为调整睡眠时功耗的M5；作为尾电流源的M6、M7，其(W/L)₆/(W/L)₇设置的较大，这里我们设置为50；作为调整管的Q2；以及连接为二极管形式并构成电阻分压网络的M11、M12。

基准电路产生的基准电压Vref接在M3的栅极作为LDO中误差放大器的一个输入信号。CTRL睡眠控制信号，接在M5的栅极，当芯片正常工作时，CTRL信号为高电位，M5导通，当芯片进入睡眠状态时，CTRL信号接低电位，M5关断。Bias为偏置电压，接在M6、M7、M9、M10的栅极，产生偏置电流。

当***处于正常工作状态时，CTRL信号为高电位，M5导通，电路采样电阻分压网络中M12管的栅极电压并将其连接至误差放大器反相输入端即M4的栅极，实现反馈控制从而得到稳定的VDD输出。

当***处于睡眠状态时，***之中大部分电路关断，余下的部分电路虽仍需供电但对电源的瞬态性能要求降低，且不再需要电源提供很大的驱动电流，此时，CTRL信号接低电位，关断M5，流过误差放大器的的电流仅来自M7，由于(W/L)₆/(W/L)₇设置的较大，所以可以在产生稳定的输出电压的同时实现低静态电流，从而降低LDO在芯片进入睡眠状态时的功耗。

对于带有迟滞功能的欠压锁定电路，电路中包括起到比较Va，Vb电压大小作用的Q1；产生迟滞的M8、M9、M10；起到给Ve充放电作用的M13、M14；以及反相器I1、I2，与非门I3。

电路中Va处的电压值为：

V_a＝V_in-V_{GS M1} (1)

Vb处的电压值为：

V_b＝V_DD+V_{BE Q2} (2)

当V_b-V_a<V_{BE Q1}时，Q1关断，Vc点为低电位，Vd点为高电位。由于V_DD为稳定的电压值，M14导通，抽取Ve处的电流使其变为低电位，经反向后成为与非门I3的一路输入。所以此时与非门I3的两个输入端均为高电位，输出欠压锁定控制信号UVLO为低电位，使得电路正常工作不进入欠压锁定状态。

V_in开始逐渐减小时，由公式(1)可知V_a逐渐减小，而由于V_DD是一个稳定不变的电压值，由公式(2)可知V_b几乎不变。当V_in减小至使V_b-V_a>V_{BE Q1}时，Q1管导通，通过Q1对Vc点进行充电，Vc变为高电位，Vd为低电位。由前述分析知，Ve为低电位，故与非门I3的输入一个为高电位一个为低电位，输出欠压锁定控制信号UVLO为高电位，使得电路进入欠压锁定状态。

若仅仅采用单门限翻转的形式控制UVLO信号的产生逻辑，那么当Vin在翻转阈值处波动时，V_b-V_a在V_{BE Q1}附近波动，电路会进入反复开启关断的不稳定状态，故需要引入迟滞区间。

迟滞区间通过M8、M9、M10三个管子引入。

当Vd为高电平时，M8导通，M9、M10同时抽取Vc处的电流；当Vin逐渐降低使得欠压锁定功能开启，Vd为低电平时，M8关断，仅靠M10抽取Vc处的电流，即对Vc的下拉能力减弱。因此Vin需要增大到更高的值才能使Vd的电位再次翻转，电路解除欠压锁定状态。从而引入迟滞区间。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims

1.一种集成欠压锁定功能的功耗可调线性稳压器，其特征在于，将低压差线性稳压器与欠压锁定电路进行集成化设计，并对低压差线性稳压器进行功耗上的优化，包括：功耗可调的线性稳压器电路和具有迟滞的欠压锁定电路。

2.根据权利要求1所述的一种集成欠压锁定功能的功耗可调线性稳压器，其特征在于，所述功耗可调线性稳压器包括：PMOS管M1、M2，M1、M2栅极相连，源极接Vin；M1栅漏短接；NMOS管M3栅接Vref，漏端接M1漏极，源极接NMOS管M4源极；M4栅极接分压网络NMOS管M11的源极与M12的漏极；M11、M12分别栅漏短接，M11源极接M12漏极；NMOS管M5漏极接M3源极，栅极接睡眠控制信号CTRL，源极接M6漏极；NMOS管M6、M7栅极相接，源极都分别接地，M7漏极与M4源极相连；NPN管Q2管基极接M2漏极，集电极接Vin，发射极接M11漏极，此处输出VDD。

3.根据权利要求1所述的一种集成欠压锁定功能的功耗可调线性稳压器，其特征在于，所述具有迟滞的欠压锁定电路包括：PNP管Q1，其发射极接Q2管基极，即Vb电位处，基极接M1管漏极，即Va电位处，集电极接NMOS管M8漏极、NMOS管M10的漏极及反相器I1的输入端，即Vc电位处；M8栅极接反相器I1的输出端与与非门I3的输入端，即Vd电位处，源极接M9的漏极，与NMOS管M9、M10共同构成迟滞区间引入电路；M9、M10源极分别接地，栅极相接，与M6、M7共同使用BIAS电压进行偏置；PMOS管M13，其源极接输入电压Vin，栅极接偏置电压BIAS1，漏极接M14漏极与反相器I2的输入端，即Ve电位处；NMOS管M14栅极接Q2发射极，即VDD电位处，源极接地；与非门I3输入级分别接反相器I2的输出与反相器I1的输出，输出级产生UVLO控制信号。