CN107093986B - 信号处理电路 - Google Patents

信号处理电路 Download PDF

Info

Publication number
CN107093986B
CN107093986B CN201710181886.8A CN201710181886A CN107093986B CN 107093986 B CN107093986 B CN 107093986B CN 201710181886 A CN201710181886 A CN 201710181886A CN 107093986 B CN107093986 B CN 107093986B
Authority
CN
China
Prior art keywords
signal
output
output node
processing circuit
signal processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710181886.8A
Other languages
English (en)
Other versions
CN107093986A (zh
Inventor
钟元鸿
施宜兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN107093986A publication Critical patent/CN107093986A/zh
Application granted granted Critical
Publication of CN107093986B publication Critical patent/CN107093986B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1466—Passive mixer arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Superheterodyne Receivers (AREA)
  • Networks Using Active Elements (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

本发明提供一种能够消除噪声的信号处理电路，包含有一阻抗匹配单元以及一转导级。该阻抗匹配单元是设置在一第一路径中且用来提供输入阻抗匹配，且该第一路径耦接于一信号输入埠和一信号输出埠之间。该转导级是设置在一第二路径中且用来将电路衍生噪声引导至该信号输出埠，以在该信号输出埠之处将噪声消除，其中该第二路径耦接于该信号输入埠以及该信号输出埠之间。本发明能够消除电路衍生噪声。

Description

信号处理电路
【技术领域】
本发明所揭露的实施例有关于信号处理电路，尤指一种可消除噪声的信号处理电路。
【背景技术】
现有的低噪声放大器(low-noise amplifier,LNA)，会使用一电感退化(inductor degeneration)设计来提供噪声匹配和阻抗的实数部分，但是，这样一个基于电感退化的低噪声放大器设计需要消耗很大的芯片面积，因此，有人提出其他的噪声消除技术来提供宽频匹配且具有低噪声指数(noise figure)。然而，对于这些熟知的噪声消除技术来说，线性度、噪声指数、芯片面积和电流消耗彼此之间始终是一个折衷的关系(trade-off)，此外，传统的噪声消除技术无法针对不同的应用来任意改变电流，尤其是低功耗的应用。此外，由于半导体工艺的推进，晶体管的闪烁噪声(flicker noise)将愈发严重，而现有的噪声消除技术是以晶体管的电流消耗及/或晶体管的尺寸为代价来处理闪烁噪声的问题。
因此，需要一种改进的噪声消除设计，能够具有电流的可调特性，且不需要以电流消耗和噪声抑制性能为互相折衷的关系来消除闪烁噪声。
【发明内容】
有鉴于此，有必要提出一种能够消除电路衍生噪声的信号处理电路。
根据本发明的第一实施例，揭露一种信号处理电路，包含有一阻抗匹配单元以及一转导级。该阻抗匹配单元设置在一第一路径中且用来提供输入阻抗匹配，其中该阻抗匹配单元是一个被动元件，且该第一路径耦接于一信号输入埠和一信号输出埠之间。该转导级设置在一第二路径中且用来将电路衍生噪声引导至该信号输出埠，以在该信号输出埠之处将噪声消除，其中该第二路径耦接于该信号输入埠以及该信号输出埠之间。
根据本发明的第二实施例，揭露一种信号处理电路，包含有一第一电压至电流转换单元、一第二电压至电流转换单元以及一电流模式噪声消除单元。该第一电压至电流转换单元用来将一电压输入转换为一第一电流输出。该第二电压至电流转换单元用来将该电压输入转换成一第二电流输出。该电流模式噪声消除单元用来将产生自该第一电流输出和该第二电流输出的多个电流信号结合起来，以消除电路衍生噪声。
上述信号处理电路可消除电路衍生噪声。
【附图说明】
图1为本发明噪声消除概念的示意图。
图2为依据本发明单端拓扑信号处理电路的第一实施例的示意图。
图3为依据本发明图2所示第一被动混频器和第二被动混频器的示范性实施例的电路图。
图4为图2所示的电路的电性分析的示意图。
图5为依据本发明单端拓扑信号处理电路的第二实施例的示意图。
图6为依据本发明单端拓扑信号处理电路的第三实施例的示意图。
图7为图6所示的电路的电性分析的示意图。
图8为依据本发明单端拓扑信号处理电路的第四实施例的示意图。
图9为依据本发明差动拓扑信号处理电路的第一实施例的示意图。
图10为依据本发明图9所示第一被动混频器和第二被动混频器的示范性实施例的电路图。
图11为依据本发明差动拓扑信号处理电路的第二实施例的示意图。
图12为依据本发明差动拓扑信号处理电路的第三实施例的示意图。
图13为依据本发明差动拓扑信号处理电路的第四实施例的示意图。
图14为依据本发明差动拓扑信号处理电路的第五实施例的示意图。
图15为依据本发明差动拓扑信号处理电路的第六实施例的示意图。
图16为依据本发明单端拓扑信号处理电路的第五实施例的示意图。
图17为依据本发明单端拓扑信号处理电路的第六实施例的示意图。
图18为依据本发明差动拓扑信号处理电路的第七实施例的示意图。
图19为依据本发明差动拓扑信号处理电路的第八实施例的示意图。
图20为依据本发明单端拓扑信号处理电路的第七实施例的示意图。
图21为依据本发明单端拓扑信号处理电路的第八实施例的示意图。
图22为依据本发明差动拓扑信号处理电路的第九实施例的示意图。
图23为依据本发明差动拓扑信号处理电路的第十实施例的示意图。
图24为依据本发明以正交接收器实现的信号处理电路的实施例的示意图。
图25为依据本发明图2所示的信号处理电路的另一设计的实施例的示意图。
【具体实施方式】
在说明书及权利要求当中使用了某些词汇来指称特定的元件。本领域中技术人员应可理解，电子装置制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”为开放式的用语，故应解释成“包含但不限定于”。以外，“耦接”一词在此包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接到第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其他装置或连接手段间接地电气连接至该第二装置。
请参照图1，图1为本发明噪声消除概念的示意图。所提出的噪声消除概念可应用在一无线接收器的一前端(frontend)，然而，这仅用于说明的目的，并且不意味着是本发明的限制，在实现上，使用所提出的噪声消除概念的任何电路皆属于本发明的范围。以一电流源102和一电阻RS来作为一无线接收器100的一天线101的模型。无线接收器100的前端104包含有一第一电压至电流转换单元106、一第二电压至电流转换单元108以及一电流模式噪声消除单元 (current-mode noise cancellation unit)110。第一电压至电流转换单元106被耦接到一信号输入埠NIN，且用来处理因天线101接收无线通信信号所产生的一电压输入VRIN，如图1所示，第一电压至电流转换单元106包含有一阻抗匹配电阻RIN，因此，电压输入VRIN被转换成一第一电流输出IRIN，其中IRIN＝VRIN/RIN。第一电流输出IRIN可以由一非必要的(optional)第一比例因子(scaling factor)α来调整比例，其中当α＝1(即不调整比例的情况)时，一输出电流I1等于IRIN，而当α<1(即有调整比例的情况)时，输出电流I1小于IRIN。简单地说，一电流控制电流源(current-controlled current source)107会因为阻抗匹配电阻RIN而存在。
第二电压至电流转换单元108亦被耦接至信号输入埠NIN，且用来处理电压输入VRIN。如图1所示，第二电压至电流转换单元108包含有一转导单元109，因此，输入电压VRIN被转换成一第二电流输出gmVRIN，其中gm是转导单元109 的转导值(transconductancevalue)。一非必要的第二比例因子β可调整第二电流输出gmVRIN的比例，其中当β＝1(即不调整比例的情况)时，一输出电流I2等于gmVRIN，而当β<1(即有调整比例的情况)时，输出电流I2小于gmVRIN。简单地说，转导单元109是作为一电压控制电流源(voltage-controlledcurrent source)。
电流模式噪声消除单元110是简单地利用第一电压至电流转换单元106和第二电压至电流转换单元108的一互连节点(interconnection node)Nc来实现。具体而言，电流模式噪声消除单元110是用来将来自第一电流输出IRIN以及第二电流输出gmVRIN的多个电流信号I1和I2结合，以消除电路所衍生的噪声。这样一来，前端104的一信号输出埠NOUT会产生一噪声消除后输出电流IOUT到下一信号处理级(例如，一转阻放大器(transimpedanceamplifier))。
接收器输入端(即，信号输入埠NIN)的阻抗匹配电阻RIN上的噪声电流可以通过测量流经阻抗匹配电阻RIN的电流和信号输入埠NIN的电压VRIN来消除。此外，若是RIN等于RS，则可以轻易地达到输入匹配。
应当注意的是，阻抗匹配电阻RIN是一双向元件(bilateral element)，能够以相反的方向来传递信号，因此，欲消除的电路衍生噪声(例如，热噪声(thermal noise)/闪烁噪声)可以从一内部电路元件(例如，阻抗匹配电阻RIN)传送至转导单元109，然后在互连节点Nc/信号输出埠NOUT消除掉。更具体地说，具相反相位的欲消除的电路衍生噪声分量会在互连节点Nc/信号输出埠NOUT彼此结合起来，而具相同相位的欲保留的信号分量也会在互连节点Nc/信号输出埠NOUT彼此结合起来。根据所提出的噪声消除概念，是在电流模式中进行噪声消除的程序，如此有助于节省芯片的面积和功耗，此外，噪声消除发生在电流模式中，也可以保持线性度。
在以下的说明中，提出了若干基于图1所示的噪声消除概念的电路实现，以助于本发明技术特征的理解。
图2为依据本发明单端拓扑信号处理电路的第一实施例的示意图。信号处理电路200是一无线接收器的一前端的一部分。具体而言，接收器前端可包含有信号处理电路200和一差动转阻放大器22，因此，一信号输入埠201被耦接到位于前方的一天线20，且一信号输出埠203被耦接到位于后方的具有回授电阻RF和回授电容CF的差动转阻放大器22。在本实施例中，信号处理电路200 包含有一阻抗匹配单元204、一转导级(transconductancestage)206、一第一被动混频器(passive mixer)207以及一第二被动混频器208，其中阻抗匹配单元 204和第一被动混频器207都设置在一第一路径(例如，一主要路径)211，而转导级206和第二被动混频器208都被设置在第二路径(例如，一辅助路径) 212。从图2中可以看出，第一路径211耦接于信号输入埠201和信号输出埠203 之间，而第二路径212也耦接于信号输入埠201和信号输出埠203之间，换句话说，第一路径211和第二路径212为并联连接。
在本实施例中，信号输入埠201接收一单端信号S_SE，且阻抗匹配单元204 和转导级206分别对单端信号S_SE进行处理。具体而言，阻抗匹配单元204用来提供输入阻抗匹配，阻抗匹配单元204是一个双向元件，例如电阻值为RX的一电阻。第一路径211会影响输入匹配，因此，从信号输入埠201所看入的输入阻抗为RS(例如，天线20具有等于RS阻抗值)，而当RIN+RX＝RS时，则会满足输入阻抗匹配的判断标准，其中RIN表示从第一被动混频器207所看入的电阻值。另外，转导级206能够将电路所衍生的噪声从第一路径211引导至信号输出埠203，以在信号输出埠203之处将噪声消除，进一步的细节将叙述如下。
第一被动混频器207用来混合阻抗匹配单元204的一输出S1与一本地振荡器输出，其中该本地振荡器输出包含有彼此具有180度相位差的一第一本地振荡器信号LO+和一第二本地振荡器信号LO-。第二被动混频器208用来混合转导级206的一输出S2与该本地振荡器输出。请参照图3，图3为依据本发明图 2所示第一被动混频器207和第二被动混频器208的一示范性实施例的电路图。如图3所示，被动混频器207/208包含有多个电阻器R1、R2、多个电容器C1、C2以及多个晶体管M1、M2，此外，VBLO提供晶体管M1、M2一偏压。如此一来，第一被动混频器207的一第一输出节点N11和一第二输出节点N12会根据从一输入节点N13接收的信号S1来产生一第一差动混频器输出S1'的一正信号 IFP_1和一负信号IFN_1，同样地，第二被动混频器208的一第一输出节点N21 和一第二输出节点N22会根据从一输入节点N23接收的信号S2来产生一第二差动混频器输出S2'的一正信号IFP_2和一负信号IFN_2。在本发明的较佳示范性实施例中，一额外的电容(图中未显示)可耦接于第一输出节点N11/N21和第二输出节点N12/N22之间。当该额外的电容的电容值增加时，有效的品质因数 (qualityfactor,Q)也会增加，意味着更好的输出噪声阻绝。
第一被动混频器207和第二被动混频器208的输出电流会在信号输出埠203 相结合，且接下来的转阻放大器22会将从信号输出埠203所接收的一电流输出转换成一相对应的电压输出V_OUT。应注意的是，第一被动混频器207也是一双向元件，假设转导级206的输出电阻值ro是无限大的，则内部电路元件(例如，阻抗匹配单元204、第一被动混频器207以及差动转阻放大器22)所产生的电路衍生噪声可以通过第二路径212发送到信号输出埠203，然后和信号输出埠 203的电路衍生噪声结合以消除噪声。
请参照图4，图4为图2所示的电路的一电性分析的示意图。从第一路径 211引起的噪声电压VN会出现在信号输入埠并在第二路径212造成一噪声电流，其中噪声电压VN是由阻抗匹配单元204、第一被动混频器207和差动转阻放大器22的电路衍生噪声所组成。为消除噪声，第一路径211和第二路径212中的噪声电流应该相等。
Figure GDA0002496749310000071
Gm·(RX+RIN)＝1 (2)
当输入阻抗匹配的条件已满足时，则RS会等于RIN+RX，因此，上述方程式(2)可表示如下。
Gm·RS＝1 (3)
因此，当方程式(3)所代表的条件被满足时，便可达到在信号输出埠进行噪声消除的目的。
正如以上所提及的，电路衍生噪声最初存在于信号输出埠203，且和第二路径212导引的电路衍生噪声应该是反相的关系。至于图2所示的例子中，转导级206具有一负转导值-gm，使得从该信号输入埠201看进去的输入阻抗RS和转导级206所提供的转导值Gm(即Gm＝|-gm|＝gm)的乘积会等于1。然而，由于转导级206具有一负转导值而非一正转导值，第一被动混频器207的第一输出节点N11应该耦接至第二被动混频器208的第二输出节点N22，且第一被动混频器207的第二输出节点N12应该耦接至第二被动混频器208的第一输出节点N21。
在一设计变化中，位于第二路径的转导级可以被设定为具有一正转导值。请参照图5，图5为依据本发明单端拓扑信号处理电路的第二实施例的示意图。信号处理电路200和信号处理电路500之间的主要差别是，转导级506具有一正转导值gm，其中从信号输入埠201看进去的输入阻抗RS和转导级506所提供的转导值Gm(即Gm＝gm)的乘积仍然等于1，然而，转导级506具有一正转导值而非一负转导值，故第一被动混频器207的第一输出节点N11应该耦接至第二被动混频器208的第一输出节点N21，而第一被动混频器207的第二输出节点N12应该耦接至第二被动混频器208的第二输出节点N22，以同样达到在信号输出埠203之处进行噪声消除的目的。
如上文所述，无论转导级是设定为一正转导值或一负转导值，应满足由方程式(3)所定义的噪声消除条件，因此，转导级的转导值会受到输入阻抗RS的限制，换句话说，图2/图5所示的电路的噪声指数(noise figure,NF)是由第二路径212所支配，而第二路径212又受输入匹配限制。为了改善噪声指数，需要减小转导级206/506本身具关键地位的噪声指数。图6为依据本发明单端拓扑信号处理电路的第三实施例的示意图。信号处理电路200和信号处理电路600 之间的主要差别是，转导级606包含有串联连接的一转导单元612和一信号调整器(signal scaler)614。应注意的是，转导单元612具有负转导值-gm'，而信号调整器614对转导单元612的输出施加一无噪声的(noiseless)比例因子β，其中β<1。应注意的是，|-gm'|×β＝Gm。因此，转导级606的整体转导大小和转导级206相等，然而，gm'大于gm。
请参照图7，图7为图6所示的电路的电性分析的示意图。从第一路径211 引起的噪声电压VN会出现在信号输入埠并在第二路径212造成一噪声电流，其中噪声电压VN是由内部电路元件(例如阻抗匹配单元204、第一被动混频器207 和差动转阻放大器22)的电路衍生噪声所组成。为消除噪声，第一路径211和第二路径212中的噪声电流应该相等。
Figure GDA0002496749310000091
Figure GDA0002496749310000092
当输入阻抗匹配的条件已满足时，则RS会等于RIN+RX，因此，上述方程式(5)可表示如下。
Figure GDA0002496749310000093
因此，当方程式(6)所代表的条件被满足时，便可达到在信号输出埠之处进行噪声消除的目的。
举例来说，可以使用电容CS_1和电容CS_2来实现信号调整器614，其中电容CS_1和电容CS_2的电容比(capacitance ratio)定义了比例因子β。和gm相比，gm’的值会因为比例因子β而增加，如方程式(6)中所示。如此一来，可在有效地降低转导级所具有的关键噪声指数之下满足噪声消除条件，从而相对应地提高噪声指数。
请参照图8，图8为依据本发明单端拓扑信号处理电路的第四实施例的示意图。信号处理电路500和信号处理电路800之间的主要差别是，在转导级806 中的转导单元812具有一正转导值gm’，然而，从信号输入埠201看进去的输入阻抗RS和转导级806所提供的转导值Gm(即，Gm＝β×gm’)的乘积仍然等于1。同样地，可在有效地降低转导级的关键噪声指数之下满足噪声消除条件，从而相对应地提高噪声指数。
对于每个上述的信号处理电路200、500、600、800来说，采用了单端拓扑来处理从天线20产生的单端信号S_SE，然而，同样的噪声消除概念也可以应用在差动拓扑的信号处理电路中。图9为依据本发明差动拓扑信号处理电路的第一实施例的示意图。信号处理电路900是一无线接收器的一前端的一部分。具体而言，该接收器前端可包含有信号处理电路900和差动转阻放大器22，因此，一信号输出埠903耦接至其后的差动转阻放大器22。如图9所示，一信号输入埠901通过一个基于变压器的装置(例如，平衡-不平衡转换器(balun))21来耦接至前面的天线20，因此，信号输入埠901会接收到一差动信号S_DE。在本实施例中，信号处理电路900包含有一阻抗匹配单元904、一转导级906、一第一被动混频器907以及一第二被动混频器908，其中阻抗匹配单元904和第一被动混频器907都被设置在一第一路径(例如主要路径)911，而第一路径911 包含有一正信号路线P2+和一负信号路线P2-，此外，转导级906和第二被动混频器908都被设置在一第二路径(例如一辅助路径)912，而第二路径912包含有一正信号路线P1+和一负信号路线P1-。从图9中可以看出，第一路径911耦接于信号输入埠901和信号输出埠903之间，且第二路径912也耦接于信号输入埠901和信号输出埠903之间，换句话说，正信号路线P1+和正信号路线P2 +被并联连接，以及负信号路线P1-和负信号路线P2-也是并联连接。
在本实施例中，信号输入埠901会接收到差动信号S_DE，且阻抗匹配单元 904和转导级906分别对差动信号S_DE进行处理。具体而言，阻抗匹配单元904 用来提供输入阻抗匹配。此外，阻抗匹配单元904是一个双向元件，举例来说，阻抗匹配单元904可以使用电阻值为RX的一第一电阻和一第二电阻来实现。转导级906被设置在第二路径912中，其能够将电路所衍生的噪声引导至信号输出埠903，以在信号输出埠903之处将噪声消除。
第一被动混频器907用来混合阻抗匹配单元904的输出的一正信号S1+与一负信号S1-与一本地振荡器输出，其中该本地振荡器输出包含有彼此具有180度相位差的一第一本地振荡器信号LO+和一第二本地振荡器信号LO-。第二被动混频器908用来混合转导级906的输出的一正信号S2+与一负信号S2-与该本地振荡器输出。请参照图10，图10为依据本发明的第一被动混频器907和第二被动混频器908的一示范性实施例的电路图。如图10所示，被动混频器907/908 包含有多个电阻器R1、R2、R3、R4、多个电容器C1、C2、C3、C4以及多个晶体管M1、M2、M3、M4。此外，VBLO提供晶体管M1、M2、M3、M4一偏压。被动混频器907/908的一第一输出节点N11/N21耦接至晶体管M1及晶体管M3，且被动混频器907/908的一第二输出节点N12/N22耦接至晶体管M2以及晶体管 M4，如此一来，第一被动混频器907的一第一输出节点N11和一第二输出节点 N12会根据从一输入节点N13+所接收的正信号S1+以及从一输入节点N13-所接收的负信号S1-，来产生一第一差动混频器输出S1'的一正信号IFP_1和一负信号 IFN_1；同样地，第二被动混频器908的一第一输出节点N21和一第二输出节点 N22会根据从一输入节点N23-所接收的正信号S2+以及从一输入节点N23+所接收的负信号S2-，来产生一第二差动混频器输出S2'的一正信号IFP_2和一负信号 IFN_2。在本发明的较佳示范性实施例中，一额外的电容(图中未显示)可耦接于第一输出节点N11/N21和第二输出节点N12/N22之间，当该额外的电容的电容值增加时，有效的品质因数(quality factor,Q)也会增加，意味着更好的输出噪声阻绝。
应注意的是，第一被动混频器907和阻抗匹配单元904均是双向元件，因此，当上述的噪声消除条件(例如，Gm×RS＝Gm×(RX+RIN)＝1)被满足时，内部电路元件(例如，阻抗匹配单元904、第一被动混频器907以及差动转阻放大器22)的电路衍生噪声可以经由第二路径912来传送而到达信号输出埠903，然后再结合最初存在于信号输出埠903的电路衍生噪声来进行噪声消除。本领域技术人员在阅读过上述关于图2所示的信号处理电路200的说明后，应可轻易地理解信号处理电路900的操作，因此为求简洁起见，在此省略进一步的描述。
同样地，信号处理电路500、600、800中的每一个都可以被修改来处理一差动输入。图11为依据本发明差动拓扑信号处理电路的第二实施例的示意图。图12为依据本发明差动拓扑信号处理电路的一第三实施例的示意图。图13为依据本发明差动拓扑信号处理电路的第四实施例的示意图。信号处理电路900 和信号处理电路1100之间的主要差别是，转导级1106具有正转导值gm，而第一被动混频器907的第一输出节点N11被耦接至第二被动混频器908的第一输出节点N21，且第一被动混频器907的第二输出节点N12被耦接至第二被动混频器908的第二输出节点N22。信号处理电路900和信号处理电路1200之间的主要差别是，转导级1206包含有一转导单元1212和一信号调整器1214，其中的转导单元1212有一负转导值-gm'，且信号调整器1214可以使用电容来实现，并具有一无噪声的比例因子β施加于前方转导单元1212的一差动输出。信号处理电路1100和信号处理电路1300之间的主要差别是，转导级1306包含有一转导单元1312和上述的信号调整器1214，其中转导单元1312具有一正转导值gm'。本领域技术人员在阅读过上述说明后，应可轻易地理解信号处理电路1100～1300的操作，因此为求简洁起见，在此省略进一步的描述。
应注意的是，上述信号处理电路仅为说明目的，并不意味着是本发明的限制，也就是说，只要满足噪声消除的条件，对上述信号处理电路所作的修改都是可行的。因此，本发明再提出以下几个其他的电路设计。
图14为依据本发明差动拓扑信号处理电路的第五实施例的示意图。信号处理电路1400包含有上述阻抗匹配单元904和设置在不同路径的转导级906/1206。在本实施例中，信号输出埠903被耦接到一被动混频器(例如，上述的第一被动混频器907)，并提供一输出信号(例如，一噪声消除的电流输出)至该被动混频器，以进行降频处理(down-conversion)。如图14所示，该被动混频器的差动混频器输出会由差动转阻放大器22来进行处理，且差动转阻放大器22会产生对应信号输入埠901所接收到的一差动信号的电压输出V_OUT。信号输入埠 901所接收到的该差动信号包含有一正信号S_DE+和一负信号S_DE-，且分别由阻抗匹配单元904和转导级906/1206进行处理。阻抗匹配单元904具有一第一输出节点N1(其会响应正信号S_DE+)以及一第二输出节点N2(其会响应负信号S_DE-)。转导级906/1206具有一第三输出节点N3(其会响应正信号 S_DE+)以及一第四输出节点N4(其会响应负信号S_DE-)。应注意的是，转导级906/1206具有一负转导值，特别是，当使用转导级906时，Gm＝|-gm|，而当使用转导级1206时，Gm＝β×|-gm’|。为了使得信号输出埠903之处的电路衍生噪声被适当地消除，阻抗匹配单元904和转导级906/1206的输出节点的连接应当被适当地设定，因此，第一输出节点N1被耦接到第四输出节点N4，且第二输出节点N2被耦接到第三输出节点N3。
图15为依据本发明差动拓扑信号处理电路的第六实施例的示意图。信号处理电路1500包含有上述阻抗匹配单元904和设置在不同路径的转导级 1106/1306。对于转导级1106/1306来说，其具有一第三输出节点N3’(其会响应正信号S_DE+)以及一第四输出节点N4’(其会响应负信号S_DE-)。应注意的是，转导级1106/1306具有一正转导值，特别是，当使用转导级1106时，Gm＝gm，而当使用转导级1306时，Gm＝β×gm’。为了使信号输出埠903之处的电路衍生噪声被适当地消除，阻抗匹配单元904和转导级1106/1306的输出节点的连接应当被适当地设定，因此，第一输出节点N1被耦接到第三输出节点N3’，且第二输出节点N2被耦接到第四输出节点N4’。
图16为依据本发明单端拓扑信号处理电路的一第五实施例的示意图。信号处理电路1600包含有上述的阻抗匹配单元204、转导级206/606、第一被动混频器207、第二被动混频器208以及差动转阻放大器22，并且另包含有一电压至电流转换单元1602。在本实施例中，使用了若干具有电阻值RM的电阻来实现电压至电流转换单元1602。差动转阻放大器22被设置在第一路径211，用来产生对应第一差动混频器输出S1'的正信号(例如图3所示的IFP_1)的一第一电压输出V+，以及产生对应第一差动混频器输出S1'的负信号(例如图3所示的 IFN_1)的一第二电压输出V-。电压至电流转换单元1602也设置在第一路径211，用来将第一电压输出V+转换为一第一电流输出I+，以及将第二电压输出V-转换为一第二电流输出I-。接着，电压至电流转换单元1602的输出和第二差动混频器输出S2'相结合。如图16所示，信号输出埠203被耦接到一滤波器(例如一低通滤波器)16，且滤波器16依据信号处理电路1600的一噪声消除的电流输出来产生一电压输出V_OUT。应注意的是，转导级206/606具有一负转导值，具体来说，当使用转导级206时，Gm＝|-gm|，而当使用转导级606时，Gm＝β×|-gm’|。此外，转阻放大器22具有一负增益，为了使信号输出埠203之处的电路衍生噪声被适当地消除，电压至电流转换单元1602和第二被动混频器208的输出节点的连接应当被适当地设定，如图16所示，第一被动混频器207的第一输出节点 N11通过差动转阻放大器22和电压至电流转换单元1602被耦接到第二被动混频器208的第一输出节点N21，以及第一被动混频器207的第二输出节点N12 通过差动转阻放大器22和电压至电流转换单元1602被耦接到第二被动混频器 208的第二输出节点N22。应注意的是，第一被动混频器207为一双向元件，然而，差动转阻放大器22并非是双向元件，并且只允许单一方向的信号传输，因此，信号处理电路1600可以消除差动转阻放大器22的电路衍生噪声，然而信号处理电路1600并无法消除滤波器16的电路衍生噪声。
图17为依据本发明单端拓扑信号处理电路的第六实施例的示意图。信号处理电路1700包含有上述的阻抗匹配单元204、转导级506/806、第一被动混频器 207、第二被动混频器208以及差动转阻放大器22，并且另包含有一电压至电流转换单元1602。应注意的是，转导级506/806具有一正转导值，具体而言，当使用转导级506时，Gm＝gm，而当使用转导级806时，Gm＝β×gm’。此外，正如上面提到的，转阻放大器22具有一负增益，为了使信号输出埠203之处的电路衍生噪声被适当地消除，第一被动混频器207的第一输出节点N11通过差动转阻放大器22以及电压至电流转换单元1602被耦接到第二被动混频器208的第二输出节点N22，以及第一被动混频器207的第二输出节点N12通过差动转阻放大器22和电压至电流转换单元1602被耦接到第二被动混频器208的第一输出节点N21。
图18为依据本发明差动拓扑信号处理电路的第七实施例的示意图。信号处理电路1800包含有上述的阻抗匹配单元904、转导级906/1206、第一被动混频器907、第二被动混频器908以及差动转阻放大器22，并且另包含有一电压至电流转换单元1602。在本实施例中，差动转阻放大器22被设置在第一路径911，用来产生对应第一差动混频器输出S1'的正信号(例如图10所示的IFP_1)的一第一电压输出V+，以及产生对应第一差动混频器输出S1'的负信号(例如图10 所示的IFN_1)的一第二电压输出V-。电压至电流转换单元1602也设置在第一路径911，用来将第一电压输出V+转换为一第一电流输出I+，以及将第二电压输出V-转换为一第二电流输出I-。应注意的是，转导级906/1206具有一负转导值，具体来说，当使用转导级906时，Gm＝|-gm|，而当使用转导级1206时， Gm＝β×|-gm’|。此外，正如上面提到的，转阻放大器22具有一负增益，为了使信号输出埠903之处的电路衍生噪声被适当地消除，第一被动混频器907的第一输出节点N11通过差动转阻放大器22和电压至电流转换单元1602被耦接到第二被动混频器908的第一输出节点N21，以及第一被动混频器907的第二输出节点N12通过差动转阻放大器22和电压至电流转换单元1602被耦接到第二被动混频器908的第二输出节点N22。由于第一被动混频器907为一双向元件，然而，差动转阻放大器22并非是双向元件，并且只允许单一方向的信号传输，因此，信号处理电路1800可以消除差动转阻放大器22的电路衍生噪声，而信号处理电路1800则无法消除滤波器16的电路衍生噪声。
图19为依据本发明差动拓扑信号处理电路的第八实施例的示意图。信号处理电路1900包含有上述的阻抗匹配单元904、转导级1106/1306、第一被动混频器907、第二被动混频器908以及差动转阻放大器22，并且另包含有一电压至电流转换单元1602。应注意的是，转导级1106/1306具有一正转导值，具体而言，当使用转导级1106时，Gm＝gm，而当使用转导级1306时，Gm＝β×gm’。此外，正如上面提到的，转阻放大器22具有一负增益，为了使信号输出埠903之处的电路衍生噪声被适当地消除，第一被动混频器907的第一输出节点N11通过差动转阻放大器22以及电压至电流转换单元1602被耦接到第二被动混频器 908的第二输出节点N22，以及第一被动混频器907的第二输出节点N12通过差动转阻放大器22和电压至电流转换单元1602被耦接到第二被动混频器908 的第一输出节点N21。
在上述图16～图19中所示的范例中，差动转阻放大器22和电压至电流转换单元1602都设置在第一路径211/911中，然而，这并非本发明的限制。请参阅图20～图23，其中图20为依据本发明单端拓扑信号处理电路的第七实施例的示意图，图21为依据本发明单端拓扑信号处理电路的第八实施例的示意图，图22为依据本发明差动拓扑信号处理电路的第九实施例的示意图，以及图23 为依据本发明差动拓扑信号处理电路的第十实施例的示意图。对于信号处理电路2000、2100、2200、2300中的每一个，差动转阻放大器22以及电压至电流转换单元1602都被设置在第二路径212/912中。由于第一被动混频器207/907 和阻抗匹配单元204/904都是双向元件，因此信号处理电路2000/2100/2200/2300 可以消除滤波器16中的电路衍生噪声，然而，由于设置在第二路径212/912的转导级并非是双向元件，故信号处理电路2000/2100/2200/2300并无法消除差动转阻放大器22中的电路衍生噪声。
正如上面提到的，本发明所提出的信号处理电路为一无线接收器的一前端的一部分，举例来说(但本发明并不以此为限)，无线接收器可以是一正交接收器(quadraturereceiver)。请参照图24，图24为依据本发明的以正交接收器实现的信号处理电路的一实施例的示意图。信号处理电路2400是基于图2所示的信号处理电路200，且另包含有一第三被动混频器2407和一第四被动混频器 2408。包含有第一本地振荡器信号LO+和第二本地振荡器信号LO-的本地振荡器输出是用于对一射频输入进行降频处理，以从该射频输入提取一同相(I)分量。包含有一第三本地振荡器信号LO’+和一第四本地振荡器信号LO'-的另一本地振荡器输出则是用于对该射频输入进行降频处理，以从该射频输入提取一正交(Q)分量。应注意的是，第一本地振荡器信号LO+和第三本地振荡器信号 LO’+之间有一90度相位差，且第二本地振荡器信号LO-和第四本地振荡器信号 LO'-之间有一90度相位差。在本发明的较佳示范性实施例中，第一本地振荡器信号LO+、第三本地振荡器信号LO’+、第二本地振荡器信号LO-以及第四本地振荡器信号LO'-彼此是非重叠时脉(non-overlapping clock)，举例来说，第一本地振荡器信号LO+、第三本地振荡器信号LO’+、第二本地振荡器信号LO-和第四本地振荡器信号LO'-都有不大于25％的一工作周期(duty cycle)，从而提高了该正交接收器的噪声抑制性能。应注意的是，实现在其他信号处理电路(例如200、500、600、800、900、1100、1200、1300、1400、1500、1600、1700、 1800、1900、2000、2100、2200及/或2300)中的被动混频器也可由工作周期不大于25％的非重叠本地振荡器信号LO+和LO-来驱动，以改善噪声抑制的性能。
如图24所示，阻抗匹配单元204的输出S1和转导级206的输出S2另分别被传送到第三被动混频器2407和第四被动混频器2408。在Q路径中亦可以采用实施于I路径的噪声消除概念。因此，当满足所需的噪声消除条件时，差动转阻放大器24以及第三被动混频器2407的电路衍生噪声可以在Q路径被消除掉。除了如图2所示的信号处理电路200以外，第5、6、8、9以及11～13图中的信号处理电路亦可使用一正交接收器来实现，由于本领域技术人员在阅读过上述的说明后，应可轻易地理解以正交接收器实现的信号处理电路的操作，因此为求简洁起见，在此省略进一步的描述。
使用所提出的信号处理电路的该前端可在不同增益模式/设定之下具有不同的硬件配置。以图24所示的前端作为一个例子，在天线20所接收的信号有一小信号位准的情况下，该前端将在一高增益(high–gain,HG)模式下操作，因此，转导级206、第二被动混频器208以及第四被动混频器2408会被使能 (enable)，当输入阻抗匹配于150Ω且回授电阻RF的电阻值等于5.8KΩ，在高增益模式下的电压增益等于
Figure GDA0002496749310000181
在另一种情况下，也就是在天线20所接收的信号有一中等信号位准的情况下，该前端将在一中等增益(medium–gain,MG)模式下操作，在一示范性的设计中，由于天线20所接收的信号足够大，表示欲保留的信号分量大于欲消除的电路衍生噪声分量，因此可以省略噪声消除也不会降低信号的接收效果，所以在该中等增益模式下，转导级206、第二被动混频器208以及第四被动混频器 2408均被停用，导致一降低的电压增益等于
Figure GDA0002496749310000191
在另一示范性设计中，在该中等增益模式下，转导级206、第二被动混频器208以及第四被动混频器2408仍然被使能，然而，需要使用可调元件(例如可变电阻) 来实现阻抗匹配单元204及/或回授电阻RF，因此，可适当地调整阻抗匹配单元204及/或回授电阻RF的电阻值，以使得该前端具有所要的中等电压增益。
在另一种情况下，也就是在天线20所接收的信号有一大信号位准的情况下，该前端将在一低增益(low–gain,LG)模式下操作。在一示范性的设计中，由于天线20所接收的信号相当大，表示欲保留的信号分量远大于欲消除的电路衍生噪声分量，因此可以省略噪声消除也不会降低信号的接收效果，所以，在该低增益模式下停用转导级206、第二被动混频器208以及第四被动混频器2408，此外，需要使用可调元件(例如可变电阻)来实现回授电阻RF，因此，回授电阻RF的电阻值被降低为1.4KΩ，导致一降低的电压增益等于
Figure GDA0002496749310000192
在另一示范性设计中，在该低增益模式下，转导级 206、第二被动混频器208以及第四被动混频器2408仍然被使能，然而，需要使用可调元件(例如可变电阻)来实现阻抗匹配单元204及/或回授电阻RF，因此，可适当地调整阻抗匹配单元204及/或回授电阻RF的电阻值，以使得该前端具有所要的低电压增益。
图25为依据本发明图2所示的信号处理电路200的另一设计的一实施例的示意图。信号处理电路2500和信号处理电路200之间的主要区别为，第一滤波区块2502被设置在信号处理电路2500的第一路径211(即主要路径)中，以及第二滤波区块2504被设置在信号处理电路2500的第二路径212(即辅助路径) 中。举例来说，第一滤波区块2502是用来处理从前方第一被动混频器207所产生的第一差动混频器的输出S1'，而第二过滤区块2504是用于处理前方第二被动混频器208所产生的第二差动混频器的输出S2'，其中第一滤波区块2502和第二滤波区块2504使用一电容C以及多个电阻R来实现，如图25所示。增加第一滤波区块2502和第二滤波区块2504的目的在于增强频外(out-of-band, OOB)阻绝，且也有利于噪声消除。应注意的是，图25所示的在主要路径和辅助路径都设置滤波区块的概念也可应用在其他信号处理电路中(例如500、600、 800、900、1100、1200、1300、1400、1500、1600、1700、1800、1900、2000、 2100、2200、2300及/或2400)，进而提供具有更佳噪声抑制性能的改进的信号处理电路。
综合以上所述，本发明提出了一种电路架构，其中采用一电流可调 (current-scalable)的噪声消除操作以消除一射频电路和一模拟基频电路的电路衍生噪声。由于可以使用所提出的电路结构来消除闪烁噪声/热噪声，直接转换接收器(direct-conversionreceiver,DCR)对大多数通信***(从窄频到宽频***)来说，即使在先进的半导体制程(例如20纳米或28纳米)中，依然会是一种非常有效的架构。举例来说，所提出的电路结构可以应用在一ISM(工业、科学和医学)频带接收器，例如具有不同的信号频宽的无线保真(wireless fidelity, WiFi)和蓝牙(Bluetooth,BT)。此外，在转导级中使用信号调整器可以打破噪声抑制性能和电流消耗之间的折衷关系。
本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (21)

1.一种信号处理电路，包含有：
一阻抗匹配单元，设置在一第一路径中，该阻抗匹配单元用来提供输入阻抗匹配，其中该阻抗匹配单元是一被动元件，且该第一路径耦接于一信号输入埠和一信号输出埠之间；以及
一转导级，设置在一第二路径中，该转导级用来将该第一路径中所产生的电路衍生噪声通过该第二路径引导至该信号输出埠，以在该信号输出埠之处将噪声消除，其中该第二路径耦接于该信号输入埠以及该信号输出埠之间。
2.如权利要求1所述的信号处理电路，其特征在于，从该信号输入埠看进去的输入阻抗和该转导级所提供的转导值的一乘积等于1。
3.如权利要求1所述的信号处理电路，其特征在于，该转导级包含有彼此串联连接的一转导单元和一信号调整器。
4.如权利要求1所述的信号处理电路，其特征在于，该信号处理电路另包含有：
一第一被动混频器，设置在该第一路径，该第一被动混频器用来混合该阻抗匹配单元的一输出与一本地振荡器输出；以及
一第二被动混频器，设置在该第二路径，该第二被动混频器用来混合该转导级的输出与该本地振荡器输出。
5.如权利要求4所述的信号处理电路，其特征在于，该本地振荡器输出包含有彼此具有一180度相位差的一第一本地振荡器信号和一第二本地振荡器信号；该第一被动混频器用来根据该第一本地振荡器信号和该第二本地振荡器信号来产生包含有一第一正信号和一第一负信号的一第一差动混频器输出，并具有一第一输出节点用来输出该第一正信号，以及一第二输出节点用来输出该第一负信号；以及该第二被动混频器用来根据该第一本地振荡器信号和该第二本地振荡器信号来产生包含有一第二正信号和一第二负信号的一第二差动混频器输出，并具有一第三输出节点用来输出该第二正信号，以及一第四输出节点用来输出该第二负信号。
6.如权利要求5所述的信号处理电路，其特征在于，该转导级具有一负转导值。
7.如权利要求5所述的信号处理电路，其特征在于，该转导级具有一正转导值。
8.如权利要求5所述的信号处理电路，其特征在于，该第一输出节点和该第二输出节点的其中之一耦接至该第三输出节点和该第四输出节点的其中之一，且该第一输出节点和该第二输出节点中的另一个耦接至该第三输出节点和该第四输出节点中的另一个。
9.如权利要求8所述的信号处理电路，其特征在于，该信号处理电路另包含有：
一差动转阻放大器，设置在该第一路径中，该差动转阻放大器用来产生一第一电压输出，其中该第一电压输出对应于该第一差动混频器输出的该第一正信号，以及另产生一第二电压输出，其中该第二电压输出对应于该第一差动混频器输出的该第一负信号；以及
一电压至电流转换单元，设置在该第一路径，该电压至电流转换单元用来将该第一电压输出转换成一第一电流输出，并将该第二电压输出转换成一第二电流输出；
其中该第一输出节点和该第二输出节点的其中之一经由该差动转阻放大器和该电压至电流转换单元来耦接至该第三输出节点和该第四输出节点的其中之一，且该第一输出节点和该第二输出节点中的另一个经由该差动转阻放大器和该电压至电流转换单元来耦接至该第三输出节点和该第四输出节点中的另一个。
10.如权利要求8所述的信号处理电路，其特征在于，该信号处理电路另包含有：
一差动转阻放大器，设置在该第二路径中，该差动转阻放大器用来产生一第一电压输出，其中该第一电压输出对应于该第二差动混频器输出的该第二正信号，以及另产生一第二电压输出，其中该第二电压输出对应于该第二差动混频器输出的该第二负信号；以及
一电压至电流转换单元，设置在该第二路径，该电压至电流转换单元用来将该第一电压输出转换成一第一电流输出，并将该第二电压输出转换成一第二电流输出；
其中该第一输出节点和该第二输出节点的其中之一经由该差动转阻放大器和该电压至电流转换单元来耦接至该第三输出节点和该第四输出节点的其中之一，且该第一输出节点和该第二输出节点中的另一个经由该差动转阻放大器和该电压至电流转换单元来耦接至该第三输出节点和该第四输出节点中的另一个。
11.如权利要求5所述的信号处理电路，其特征在于，该信号处理电路另包含有：
一第一滤波区块，设置在该第一路径中，用来处理从该第一被动混频器所产生的该第一差动混频器的输出，以及
一第二滤波区块，设置在该第二路径中，用来处理从该第二被动混频器所产生的该第二差动混频器的输出。
12.如权利要求1所述的信号处理电路，其特征在于，该信号输入埠接收一输入信号，且该阻抗匹配单元和该转导级分别对该输入信号进行处理。
13.如权利要求12所述的信号处理电路，其特征在于，该输入信号为一差动信号。
14.如权利要求12所述的信号处理电路，其特征在于，该输入信号为一单端信号。
15.如权利要求1所述的信号处理电路，其特征在于，该信号输出埠耦接至一被动混频器，以提供一输出信号至该被动混频器。
16.如权利要求15所述的信号处理电路，其特征在于，该转导级具有一负转导值，该信号输入埠接收一差动信号，且该阻抗匹配单元和该转导级会分别对该差动信号进行处理；该差动信号包含有一正信号和一负信号；该阻抗匹配单元具有用来响应该正信号的一第一输出节点以及用来响应该负信号的一第二输出节点；该转导级具有用来响应该正信号的一第三输出节点以及用来响应该负信号的一第四输出节点；该第一输出节点耦接至该第四输出节点，且该第二输出节点耦接至该第三输出节点。
17.如权利要求15所述信号处理电路，其特征在于，该转导级具有一正转导值；该信号输入埠接收一差动信号，且该阻抗匹配单元和该转导级会分别对该差动信号进行处理；该差动信号包含有一正信号和一负信号；该阻抗匹配单元具有用来响应该正信号的一第一输出节点以及用来响应该负信号的一第二输出节点；该转导级具有用来响应该正信号的一第三输出节点以及用来响应该负信号的一第四输出节点；该第一输出节点耦接至该第三输出节点，且该第二输出节点耦接至该第四输出节点。
18.如权利要求1所述的信号处理电路，其特征在于，该阻抗匹配单元为可调的。
19.如权利要求1所述的信号处理电路，其特征在于，该信号处理电路为一无线接收器的一前端的一部分。
20.如权利要求19所述的信号处理电路，其特征在于，该无线接收器为一正交接收器。
21.一种信号处理电路，包含有：
一第一电压至电流转换单元，用来将一电压输入转换为一第一电流输出；
一第二电压至电流转换单元，用来将该电压输入转换成一第二电流输出；
一电流模式噪声消除单元，用来将得自于该第一电流输出和该第二电流输出的多个电流信号结合起来，以消除电路衍生噪声；
其中该第一电压至电流转换单元和该第二电压至电流转换单元的其中之一为阻抗匹配单元，其中所述阻抗匹配单元是一双向元件。
CN201710181886.8A 2012-04-13 2013-04-09 信号处理电路 Active CN107093986B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201261623761P 2012-04-13 2012-04-13
US61/623,761 2012-04-13
US201261645223P 2012-05-10 2012-05-10
US61/645,223 2012-05-10
US13/792,224 US8750818B2 (en) 2012-04-13 2013-03-11 Signal processing circuit with circuit induced noise cancellation
US13/792,224 2013-03-11
CN201310120348.XA CN103384149B (zh) 2012-04-13 2013-04-09 信号处理电路

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201310120348.XA Division CN103384149B (zh) 2012-04-13 2013-04-09 信号处理电路

Publications (2)

Publication Number Publication Date
CN107093986A CN107093986A (zh) 2017-08-25
CN107093986B true CN107093986B (zh) 2020-09-25

Family

ID=49324543

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710181886.8A Active CN107093986B (zh) 2012-04-13 2013-04-09 信号处理电路
CN201310120348.XA Active CN103384149B (zh) 2012-04-13 2013-04-09 信号处理电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310120348.XA Active CN103384149B (zh) 2012-04-13 2013-04-09 信号处理电路

Country Status (3)

Country Link
US (2) US8750818B2 (zh)
CN (2) CN107093986B (zh)
TW (2) TWI463811B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9219507B2 (en) * 2012-08-13 2015-12-22 Broadcom Corporation Blocker-tolerant wideband noise-canceling receivers
US9172408B2 (en) * 2012-09-27 2015-10-27 Mediatek Inc. Transmitter supporting two modes
US9059796B2 (en) * 2012-12-13 2015-06-16 Broadcom Corporation Wideband receiver robust to radio frequency harmonics
US9344124B2 (en) * 2013-05-01 2016-05-17 Qualcomm Incorporated Jammer resistant noise cancelling receiver front end
US9209910B2 (en) 2013-08-30 2015-12-08 Qualcomm Incorporated Blocker filtering for noise-cancelling receiver
US20150381112A1 (en) * 2014-06-27 2015-12-31 Qualcomm Incorporated Filter with an auxiliary mixing path
US9413400B1 (en) * 2015-04-30 2016-08-09 Qualcomm Incorporated Blocker filtering for carrier aggregation receiver
US9431997B1 (en) * 2015-06-12 2016-08-30 Raytheon Company Interference signal cancellor with active tunable notch filter
US9793935B2 (en) 2015-07-02 2017-10-17 Mediatek Inc. Multi-mixer system and method for reducing interference within multi-mixer system
US9525447B1 (en) 2015-09-18 2016-12-20 Broadcom Corporation Radio receiver co-existence
US9595985B1 (en) * 2015-10-01 2017-03-14 Broadcom Corporation Power reduction in noise-cancelling receivers
US9780734B2 (en) 2015-10-06 2017-10-03 Qualcomm Incorporated Noise cancelling baseband amplifier
US9800280B2 (en) 2016-01-12 2017-10-24 Qualcomm Incorporated Noise suppression in radio frequency receivers
KR102419643B1 (ko) * 2018-03-29 2022-07-11 삼성전자주식회사 가변 대역폭을 제공하는 전류-전압 변환기 및 이를 포함하는 장치
US10432242B1 (en) * 2018-05-09 2019-10-01 Morse Micro Pty Ltd Low noise broadband amplifier with resistive matching
CN109687825A (zh) * 2018-12-20 2019-04-26 佛山臻智微芯科技有限公司 一种高线性度微波混频器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102027673A (zh) * 2008-04-18 2011-04-20 伊洛尼克斯有限公司 低噪声放大器
CN102377439A (zh) * 2010-08-06 2012-03-14 Nxp股份有限公司 具有用于输入匹配的平移环路的多模式接收机

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7299025B1 (en) * 2003-06-09 2007-11-20 National Semiconductor Corporation Harmonic rejection gated-switching mixer
KR100696957B1 (ko) * 2005-03-31 2007-03-20 주식회사 하이닉스반도체 클럭 듀티 조정 회로, 이를 이용한 지연 고정 루프 회로 및그 방법
CN1980057B (zh) * 2005-12-01 2011-10-26 瑞昱半导体股份有限公司 输出驱动电路的阻抗匹配装置
KR100771868B1 (ko) * 2006-02-28 2007-11-01 삼성전자주식회사 다이내믹 출력버퍼회로
US8041327B2 (en) 2006-03-16 2011-10-18 Newport Media, Inc. Wideband resistive input mixer with noise-cancelled impedance
US20090088124A1 (en) * 2007-09-27 2009-04-02 Nanoamp Solutions, Inc. (Cayman) Radio Frequency Receiver Architecture
US8301101B2 (en) * 2009-04-17 2012-10-30 Broadcom Corporation Frequency translated filter
US8285241B2 (en) 2009-07-30 2012-10-09 Broadcom Corporation Receiver apparatus having filters implemented using frequency translation techniques
US8515380B2 (en) * 2011-06-16 2013-08-20 Texas Instruments Incorporated Current mode blixer with noise cancellation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102027673A (zh) * 2008-04-18 2011-04-20 伊洛尼克斯有限公司 低噪声放大器
CN102377439A (zh) * 2010-08-06 2012-03-14 Nxp股份有限公司 具有用于输入匹配的平移环路的多模式接收机

Also Published As

Publication number Publication date
US8929847B2 (en) 2015-01-06
CN107093986A (zh) 2017-08-25
US20130271213A1 (en) 2013-10-17
TW201342816A (en) 2013-10-16
CN103384149A (zh) 2013-11-06
TWI536750B (zh) 2016-06-01
CN103384149B (zh) 2017-05-17
US20140220922A1 (en) 2014-08-07
TWI463811B (zh) 2014-12-01
US8750818B2 (en) 2014-06-10
TW201507364A (zh) 2015-02-16

Similar Documents

Publication Publication Date Title
CN107093986B (zh) 信号处理电路
US7529529B2 (en) Low noise, high-linearity RF front end receiver
CN107645300B (zh) 一种电流复用低功耗射频接收机
JP6165973B2 (ja) ベースバンド処理回路
US9054648B1 (en) Wideband active balun LNA topology with narrow-band filtering and noise cancelling
US9112745B2 (en) Receiver with variable gain control transimpedance amplifier
CA2673043A1 (en) Method and apparatus for receiving radio frequency signals
CN106817143B (zh) 电子装置
EP3176946B1 (en) Low noise transconductance amplifiers
US9065390B2 (en) Radio frequency front-end circuit for receiver and low noise amplifier thereof
CN110492859B (zh) 电流传送器电路和方法
CN111384902A (zh) 一种阻抗匹配频率可调的宽带接收机电路
CN110235378A (zh) 无线电接收器
US20060091944A1 (en) I/Q quadrature demodulator
JP5088235B2 (ja) ノイズキャンセル回路及びノイズキャンセル回路付き増幅器
US8045951B2 (en) Dual-LO mixer and radio
US7834703B2 (en) Amplifier with single-ended input and differential output
CN108988883B (zh) 用于具有降低的功耗的射频接收器的装置和相关方法
JP2012204860A (ja) 半導体集積回路および受信装置
US8688063B2 (en) Signal converting apparatus and receiving apparatus for supporting concurrent dual bands in wireless communication system
CN117240222A (zh) 下变频电路、前端电路
KR101017275B1 (ko) 광대역 무선통신 시스템의 다운 컨버전 장치
JP2013223118A (ja) ミキサ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant