CN107092440B - 一种基于fpga的irig106高速数据存储*** - Google Patents

一种基于fpga的irig106高速数据存储*** Download PDF

Info

Publication number
CN107092440B
CN107092440B CN201710176256.1A CN201710176256A CN107092440B CN 107092440 B CN107092440 B CN 107092440B CN 201710176256 A CN201710176256 A CN 201710176256A CN 107092440 B CN107092440 B CN 107092440B
Authority
CN
China
Prior art keywords
data
irig106
submodule
module
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710176256.1A
Other languages
English (en)
Other versions
CN107092440A (zh
Inventor
郑锐
阳树和
王立国
王海蛟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Zhonghang Shixing Technology Co ltd
Original Assignee
Shenzhen Zhonghang Shixing Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Zhonghang Shixing Technology Co ltd filed Critical Shenzhen Zhonghang Shixing Technology Co ltd
Priority to CN201710176256.1A priority Critical patent/CN107092440B/zh
Publication of CN107092440A publication Critical patent/CN107092440A/zh
Application granted granted Critical
Publication of CN107092440B publication Critical patent/CN107092440B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G06F3/0676—Magnetic disk device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/065—Partitioned buffers, e.g. allowing multiple independent queues, bidirectional FIFO's

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

本发明公开了一种基于FPGA的IRIG106高速数据存储***，其利用FPGA实现，包括多路采集模块、IRIG106封装模块和存储控制模块；所述多路采集模块的输出端均与IRIG106封装模块的输入端连接，所述IRIG106封装模块的输出端与存储控制模块的输入端连接，所述存储控制模块用于与外部存储盘连接；所述多路采集模块、IRIG106封装模块和存储控制模块并行运行。本发明提出一种基于FPGA的高速存储方案，通过在FPGA内部设计存储控制器对存储盘进行直接操作，同时对数据存储的过程进行优化，将数据处理阶段和存储阶段分开，充分利用FPGA并行处理的优势，克服了现有基于嵌入式存储方案速率较慢问题，极大提高了数据的存储速率。本发明可广泛应用于各种高速存储***。

Description

一种基于FPGA的IRIG106高速数据存储***
技术领域
本发明涉及数据存储领域，尤其涉及一种高速数据存储***。
背景技术
FPGA：Field-Programmable Gate Array，现场可编程门阵列。
IRIG：Inter-Range Instrumentration Group，靶场间测量仪器组。IRIG106是有美国靶场司令委员会(RCC)制定的数据记录标准，用较经济的方法实现对多种数据的数字化和有效组合，目前靶场间测量仪器组IRIG106(IRIG：Inter-Range InstrumentrationGroup)数字记录标准已逐渐成为国际公认的标准之一，采用基于IRIG106格式存储是未来机载测试的发展方向。
FIFO：First Input First Output的缩写，先入先出队列。
随着技术的进步，机载测试数需求不断增长，信息越多对事后的分析处理越方便，信息量的增加机载数据记录的要求也随之增加。
现有技术中，基于瞬时的高速记录一般采用先写入高速内存缓存，事后慢速写入存储器的方式。但是这种方式不能满足长时间持续高速写入的需求。
发明内容
为了解决上述技术问题，本发明的目的是提供一种可满足长时间持续高速写入的高速存储***。
本发明所采用的技术方案是：
一种基于FPGA的IRIG106高速数据存储***，其利用FPGA实现，包括多路采集模块、IRIG106封装模块和存储控制模块；所述多路采集模块的输出端均与IRIG106封装模块的输入端连接，所述IRIG106封装模块的输出端与存储控制模块的输入端连接，所述存储控制模块用于与外部存储盘连接；所述多路采集模块、IRIG106封装模块和存储控制模块并行运行。
优选的，所述采集模块包括大FIFO和小FIFO；所述大FIFO用于缓存数据量较大的采集数据，小FIFO用于存储当前采集数据的长度；采集模块每次在大FIFO中存储完一数据包，在小FIFO中存储该数据包的长度，即写入的数据包与数据包长度一一对应。
优选的，所述IRIG106封装模块包括多路数据混合子模块和数据封装子模块，所述多路数据混合子模块用于将多路采集模块输出的数据进行数据混合，所述数据封装子模块用于将混合后的数据进行数据封装后输出到存储控制模块。
优选的，所述数据混合子模块包括混合FIFO；工作时，所述数据混合子模块按照预先设定的采集缓冲数据的长度，一次从多路采集模块中读取对应的数据长度及对应的数据包，将数据包缓存在混合FIFO中以供数据封装子模块读取。
优选的，工作时，所述数据混合子模块记录FIFO中已缓存的总数据量和最后一包数据的数据量，当总数据量超过设定封装包大小时，将总数据量减去最后一包的数据量，形成当前数据组包输出到数据封装子模块。
优选的，所述数据封装子模块用于将数据混合子模块输出的数据组包封装成IRIG106封装包；所述IRIG106封装包包括IRIG106数据包和IRIG106时间包；所述IRIG106数据包含有采集到的数据组包，所述IRIG106时间包含有对数据组包进行时间标记的数据。
优选的，所述存储控制模块包括文件管理子模块、主控制器逻辑子模块和物理接口子模块；所述文件管理子模块的输出端与数据封装子模块的输入端连接，所述数据封装子模块的输出端与主控制器逻辑子模块的输入端连接，所述主控制器逻辑子模块的输出端与物理接口子模块的输入端连接，所述物理接口子模块用于与外部存储盘连接。
优选的，所述文件管理子模块用于对接收的IRIG106封装包进行自定义文件管理，所述自定义文件管理分为三个层次；第一层用于对数据段进行管理，记录存储盘中存储数据段的个数，第二层对文件索引的起始位置和结束位置进行管理，指示一段数据段索引的开始位置和结束位置，第三层对文件的名称、开始记录时间、数据存储的起始位置和结束位置进行管理，在记录开始时存储文件名称，记录的时间以及数据的起始位置，以后每一秒记录一次当前的时间以及当前记录位置。
优选的，当***异常掉电时，通过自定义文件管理找到掉电前一秒记录的结束位置，通过结束位置信息即恢复出完成的数据段。
优选的，所述存储控制模块为SATA控制模块，所述存储盘为SATA硬盘，所述SATA控制模块用于实现SATAII协议传输层、链路层以及物理层功能，兼容SATA 3.0标准。
本发明的有益效果是：
本发明提出一种基于FPGA的高速存储方案，通过在FPGA内部设计存储控制器对存储盘进行直接操作，同时对数据存储的过程进行优化，将数据处理阶段和存储阶段分开，充分利用FPGA并行处理的优势，克服了现有基于嵌入式存储方案速率较慢问题，极大提高了数据的存储速率。
另外，本发明还通过接收多路以太网数据，通过IRIG106封装，最终通过SATA II接口进行高速存储。用较经济的方法实现对多种数据的数字化和有效组合。采集模块基于双FIFO的数据缓冲机制，基于FPGA的IRIG106简化数据组帧格式，实现了对数据的快速、可靠地处理和存储。基于自定义的文件管理方式，该管理分为三层，第一层记录数据段的个数，第二层记录文件索引的起始位置和结束位置，第三层记录数据的名称，每一秒的结束的数据记录位置。最大程度地防止掉电或其它故障引起的数据丢失。
本发明可广泛应用于各种高速存储***。
附图说明
下面结合附图对本发明的具体实施方式作进一步说明：
图1是本发明一种实施例的电路结构框图；
图2是本发明SATA控制模块一种实施例的逻辑结构示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
本发明基于FPGA的IRIG106存储***，利用FPGA的并行处理的特性，从采集、封装、存储实现并行处理，大大提高了存储速率，如图1所示。
本实施例以4路采集模块为例，一种基于FPGA的IRIG106高速数据存储***，其利用FPGA实现，包括4路采集模块、IRIG106封装模块和存储控制模块；4路采集模块的输出端均与IRIG106封装模块的输入端连接，IRIG106封装模块的输出端与存储控制模块的输入端连接，存储控制模块用于与外部存储盘连接；4路采集模块、IRIG106封装模块和存储控制模块并行运行。
4路采集模块均接收以太网Ethernet数据，采集模块包括大FIFO和小FIFO；数据采集后通过双FIFO结构对数据进行缓存处理。双FIFO结构即一大一小两种容量FIFO的组合在一起，大FIFO用于缓存数据量较大的采集数据，小FIFO则用于存储当前采集数据的长度，每次在大FIFO中存储完一包数据，在小FIFO中存储数据包的长度，即写入的数据与长度一一对应。
本实施例中，IRIG106封装模块包括4路数据混合子模块和数据封装子模块，4路数据混合子模块用于将4路采集模块输出的数据进行数据混合，数据封装子模块用于将混合后的数据进行数据封装后输出到存储控制模块。
数据混合子模块包括混合FIFO；工作时，数据混合子模块按照预先设定的采集缓冲数据的长度，一次从4路采集模块中读取对应的数据长度及对应的数据包，将数据包缓存在混合FIFO中以供数据封装子模块读取。
数据混合子模块将4路采集数据混合：将4路数据包进行封装为一个大的数据包，用大数据包进行存储提高写入速度。
具体的，数据包最关键的是有效数据包的长度统计，由于接受的数据包长度不固定，无法预测多个数据包的总长度，IRIG106封装模块采用两级处理方式，第一级负责数据混合(数据混合子模块)，第二级负责数据的封装(数据封装子模块)。数据混合子模块按照采集缓冲数据的长度，一次从4路采集的缓冲区(大FIFO和小FIFO)读取对应的数据长度及对应的数据，将数据从新读出缓存在混合FIFO中，同时记录混合FIFO中缓存的数据量以及最后一包数据包的数据量，当总数据量超过设定封装包大小时，将总数据量减去最后一包的数据量，形成当前数据组包输出到数据封装子模块。
本实施例中，数据封装子模块用于将数据混合子模块输出的数据组包封装成IRIG106封装包；IRIG106封装包包括IRIG106数据包和IRIG106时间包；IRIG106数据包含有采集到的数据组包，IRIG106时间包含有对数据组包进行时间标记的数据。
具体的，IRIG106存储格式本身与存储盘关系比较紧密，需要对存储盘进行反复操作，本方案中将IRIG106存储格式进行简化，将IRIG106数据的封装与数据存储两个过程进行分离，减少关联提高数据写入速度。IRIG106封装包分为两种包格式：一种为IRIG106数据包，即采集到的数据包；一种为IRIG106时间包，即采集数据之外对数据进行时间标记包。数据封装如表1-1所示，时间包封装如表1-2所示，时间采集包可直接按照包格式组包，数据包需要对4路采集数据进行混合在组包。
表1-1数据包封装格式
Figure BDA0001252156440000071
表1-2时间包封装格式
Figure BDA0001252156440000081
如图2所示，本实施例中，存储控制模块为SATA控制模块，存储盘为SATA硬盘，SATA控制模块用于实现SATAII协议传输层、链路层以及物理层功能，兼容SATA 3.0标准。SATA控制模块包括文件管理子模块、主控制器逻辑子模块和物理接口子模块；文件管理子模块的输出端与数据封装子模块的输入端连接，数据封装子模块的输出端与主控制器逻辑子模块的输入端连接，主控制器逻辑子模块的输出端与物理接口子模块的输入端连接，物理接口子模块用于与外部存储盘连接。
SATA控制模块负责对SATA固态盘进行管理和数据读写，是存储板的核心功能单元，采用FPGA进行设计，全面实现SATAI工协议传输层、链路层以及物理层功能，兼容SATA3.0标准，最高支持6Gbps速率，本设计中采用A1tera 40nm系列FPGA实现，SATAII主控制器基本逻辑框图如图2所示，主要由3个功能模块组成，分别为物理层接口子模块SATA_PHY、主控制器逻辑子模块LOGIC_CTRL和文件管理子模块。其中，文件管理子模块还包括的用户接口模块USER_INF和DMA接口DMA_INF。用户接口模块USER_INF和DMA接口DMA_INF均与主控制逻辑子模块LOGIC_CTRL连接。用户接口模块USER_INF用于接收小数据包；DMA接口DMA_INF用于接收大数据包。
本实施例中，文件管理子模块用于对接收的IRIG106封装包进行自定义文件管理，自定义文件管理分为三个层次；第一层用于对数据段进行管理，记录存储盘中存储数据段的个数，第二层对文件索引的起始位置和结束位置进行管理，指示一段数据段索引的开始位置和结束位置，第三层对文件的名称、开始记录时间、数据存储的起始位置和结束位置进行管理，在记录开始时存储文件名称，记录的时间以及数据的起始位置，以后每一秒记录一次当前的时间以及当前记录位置。
本实施例中，当***异常掉电时，通过自定义文件管理找到掉电前一秒记录的结束位置，通过结束位置信息即恢复出完成的数据段。这样最多只丢失最后一秒的数据，通过该位置信息即可恢复出完成的数据段，可以保证异常掉电引起的数据丢失问题。
本发明提出一种基于FPGA的高速存储方案，通过在FPGA内部设计存储控制器对存储盘进行直接操作，同时对数据存储的过程进行优化，将数据处理阶段和存储阶段分开，充分利用FPGA并行处理的优势，克服了现有基于嵌入式存储方案速率较慢问题，极大提高了数据的存储速率。
另外，本发明还通过接收多路以太网数据，通过IRIG106封装，最终通过SATA II接口进行高速存储。用较经济的方法实现对多种数据的数字化和有效组合。采集模块基于双FIFO的数据缓冲机制，基于FPGA的IRIG106简化数据组帧格式，实现了对数据的快速、可靠地处理和存储。基于自定义的文件管理方式，该管理分为三层，第一层记记录数据段的个数，第二层记录文件索引的起始位置和结束位置，第三层记录数据的名称，每一秒的结束的数据记录位置。最大程度地防止掉电或其它故障引起的数据丢失。
本发明可广泛应用于各种高速存储***。
以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (9)

1.一种基于FPGA的IRIG106高速数据存储***，其特征在于，其利用FPGA实现，包括多路采集模块、IRIG106封装模块和存储控制模块；所述多路采集模块的输出端均与IRIG106封装模块的输入端连接，所述IRIG106封装模块的输出端与存储控制模块的输入端连接，所述存储控制模块用于与外部存储盘连接；所述多路采集模块、IRIG106封装模块和存储控制模块并行运行，所述存储控制模块包括文件管理子模块、主控制器逻辑子模块和物理接口子模块；所述IRIG106封装模块包括多路数据混合子模块和数据封装子模块，所述多路采集模块的输出端与多路数据混合子模块的输入端连接，所述数据封装子模块的输出端与文件管理子模块的输入端连接，所述文件管理子模块的输出端与主控制器逻辑子模块的输入端连接，所述主控制器逻辑子模块的输出端与物理接口子模块的输入端连接，所述物理接口子模块用于与外部存储盘连接。
2.根据权利要求1所述的一种基于FPGA的IRIG106高速数据存储***，其特征在于，所述多路采集模块包括大FIFO和小FIFO；所述大FIFO用于缓存数据量较大的采集数据，小FIFO用于存储当前采集数据的长度；所述多路采集模块每次在大FIFO中存储完一数据包，在小FIFO中存储该数据包的长度，即写入的数据包与数据包长度一一对应。
3.根据权利要求1或2所述的一种基于FPGA的IRIG106高速数据存储***，其特征在于，所述多路数据混合子模块用于将多路采集模块输出的数据进行数据混合，所述数据封装子模块用于将混合后的数据进行数据封装后输出到存储控制模块。
4.根据权利要求3所述的一种基于FPGA的IRIG106高速数据存储***，其特征在于，所述数据混合子模块包括混合FIFO；工作时，所述数据混合子模块按照预先设定的采集缓冲数据的长度，一次从多路采集模块中读取对应的数据长度及对应的数据包，将数据包缓存在混合FIFO中以供数据封装子模块读取。
5.根据权利要求4所述的一种基于FPGA的IRIG106高速数据存储***，其特征在于，工作时，所述数据混合子模块记录混合FIFO中已缓存的总数据量和最后一包数据的数据量，当总数据量超过设定封装包大小时，将总数据量减去最后一包数据的数据量，形成当前数据组包输出到数据封装子模块。
6.根据权利要求3所述的一种基于FPGA的IRIG106高速数据存储***，其特征在于，所述数据封装子模块用于将数据混合子模块输出的数据组包封装成IRIG106封装包；所述IRIG106封装包包括IRIG106数据包和IRIG106时间包；所述IRIG106数据包含有采集到的数据组包，所述IRIG106时间包含有对数据组包进行时间标记的数据。
7.根据权利要求1所述的一种基于FPGA的IRIG106高速数据存储***，其特征在于，所述文件管理子模块用于对接收的IRIG106封装包进行自定义文件管理，所述自定义文件管理分为三个层次；第一层用于对数据段进行管理，记录外部存储盘中存储数据段的个数，第二层对文件索引的起始位置和结束位置进行管理，指示一段数据段索引的开始位置和结束位置，第三层对文件的名称、开始记录时间、数据存储的起始位置和结束位置进行管理，在记录开始时存储文件名称，记录的时间以及数据的起始位置，以后每一秒记录一次当前的时间以及当前记录位置。
8.根据权利要求7所述的一种基于FPGA的IRIG106高速数据存储***，其特征在于，当***异常掉电时，通过自定义文件管理找到掉电前一秒记录的结束位置，通过结束位置信息即恢复出完成的数据段。
9.根据权利要求1、2、4、5、6、7或8所述的一种基于FPGA的IRIG106高速数据存储***，其特征在于，所述存储控制模块为SATA控制模块，所述存储盘为SATA硬盘，所述SATA控制模块用于实现SATAII协议传输层、链路层以及物理层功能，兼容SATA3.0标准。
CN201710176256.1A 2017-03-22 2017-03-22 一种基于fpga的irig106高速数据存储*** Active CN107092440B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710176256.1A CN107092440B (zh) 2017-03-22 2017-03-22 一种基于fpga的irig106高速数据存储***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710176256.1A CN107092440B (zh) 2017-03-22 2017-03-22 一种基于fpga的irig106高速数据存储***

Publications (2)

Publication Number Publication Date
CN107092440A CN107092440A (zh) 2017-08-25
CN107092440B true CN107092440B (zh) 2020-07-24

Family

ID=59646334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710176256.1A Active CN107092440B (zh) 2017-03-22 2017-03-22 一种基于fpga的irig106高速数据存储***

Country Status (1)

Country Link
CN (1) CN107092440B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112685198A (zh) * 2020-12-29 2021-04-20 湖南博匠信息科技有限公司 一种提高***实时性的方法及嵌入式数据实时采集***
CN113722271B (zh) * 2021-07-20 2023-11-21 湖南艾科诺维科技有限公司 用于数据采集回放的文件管理方法、***及介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1752981A (zh) * 2005-10-26 2006-03-29 东北大学 即插即用高速多通道智能化综合数据采集***
CN101478462A (zh) * 2008-12-17 2009-07-08 成都市华为赛门铁克科技有限公司 存储数据读取和写入的装置和方法及固态硬盘
CN102523198A (zh) * 2011-11-28 2012-06-27 曙光信息产业股份有限公司 一种多路数据采集卡
CN102999644A (zh) * 2011-11-22 2013-03-27 北京泛华恒兴科技有限公司 多功能隔离式数据采集卡
CN103577574A (zh) * 2013-11-05 2014-02-12 中船重工（武汉）凌久电子有限责任公司 一种基于nand flash的高可靠线性文件***
CN105426329A (zh) * 2015-10-30 2016-03-23 北京遥测技术研究所 基于嵌入式万兆网硬协议栈的信号高速采集转发实现方法
CN106325162A (zh) * 2016-09-20 2017-01-11 浙江工业大学 一种嵌入式智能化机电设备状态监测***

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1752981A (zh) * 2005-10-26 2006-03-29 东北大学 即插即用高速多通道智能化综合数据采集***
CN101478462A (zh) * 2008-12-17 2009-07-08 成都市华为赛门铁克科技有限公司 存储数据读取和写入的装置和方法及固态硬盘
CN102999644A (zh) * 2011-11-22 2013-03-27 北京泛华恒兴科技有限公司 多功能隔离式数据采集卡
CN102523198A (zh) * 2011-11-28 2012-06-27 曙光信息产业股份有限公司 一种多路数据采集卡
CN103577574A (zh) * 2013-11-05 2014-02-12 中船重工（武汉）凌久电子有限责任公司 一种基于nand flash的高可靠线性文件***
CN105426329A (zh) * 2015-10-30 2016-03-23 北京遥测技术研究所 基于嵌入式万兆网硬协议栈的信号高速采集转发实现方法
CN106325162A (zh) * 2016-09-20 2017-01-11 浙江工业大学 一种嵌入式智能化机电设备状态监测***

Also Published As

Publication number Publication date
CN107092440A (zh) 2017-08-25

Similar Documents

Publication Publication Date Title
CN107133011B (zh) 一种示波记录仪的多通道数据存储方法
EP2908251B1 (en) Method and device for processing data
CN107092440B (zh) 一种基于fpga的irig106高速数据存储***
CN109698824B (zh) 一种fc-ae-1553协议转换多协议多通道数据记录***
CN110968534B (zh) 一种基于fpga的多通道分片合并处理方法及***
US10205673B2 (en) Data caching method and device, and storage medium
CN105573922B (zh) 一种实现数据格式转换的方法和装置
CN110687858A (zh) 一种多通道脉冲信号的同步采集和传输***
CN103246754B (zh) 一种高速数字信号采集、存储***
CN102497575B (zh) 一种多片面阵ccd的筛选测试***
CN103517085B (zh) 一种基于视频解码设计实现远程服务器管理的方法
CN114090472A (zh) 基于ddr实现大规模fifo数据处理的***、方法、装置、处理器及其存储介质
CN105243037A (zh) 基于fpga的多通道数据记录与回放方法
CN207115383U (zh) 一种基于fpga+emmc存储阵列的存储***
CN110232029B (zh) 一种基于索引的fpga中ddr4包缓存的实现方法
CN105335323A (zh) 一种数据突发的缓存装置和方法
CN105446699A (zh) 数据帧队列管理方法
CN202444561U (zh) 一种用于CameraLink相机的高速数字图像记录仪
CN101594305B (zh) 一种报文处理方法及装置
CN101793557A (zh) 高分辨率成像仪数据实时采集***及方法
CN102571535B (zh) 一种数据延迟装置、方法及通信***
CN113806277B (zh) 基于srio协议的fpga与dsp的数据传输***
CN102012948A (zh) 基于usb的数据实时采集和存储***及方法
CN112637602B (zh) 一种jpeg接口及数字图像处理***
CN203071936U (zh) 用于数据记录与回放的装置及***

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant