CN107066421A - 一种示波器及其采集数据上报方法 - Google Patents

Abstract

本发明实施例提供了一种示波器中采集数据上报方法，包括：FPGA数据采集侧采集数据并将采集到的数据写入RAM中；CPU从所述RAM中获取数据，并对从所述RAM中获得的数据进行组合后生成一屏数据。由于这种方式每次传送的数据量很小，因此，数据发送过程中不需要中断示波器的数据采集；而且，由于数据获取频率比较高，而每次传送的数据量很小，也就不需要对数据设置非常高的压缩比甚至常常不需要设置压缩比，这就避免了大比例的数据压缩造成的数据丢失问题。本发明实施例还提供了一种示波器。

Description

一种示波器及其采集数据上报方法

技术领域

本发明涉及示波技术领域，具体涉及一种示波器及其采集数据上报方法。

背景技术

示波器的ROLL(滚动)模式主要用于测量低速信号，比如，电源输出的上电时序信号测量、电机转速的监控等等。其特点是待测信号的频率低，示波器工作在低采样率(通常在10M/s以下)模式下。在这种低采样率模式下没有死区时间，因此，示波器采集到的每个点都会显示在屏幕上。

图1为现有示波器内部结构框图，如图1所示，FPGA数据采集侧采集数据之后，会将数据上报给CPU进行后续处理。在RUN状态下，对采集数据的保存方式为：将采集到的数据连续不断地写入外部存储器，在这个过程中，老的数据不断被新的数据覆盖掉，存储器中始终保存当前屏幕上的一屏数据。

但是，在上述数据保存方式下，由于采集过程不能停止，外部存储器一直被写操作占用，而FPGA内部的存储空间有限，不具备存储一屏数据的存储空间。在这种情况下，为了将一屏数据上报给CPU进行数据计算，通常采用以下几种方案：

1)RUN状态不支持测量功能，用户按下STOP键停止数据采集后，才从外部存储器读取一屏的数据做测量；

2)采用大比例压缩，将一屏数据压缩后存入FPGA内部存储器，再上报给软件。

但是，显而易见的，上述方案都有各自的缺陷。第一，停止数据采集后进行数据上报，此方式不能保证采集的实时性且过于繁琐；第二，针对进行大比例压缩后对数据进行上报的方式，由于对数据进行了大比例的压缩，波形的细节信息会丢失，容易导致测量结果的误差较大，以存储深度为14M的情况为例，FPGA内部的存储资源无法存储这么多的数据，必须要做大比例的压缩，如果输入信号的频率较高，每个周期的点就会相对少，这样在计算与水平相关的参数时就会带来较大误差。

然而，除上述方案之外，如果直接将存储空间扩至足够大，却会大大提高示波器的成本，对存储资源也是一种浪费。

发明内容

为了至少部分地解决现有技术中存在的问题，本发明实施例期望提供一种示波器及其采集数据上报方法。

本发明实施例提供了一种示波器中的采集数据上报方法，所述方法包括：

FPGA数据采集侧采集数据并将采集到的数据写入RAM中；

CPU从所述RAM中获取数据，并对从所述RAM中获得的数据进行组合后生成一屏数据。

上述方案中，所述CPU从所述RAM中获取数据，包括：

FPGA数据采集侧按照第一预设时间间隔对RAM的写地址和读地址进行查询，并确定出所述写地址和读地址的差COUNT，根据所确定的COUNT确定出RAM中当前存储的数据量，当RAM中当前存储的数据量大于预设阈值时，将RAM中的数据发送给CPU；或者，

上述方案中，所述CPU从所述RAM中获取数据，包括：

所述CPU按照第二预设时间间隔对RAM中的写地址和读地址进行查询，并确定出RAM中写地址和读地址的差COUNT，根据所确定的COUNT确定出RAM中当前存储的数据量，当RAM中当前存储的数据量大于预设阈值时，读取RAM中的数据。

上述方案中，所述将RAM中的数据发送给CPU之前，所述方法还包括：

当满足以下条件时，向RAM配置压缩比，并按照配置的压缩比对RAM中的数据进行压缩：

S×T>D；

其中，S为示波器当前时基的采样率，具体为：每秒从连续信号中提取并组成离散信号的采样点个数；T为CPU访问间隔，单位为秒；D为RAM存储空间大小。

上述方案中，所述向RAM配置的压缩比C满足以下条件：

S×T÷C<D；

其中，S为示波器当前时基的采样率；T为CPU访问间隔，单位为秒；D为RAM存储空间大小。

本发明实施例还提供了一种示波器，所述示波器包括：采集模块、存储模块及处理模块；其中，

所述采集模块，用于采集数据并将采集到的数据写入存储模块中；

所述存储模块由RAM实现，用于存储采集模块写入的数据；

所述处理模块由CPU实现，用于从所述存储模块中获取数据，并对获得的数据进行组合后生成一屏数据。

上述方案中，所述存储模块，还用于按照第一预设时间间隔对本地的写地址和读地址进行查询，并确定出所述写地址和读地址的差COUNT，根据所确定的COUNT确定出本地当前存储的数据量，当本地当前存储的数据量大于预设阈值时，将本地存储的数据发送给处理模块。

上述方案中，所述处理模块，还用于按照第二预设时间间隔对存储模块中的写地址和读地址进行查询，并确定出存储模块中写地址和读地址的差COUNT，根据所确定的COUNT确定出存储模块中当前存储的数据量，当存储模块中当前存储的数据量大于预设阈值时，读取存储模块中的数据。

上述方案中，所述示波器还包括：配置模块和压缩模块，其中，

所述配置模块，用于在处理模块从所述存储模块中获取数据之前，在满足以下条件时，向存储模块配置压缩比：

S×T>D；

其中，S为示波器当前时基的采样率；T为CPU访问间隔，单位为秒；D为存储模块的存储空间大小；

所述压缩模块，用于按照配置模块配置的压缩比对存储模块中的数据进行压缩。

上述方案中，所述向存储模块配置的压缩比C满足以下条件：

S×T÷C<D；

其中，S为示波器当前时基的采样率；T为CPU访问间隔，单位为秒；D为存储模块的存储空间大小。

与现有技术相比，本发明实施例至少具备以下优点：

根据本发明实施例提供的示波器中的测量数据上报方法，是在数据采集过程中，将采集到的数据写入RAM中，之后，CPU从所述RAM中获取数据并对从RAM中获得的数据进行组合后生成一屏数据。首先这种方式每次传送的数据量是很小的，数据发送过程中不需要中断示波器的数据采集；而且，由于数据获取的频率比较高，而每次传送的数据量很小，也就不需要对数据设置非常高的压缩比甚至常常不需要设置压缩比，这就避免了大比例的数据压缩造成的数据丢失问题；另外，依照这种方案，也不需要在示波器中设置非常大的存储空间，也就降低了示波器成本，也节省了存储资源。

附图说明

图1为现有技术中示波器基本结构图；

图2本发明示波器中采集数据上报方法的流程图；

图3为本发明示波器在一种实施方式中的基本结构示意图；

图4为本发明示波器第二种实施方式中的基本结构示意图。

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。

实施例一

参照图2，示出了本发明一种示波器中测量数据上报方法的步骤流程图，该方法具体可以包括：

步骤201、采集数据并将采集到的数据写入RAM中；

具体实现时，在现场可编程门阵列(FPGA，Field-Programmable Gate Array)数据采集侧设置一个小的随机存取存储器(RAM，Random Access Memory)，该RAM用于FPGA数据采集侧采集到的数据。

步骤202、CPU从所述RAM中获取数据；

这一步骤中，可以由FPGA数据采集侧主动将数据上报给CPU；或者，由CPU主动从RAM中获取数据；其具体实现如下：

a、主动向CPU上报数据的方案具体为：

FPGA数据采集侧按照第一预设时间间隔对RAM的写地址和读地址进行查询，并确定出所述写地址和读地址的差COUNT，根据所确定的COUNT确定出RAM中当前存储的数据量，当RAM中当前存储的数据量大于预设阈值时，将RAM中的数据发送给CPU。

b、CPU主动从RAM中获取数据的方案具体为：

CPU按照第二预设时间间隔对RAM中的写地址和读地址进行查询，并确定出RAM中写地址和读地址的差COUNT，根据所确定的COUNT确定出RAM中当前存储的数据量，当RAM中当前存储的数据量大于预设阈值时，读取RAM中的数据；具体的，CPU可以通过读端口读取RAM中的数据。

具体的，RAM中的数据按照先入先出的原则进行输出。

实际应用中，所述第一预设时间间隔和第二预设时间间隔的取值可以根据实际需要进行设置和调整，所述第一预设时间间隔和第二预设时间间隔的取值可以相同也可以不同；所述COUNT的取值也可以根据需要进行设置和调整。

步骤203、CPU对从RAM中获得的数据进行组合后生成一屏数据。

CPU每次从RAM中获得的数据属于一屏数据的一小部分，举例来说，假设一屏数据包括100点数据，则可根据时间需要将COUNT设置为10点数据的存储量，则RAM中每写满10点数据后，即发送给CPU，由CPU对从RAM中获得的数据进行组合得到一屏数据。

具体实现时，CPU从获得的数据中确定出一屏数据的头数据和尾数据，即可将头数据、尾数据及头数据和尾数据之间的数据共同组成一屏数据，从而对一屏数据进行分析并得到相应的分析结果。

在本发明的一种可选实施方式中，所述将RAM中的数据发送给CPU之前，所述方法还包括：

当满足以下条件时，向RAM配置压缩比，并按照配置的压缩比对RAM中的数据进行压缩：

S×T>D；

其中，S为ROLL模式下示波器当前时基的采样率，具体为：每秒从连续信号中提取并组成离散信号的采样点个数；T为CPU访问间隔，单位为秒；D为RAM存储空间大小。

具体的，向RAM配置的压缩比C需满足以下条件：

S×T÷C<D；

其中，S为ROLL模式下示波器当前时基的采样率；T为CPU访问间隔，单位为秒；D为RAM存储空间大小。

只有当压缩比C满足上述条件，按照设置的压缩比对RAM中的数据进行压缩才能保证数据不会丢失。

举例来说，当示波器的存储深度设置为1.4M时，假设ROLL模式下50ms时基的采样率S＝2M、RAM存储空间D＝10000、CPU访问间隔T＝0.05(50ms)，则压缩比C需要设置在10以上才能保证数据不丢失。而当ROLL模式下500ms时基的采样率S＝200K、RAM存储空间D＝10000、CPU访问间隔T＝0.05时，压缩比C设置为1即可保证数据不丢失；而在以上两个示例中，将时基调整为大于500ms的值后C设置为1就能满足要求。

综上，本发明实施例提供的示波器中的测量数据上报方法，是在数据采集过程中，将采集到的数据写入RAM中，之后，CPU从所述RAM中获取数据并对从RAM中获得的数据进行组合后生成一屏数据。首先这种方式每次传送的数据量是很小的，数据发送过程中不需要中断示波器的数据采集；而且，由于数据获取的频率比较高，而每次传送的数据量很小，也就不需要对数据设置非常高的压缩比甚至常常不需要设置压缩比，这就避免了大比例的数据压缩造成的数据丢失问题；另外，依照这种方案，也不需要在示波器中设置非常大的存储空间，也就降低了示波器成本，也节省了存储资源。

实施例二

参照图3，示出了本发明一种示波器的结构框图，所述示波器包括：采集模块31、存储模块32和处理模块33；其中，

所述采集模块31，用于采集数据并将采集到的数据写入存储模块中；

所述存储模块32由RAM实现，用于存储采集模块写入的数据；

所述处理模块33由CPU实现，用于从所述存储模块中获取数据，并对获得的数据进行组合后生成一屏数据。

在本发明的一种可选实施方式中，所述存储模块32，还用于按照第一预设时间间隔对本地的写地址和读地址进行查询，并确定出所述写地址和读地址的差COUNT，根据所确定的COUNT确定出本地当前存储的数据量，当本地当前存储的数据量大于预设阈值时，将本地存储的数据发送给处理模块33。

在本发明的另一种可选实施方式中，所述处理模块33，还用于按照第二预设时间间隔对存储模块32中的写地址和读地址进行查询，并确定出存储模块32中写地址和读地址的差COUNT，根据所确定的COUNT确定出存储模块32中当前存储的数据量，当存储模块32中当前存储的数据量大于预设阈值时，读取存储模块32中的数据。

在本发明的一种可选实施方式中，参见图4，所述示波器还包括：配置模块34和压缩模块35，其中，

所述配置模块34，用于在处理模块33从所述存储模块中获取数据之前，在满足以下条件时，向存储模块32配置压缩比：

S×T>D；

其中，S为示波器当前时基的采样率，具体为：每秒从连续信号中提取并组成离散信号的采样点个数；T为CPU访问间隔，单位为秒；D为存储模块32的存储空间大小；

所述压缩模块35，用于按照配置模块34配置的压缩比对存储模块32中的数据进行压缩。

具体的，所述向存储模块32配置的压缩比C满足以下条件：

S×T÷C<D；

其中，S为示波器当前时基的采样率；T为CPU访问间隔，单位为秒；D为存储模块的存储空间大小。

在具体实施过程中，上述采集模块31、存储模块32、处理模块33、配置模块34和压缩模块35均可以由示波器内的中央处理器(CPU，Central Processing Unit)、微处理器(MPU，Micro Processing Unit)、数字信号处理器(DSP，Digital Signal Processor)或可编程逻辑阵列(FPGA，Field－Programmable Gate Array)来实现。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本发明实施例是参照根据本发明实施例的方法、终端设备(***)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本发明所提供的一种示波器及其采集数据上报方法，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，根据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种示波器中的采集数据上报方法，其特征在于，所述方法包括：

FPGA数据采集侧采集数据并将采集到的数据写入RAM中；

CPU从所述RAM中获取数据，并对从所述RAM中获得的数据进行组合后生成一屏数据。

2.根据权利要求1所述的方法，其特征在于，所述CPU从所述RAM中获取数据，包括：

FPGA数据采集侧按照第一预设时间间隔对RAM的写地址和读地址进行查询，并确定出所述写地址和读地址的差COUNT，根据所确定的COUNT确定出RAM中当前存储的数据量，当RAM中当前存储的数据量大于预设阈值时，将RAM中的数据发送给CPU。

3.根据权利要求1所述的方法，其特征在于，所述CPU从所述RAM中获取数据，包括：

所述CPU按照第二预设时间间隔对RAM中的写地址和读地址进行查询，并确定出RAM中写地址和读地址的差COUNT，根据所确定的COUNT确定出RAM中当前存储的数据量，当RAM中当前存储的数据量大于预设阈值时，读取RAM中的数据。

4.根据权利要求1至3其中任一项所述的方法，其特征在于，所述将RAM中的数据发送给CPU之前，所述方法还包括：

当满足以下条件时，向RAM配置压缩比，并按照配置的压缩比对RAM中的数据进行压缩：

S×T>D；

其中，S为示波器当前时基的采样率，具体为：每秒从连续信号中提取并组成离散信号的采样点个数；T为CPU访问间隔，单位为秒；D为RAM存储空间大小。

5.根据权利要求4所述的方法，其特征在于，所述向RAM配置的压缩比C满足以下条件：

S×T÷C<D；

其中，S为示波器当前时基的采样率；T为CPU访问间隔，单位为秒；D为RAM存储空间大小。

6.一种示波器，其特征在于，所述示波器包括：采集模块、存储模块及处理模块；其中，

所述采集模块，用于采集数据并将采集到的数据写入存储模块中；

所述存储模块由RAM实现，用于存储采集模块写入的数据；

所述处理模块由CPU实现，用于从所述存储模块中获取数据，并对获得的数据进行组合后生成一屏数据。

7.根据权利要求6所述的示波器，其特征在于，所述存储模块，还用于按照第一预设时间间隔对本地的写地址和读地址进行查询，并确定出所述写地址和读地址的差COUNT，根据所确定的COUNT确定出本地当前存储的数据量，当本地当前存储的数据量大于预设阈值时，将本地存储的数据发送给处理模块。

8.根据权利要求6所述的示波器，其特征在于，所述处理模块，还用于按照第二预设时间间隔对存储模块中的写地址和读地址进行查询，并确定出存储模块中写地址和读地址的差COUNT，根据所确定的COUNT确定出存储模块中当前存储的数据量，当存储模块中当前存储的数据量大于预设阈值时，读取存储模块中的数据。

9.根据权利要求6至8其中任一项所述的示波器，其特征在于，所述示波器还包括：配置模块和压缩模块，其中，

所述配置模块，用于在处理模块从所述存储模块中获取数据之前，在满足以下条件时，向存储模块配置压缩比：

S×T>D；

其中，S为示波器当前时基的采样率；T为CPU访问间隔，单位为秒；D为存储模块的存储空间大小；

所述压缩模块，用于按照配置模块配置的压缩比对存储模块中的数据进行压缩。

10.根据权利要求9所述的示波器，其特征在于，所述向存储模块配置的压缩比C满足以下条件：

S×T÷C<D；

其中，S为示波器当前时基的采样率；T为CPU访问间隔，单位为秒；D为存储模块的存储空间大小。