CN107026015A - 层叠电子部件 - Google Patents

层叠电子部件 Download PDF

Info

Publication number
CN107026015A
CN107026015A CN201610827306.3A CN201610827306A CN107026015A CN 107026015 A CN107026015 A CN 107026015A CN 201610827306 A CN201610827306 A CN 201610827306A CN 107026015 A CN107026015 A CN 107026015A
Authority
CN
China
Prior art keywords
layer
insulating barrier
electrode layer
reacting part
axle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610827306.3A
Other languages
English (en)
Other versions
CN107026015B (zh
Inventor
冈井圭祐
田中博文
野田洋平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN107026015A publication Critical patent/CN107026015A/zh
Application granted granted Critical
Publication of CN107026015B publication Critical patent/CN107026015B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Inorganic Chemistry (AREA)

Abstract

一种层叠电子部件，具备沿着第三轴的方向交替层叠有与包含第一轴及第二轴的平面实质上平行的内部电极层和电介质层的元件主体，在元件主体的第一轴的方向上相互相对的一对端面上分别具备绝缘层，在元件主体的第二轴的方向上相互相对的一对端面上分别具备与内部电极层电连接的外部电极，内部电极层的第一轴方向的端部从电介质层的第一轴方向的端部沿第一轴的方向以规定的引入距离向内侧引入，内部电极层的主成分为Ni，在内部电极层的第一轴方向的端部和绝缘层之间存在反应部，反应部中含有Ti和Zn，反应部的Ti的含量为0.1重量％以上且低于20重量％，反应部的Zn的含量为0.1重量％以上且低于10重量％。

Description

层叠电子部件
技术领域
本发明涉及层叠电子部件。
背景技术
近年来，随着手机等数码电子设备所使用的电子电路的高密度化，对电子部件的小型化的要求日益提高，构成该电路的层叠电子部件的小型化、大电容化迅速地发展。
在专利文献1中提出了一种为了提高电极材料的使用效率或增大静电电容或提高精度等而消除了侧间隙的结构的层叠陶瓷电容器。但是，由于内部电极在陶瓷烧结体的侧面露出，因此，存在耐电压降低等的问题。
另外，如专利文献2所示，还已知一种为了提高绝缘耐压而设置侧间隙的层叠陶瓷电子部件。但是，如专利文献2所示，仅在元件主体的侧面形成合成树脂或烧结玻璃，元件主体的侧面与由合成树脂或玻璃构成的侧间隙的粘接性变得不充分。因此，本发明人等发现了，内部电极层的端部未被侧间隙充分地包覆，不同的层的内部电极层的端部彼此接近，易于产生泄漏电流，电阻值的不均匀变大。
专利文献1：日本特公平2-30570号公报
专利文献2：日本特开平11-340081号公报
发明内容
本发明是鉴于上述的实际情况而完成的，其目的在于，提供一种电阻值的不均匀小的层叠电子部件。
为了达成上述目的，本发明的层叠电子部件如下所述。
[1]一种层叠电子部件，其特征在于，具备沿着第三轴的方向交替地层叠有与包含第一轴及第二轴的平面实质上平行的内部电极层和电介质层的元件主体，
在所述元件主体的所述第一轴的方向上相互相对的一对端面(侧面)上分别具备绝缘层，
在所述元件主体的所述第二轴的方向上相互相对的一对端面上分别具备与所述内部电极层电连接的外部电极，
所述内部电极层的所述第一轴方向的端部从所述电介质层的所述第一轴方向的端部沿所述第一轴的方向以规定的引入距离向内侧引入，
所述内部电极层的主成分为Ni，
在所述内部电极层的所述第一轴方向的端部和所述绝缘层之间存在反应部，
所述反应部中含有Ti和Zn，
所述反应部的Ti的含量为0.1重量％以上且低于20重量％，
所述反应部的Zn的含量为0.1重量％以上且低于10重量％。
根据本发明，通过在内部电极层和绝缘层之间存在含有规定量的Ti及Zn的反应部，可以缩小电阻值的不均匀。在此，“电阻值的不均匀小”是“每个层叠电子部件的电阻值的差异小”，即，“关于电阻，层叠电子部件的个体差小”。
作为上述[1]的具体的方式，可例示下述方式。
[2]如所述[1]所记载的层叠电子部件，其中，
所述反应部中还含有选自Mg及Al中的任一种以上。
[3]如所述[1]或[2]所记载的层叠电子部件，其中，
所述绝缘层含有Ti及Zn，还含有选自Mg及Al中的任一种以上。
[4]如所述[1]～[3]中任一项所记载的层叠电子部件，其中，
在将所述反应部的沿着所述第一轴的宽度的元件主体的平均设为W2a，
且将所述元件主体的沿着所述第一轴的宽度设为W0的情况下，
W2a相对于W0的比例为0.33％～3.33％。
[7]一种层叠电子部件的制造方法，其特征在于，
具有：
与第一轴的方向连续，将形成有与包含第一轴及第二轴的平面实质上平行的内部电极图案层的生片沿第三轴的方向层叠，得到生坯层叠体的工序；
将所述生坯层叠体以得到与包含第二轴及第三轴的平面平行的切断面的方式切断，得到生坯芯片的工序；
烧成所述生坯芯片，得到内部电极层和电介质层交替地层叠的元件主体的工序；
通过向所述元件主体的第一轴方向的端面涂布绝缘层用膏体并进行烧结，从而得到形成有绝缘层的陶瓷烧结体的工序；
通过在所述陶瓷烧结体的第二轴方向的端面上烧结外部电极用膏体，得到形成有外部电极的层叠电子部件的工序，
所述内部电极层的所述第一轴方向的端部从所述电介质层的所述第一轴方向的端部沿所述第一轴的方向以规定的引入距离向内侧引入，
所述内部电极层的主成分为Ni，
在所述内部电极层的所述第一轴方向的端部和所述绝缘层之间存在反应部，
所述反应部中含有Ti和Zn，
所述反应部的Ti的含量为0.1重量％以上且低于20重量％，
所述反应部的Zn的含量为0.1重量％以上且低于10重量％。
附图说明
图1是本发明的实施方式所涉及的层叠陶瓷电容器的概略截面图。
图2是沿着图1所示的II‐II线的截面图。
图3是图2的主要部分放大图。
图4是表示图1所示的层叠陶瓷电容器的制造过程中的生片的层叠工序的概略截面图。
图5Aa是表示沿着图4所示的V‐V线的第n层内部电极图案层的一部分的平面图，图5Ab是表示第n+1层内部电极图案层的一部分的平面图。
图5B是表示沿着图4所示的V‐V线的内部电极图案层的一部分的平面图。
图6A是与将图4所示的生片层叠后的层叠体的X‐Z轴平面平行的概略截面图。
图6B是将与图4所示的生片层叠后的层叠体的Y‐Z轴平面平行的概略截面图。
符号的说明
2…层叠陶瓷电容器
3…元件主体
4…陶瓷烧结体
6…第一外部电极
8…第二外部电极
10…内侧电介质层
10a…内侧生片
11…外装区域
11a…外侧生片
12…内部电极层
12A、12B…引出部
12a…内部电极图案层
13…内装区域
13a…内部层叠体
14…电容区域
15A、15B…引出区域
16…绝缘层
16a…绝缘层延长部
18…反应部
20…高度差吸收层
32…内部电极图案层的间隙。
具体实施方式
基于本实施方式，参照附图进行详细的说明，但本发明不仅限定于以下说明的实施方式。
另外，就以下记载的构成要素而言，包括本领域技术人员可容易假定的要素，也包括实质上相同的要素。另外，以下记载的构成要素可以适当组合。
以下，基于附图所示的实施方式说明本发明。
层叠陶瓷电容器的整体结构
作为本实施方式所涉及的层叠电子部件的一个实施方式，说明层叠陶瓷电容器的整体结构。
如图1所示，本实施方式所涉及的层叠陶瓷电容器2具有陶瓷烧结体4、第一外部电极6和第二外部电极8。另外，如图2所示，陶瓷烧结体4具有元件主体3和绝缘层16。
元件主体3具有与包含X轴及Y轴的平面实质上平行的内侧电介质层10和内部电极层12，在内侧电介质层10之间，沿着Z轴的方向交替地层叠有内部电极层12。在此，“实质上平行”是指大部分平行，但也可以具有稍微不平行的部分，内部电极层12和内侧电介质层10是稍微具有凹凸或倾斜的内容。
交替地层叠有内侧电介质层10和内部电极层12的部分是内装区域13。
另外，元件主体3在其层叠方向Z(Z轴)的两端面具有外装区域11。外装区域11通过将比构成内装区域13的内侧电介质层10更厚的外侧电介质层层叠多层而形成。
此外，以下，有时将“内侧电介质层10”及“外侧电介质层”统一记载为“电介质层”。
构成内侧电介质层10及外装区域11的电介质层的材质也可以相同，也可以不同，没有特别限定，例如以ABO3等钙钛矿结构的电介质材料或铌酸碱系陶瓷为主成分而构成。
ABO3中，A为例如Ca、Ba、Sr等至少一种，B为Ti、Zr等至少一种。A/B的摩尔比没有特别限定，为0.980～1.020。
除此之外，作为副成分，可举出二氧化硅、氧化铝、氧化镁那样的碱金属化合物、氧化锰、稀土元素氧化物、氧化钒等，但不限定于此。其含量也只要根据组成等适当决定即可。
此外，作为副成分，通过使用二氧化硅、氧化铝，可以降低烧成温度。另外，作为副成分，通过使用氧化镁那样的碱金属化合物、氧化锰、稀土元素氧化物、氧化钒，可以改善寿命。
本实施方式的内侧电介质层10及外侧电介质层的层叠数只要根据用途适当决定即可。
交替地层叠的一方的内部电极层12具有相对于在陶瓷烧结体4的Y轴方向第一端部的外侧形成的第一外部电极6的内侧进行电连接的引出部12A。另外，交替地层叠的另一方的内部电极层12具有相对于在陶瓷烧结体4的Y轴方向第二端部的外侧形成的第二外部电极8的内侧进行电连接的引出部12B。
内装区域13具有电容区域14和引出区域15A、15B。电容区域14是内部电极层12沿着层叠方向夹持内侧电介质层10而层叠的区域。引出区域15A是位于与外部电极6连接的内部电极层12的引出部12A之间的区域。引出区域15B是位于与外部电极8连接的内部电极层12的引出部12B之间的区域。
内部电极层12所含有的导电材的主成分为Ni，但作为副成分，也可以含有构成电介质层的成分等。内部电极层12也可以使用市售的电极用膏体形成，内部电极层12的厚度只要根据用途等适当决定即可。
如图2所示，在陶瓷烧结体4的X轴方向的两端面具备覆盖元件主体3的内部电极层12的端面的绝缘层16。
另外，本实施方式中，由层叠方向(Z轴方向)上邻接的内侧电介质层10夹持的内部电极层12的X轴方向端部从元件主体3的X轴方向端面即内侧电介质层10的X轴方向端部沿X轴方向以规定的引入距离向内侧引入。
内部电极层12的X轴方向的端部的引入根据例如形成内部电极层12的材料和形成内侧电介质层10的材料的烧结收缩率的不同而形成。另外，通过将形成绝缘层16之前的元件主体3的X轴方向的端面，通过滚筒研磨等进行研磨，也可调整内部电极层12的X轴方向的端部的引入距离。
本实施方式中，如图3所示，在内部电极层12的X轴方向的端部和绝缘层16之间存在含有规定量的Ti和Zn的反应部18。反应部18是Ni、Ti及Zn的化合物均匀地被生成为膜状的反应部，具有绝缘的效果。
本实施方式中，通过在内部电极层12的X轴方向的端部和绝缘层16之间具有反应部18，内部电极层12的X轴方向的端部成为充分绝缘化的状态，并且内部电极层12的X轴方向的端部和内侧电介质层10的粘接性提高。因此，可抑制泄漏电流的产生，可缩小电阻值的不均匀。
此外，优选在本实施方式的内部电极层12的X轴方向的所有的端部存在反应部18，但也可以不在内部电极层12的X轴方向的一部分端部存在反应部18。
反应部18的Ti的含量为0.1重量％以上且低于20重量％。由此，可形成与Ni的化合物，因此，可以发挥绝缘的效果，可缩小电阻值的不均匀。
反应部18的Zn的含量为0.1重量％以上且低于10重量％。由此，可形成与Ni的化合物，因此，可以发挥绝缘的效果，可以缩小电阻值的不均匀。
优选反应部18中除了含有Ti及Zn以外，还含有选自Mg及Al的任一种以上。由此，不仅缩小电阻值的不均匀，而且可以使绝缘破坏电压不良率良好。
内部电极层12所含有的Ni与绝缘层16所含有的Zn、Mg、Al及Ti是离子半径非常接近的元素彼此。因此，促进含有Ni的内部电极层12和绝缘层16的反应，易于形成均匀的反应部18。其结果，认为使内部电极层12的X轴方向端部更充分地绝缘化，并且提高内部电极层12的端部和内侧电介质层10的粘接性，且缩小电阻值的不均匀，而且使绝缘破坏电压不良率良好。
本实施方式的绝缘层16覆盖元件主体3的X轴方向的两端面(侧面)。另外，优选本实施方式的绝缘层16一体地具有覆盖元件主体3的Z轴方向的端面(主面)的X轴方向的两端部及/或元件主体3的Y轴方向的端面的X轴方向的两端部的绝缘层延长部16a。虽然省略图示，但外部电极6、8的Z轴方向的两端部覆盖绝缘层延长部16a的Y轴方向的两端部。
另外，本实施方式中，图1所示的外部电极6、8的X轴方向的两端部未从X轴方向的两侧覆盖图2所示的绝缘层16的Y轴方向的两端部，但也可以以覆盖的方式构成。
优选绝缘层16的软化点为500℃～1000℃。由此，可以降低前后工序中可产生的结构缺陷的影响。
优选本实施方式的绝缘层16含有Ti及Zn，且还含有选自Mg及Al的任一种以上。通过绝缘层16含有Ti及Zn，且还含有选自Mg及Al的任一种以上，易于在内部电极层12的X轴方向的端部形成均匀的反应部18。
认为这是由于，内部电极层12所含有的Ni与绝缘层16所含有的Zn、Mg、Al及Ti是离子半径非常接近的元素彼此，因此，在烧结后将成为绝缘层16的绝缘层用膏体烧结于元件主体3时，内部电极层12所含有的Ni和绝缘层用膏体所含有的Zn、Mg、Al及Ti易于反应。
由此，使内部电极层12的X轴方向端部更充分地绝缘化，并且提高内部电极层12的端部和内侧电介质层10的粘接性，因此，认为不仅缩小电阻值的不均匀，而且可以使绝缘破坏电压不良率良好。
此外，绝缘层16中除了上述元素以外，也可以含有Ba、Si、Ca、La或Bi等元素，也可以含有玻璃成分或陶瓷成分。
关于反应部18的认定，例如得到陶瓷烧结体4的内部电极层12和绝缘层16的界面附近的观察用截面，以数码显微镜的内光模式进行观察，可将亮度更低的部位认定为反应部18。另外，通过同样的方法进行观察，可将亮度更高的部位认定为含有Ni的内部电极层12。进一步通过同样的方法进行观察，可将没有亮度的部位认定为绝缘层16。
通过利用绝缘层16包覆元件主体3的X轴方向的端面，不仅提高绝缘性，而且相对于来自外部的环境负荷，持久性、耐湿性增加。另外，绝缘层16包覆烧成后的陶瓷烧结体4的X轴方向的端面，因此，可以缩小间隙部(侧间隙)的宽度，且形成均匀的绝缘层16。
外部电极6、8的材质也没有特别限定，可以使用Ni、Pd、Ag、Au、Cu、Pt、Rh、Ru、Ir等至少1种或它们的合金或导电性树脂等公知的导电材料。外部电极6、8的厚度只要根据用途等适当决定即可。
此外，图1中，X轴、Y轴及Z轴相互垂直，Z轴与内侧电介质层10及内部电极层12的层叠方向一致，Y轴与形成引出区域15A、15B(引出部12A、12B)的方向一致。
本实施方式中，如图2所示，将绝缘层16中沿着陶瓷烧结体4的宽度方向(X轴方向)从元件主体3的X轴方向的端面到绝缘层16的外面的区间设为间隙部。
本实施方式中，间隙部的X轴方向的宽度Wgap与沿着陶瓷烧结体4的宽度方向(X轴方向)从元件主体3的X轴方向的端面到绝缘层16的X轴方向的端面的尺寸一致，但宽度Wgap不需要沿着Z轴方向均匀，也可以稍微变动。宽度Wgap的平均优选为0.1μm～40μm，如果与元件主体3的宽度W0相比，则极小。
本实施方式中，与以往相比，可以使宽度Wgap极小，而且，内部电极层12的引入距离充分小。因此，本实施方式中，可以得到小型同时大电容的层叠电容器。
此外，元件主体3的宽度W0与内侧电介质层10的沿着X轴方向的宽度一致。
通过将Wgap设为上述的范围内，不易产生裂纹，并且即使陶瓷烧结体4更小型化，静电电容的降低也较少。
本实施方式中，如图2所示，在绝缘层16的Z轴方向的两端部，覆盖元件主体3的Z轴方向的两端面的X轴方向端部的绝缘层延长部16a也可以一体形成于绝缘层16。距元件主体3的X轴方向的两端面的绝缘层延长部16a的X轴方向的各个的宽度W1和W0的比优选为1/30≦W1/W0＜1/2。
本实施方式中，如上所述，由层叠方向(Z轴方向)上邻接的内侧电介质层10夹持的内部电极层12的X轴方向端部从元件主体3的X轴方向端面、即如图3所示从内侧电介质层10的X轴方向端部沿X轴方向以规定的引入距离d向内侧引入。
在此，引入距离d是指，如图3所示从内侧电介质层10的X轴方向端部到内部电极层12的X轴方向端部的距离。另外，即使在内部电极层12的X轴方向端部和绝缘层16之间存在反应部18或下述的非导体部的情况下，引入距离d也是指从内侧电介质层10的X轴方向端部到内部电极层12的X轴方向端部的距离。
此外，内侧电介质层10及内部电极层12的端部有时具有凹凸，因此，在该情况下，以内侧电介质层10及内部电极层12的最外侧的部分为基准。即，将一个内侧电介质层10的X轴方向的端部中从内侧电介质层10的X轴方向的最外侧的部分到内部电极层12的X轴方向的最外侧部分的距离设为引入距离d。
本实施方式中，所有的内部电极层12不需要以规定范围向内侧引入，也可以使元件主体3的X轴方向的端面中一部分内部电极层12露出。
此外，优选引入距离d在内部电极层12的每个层不均匀。由此，即使将内部电极层12薄层化，也可以抑制绝缘电阻降低。
图3中，反应部18从内部电极层12的X轴方向的端部起以规定的宽度W2的范围形成于各内部电极层12的X轴方向的端部。此外，反应部18的端部有时具有凹凸，但将1个部位的反应部18中具有宽度最宽的部分设为宽度W2。
图3中，反应部18形成于内侧电介质层10的内侧，但反应部18也可以形成于内侧电介质层10的端部附近，反应部18的一部分也可以向内侧电介质层10的外侧伸出。
另外，反应部18的宽度W2在每个内部电极层12几乎一定，但也可能不均匀。
在将元件主体3中的反应部18的宽度W2的平均值设为W2a的情况下，优选W2a相对于W0的比例为0.33％～3.33％。由此，提高内部电极层12的两端部和绝缘层16的紧贴性，因此，绝缘耐压良好，并且可提高静电电容。
本实施方式的反应部18通过向元件主体3的X轴方向的端部涂布规定的绝缘层用膏体并以规定的条件进行烧结而得到。另外，反应部18的宽度W2可通过改变在元件主体3的X轴方向的端部涂布规定的绝缘层用膏体并进行烧结时的保持温度或保持时间等进行控制。
本实施方式中，优选在内部电极层12的X轴方向的端部和绝缘层16之间或在内部电极层12的X轴方向的端部和反应部18之间存在非导体部。由此，可以在内部电极层12的X轴方向的两端部充分防止不同的内部电极层12接触，可以使不同的层的内部电极层12的距离充分。因此，可降低将内侧电介质层10进行薄层化时的短路不良率，并且可抑制泄漏电流的产生，并可以抑制电阻值的不均匀。另外，通过非导体部的存在，进一步提高内部电极层12和绝缘层16的紧贴性，还提高也可承受操作等产生的来自外部的压力的机械强度。
本实施方式的非导体部通过对退火后的元件主体3的内部电极层12的端部进行氧化处理，或进行氮化处理，或通过溅射进行合金化处理而得到。
即使在内部电极层12的端部存在非导体部的情况下，在烧结后将成为绝缘层16的绝缘层用膏体烧结于元件主体3，由此，非导体部或内部电极层12所含有的Ni和绝缘层用膏体所含有的Zn及Ti等成分进行反应而形成反应部18。
将绝缘层用膏体烧结于在内部电极层12的端部存在非导体部的元件主体3后具有非导体部的一部分成为反应部18的一部分的情况、非导体部全部成为反应部18的一部分的情况、非导体部和内部电极层12的一部分成为反应部18的一部分的情况。
陶瓷烧结体4的X轴方向的两侧的宽度Wgap、宽度W1引入距离da及宽度W2a可以分别相互相同，也可以不同。
优选绝缘层16未较宽地覆盖图1所示的元件主体3的Y轴方向的两端面。这是由于需要在元件主体3的Y轴方向的两端面上形成外部电极6、8且与内部电极12连接。另外，本实施方式的外部电极6、8也可以成为覆盖绝缘层延长部16a的结构。
内侧电介质层10的厚度td没有特别限定，优选为0.1μm～5.0μm。
内部电极层12的厚度te没有特别限定，优选为0.1μm～5.0μm。
外装区域11的厚度to没有特别限定，优选为0.1μm～40.0μm。
层叠陶瓷电容器的制造方法
接着，具体地说明作为本发明的一个实施方式的层叠陶瓷电容器2的制造方法。本实施方式所涉及的层叠陶瓷电容器2通过如下方式制造：通过使用了膏体的通常的印刷法或薄片法制作生坯芯片，对其烧成后，使用浸泡等方法涂布绝缘层用膏体并进行烧结，对外部电极6、8进行印刷或转印并烧结。
首先，为了制造在烧成后构成图1所示的内侧电介质层10的内侧生片10a及构成外侧电介质层的外侧生片11a，准备内侧生片用膏体及外侧生片用膏体。
内侧生片用膏体及外侧生片用膏体通常由将陶瓷粉末和有机载体混炼而得到的有机溶剂系膏体或水系膏体构成。
作为陶瓷粉末的原料，可以从成为复合氧化物或氧化物的各种化合物、例如碳酸盐、硝酸盐、氢氧化物、有机金属化合物等适当选择并混合使用。本实施方式中，陶瓷粉末的原料作为平均粒径为0.45μm以下、优选为0.1～0.3μm左右的粉体而使用。此外，为了使内侧生片极薄，优选使用比生片厚度更细的粉体。
有机载体是将粘合剂溶解于有机溶剂中的物质。有机载体所使用的粘合剂没有特别限定，只要从乙基纤维素、聚乙烯醇缩丁醛等通常的各种粘合剂适当选择即可。使用的有机溶剂也没有特别限定，只要从醇、丙酮、甲苯等各种有机溶剂适当选择即可。
另外，生片用膏体中，也可以根据需要含有选自各种分散剂、增塑剂、电介质、副成分化合物、玻璃粉、绝缘体等的添加物。
作为增塑剂，可例示邻苯二甲酸二丁酯、邻苯二甲酸二辛酯或邻苯二甲酸丁苄酯等邻苯二甲酸酯、己二酸、磷酸酯、二醇类等。
接着，为了制造在烧成后构成图1所示的内部电极层12A、12B的内部电极图案层12a，准备内部电极层用膏体。内部电极层用膏体通过将由上述的各种导电性金属或合金构成的导电材料和上述的有机载体混炼而制备。
在使用Ni作为导电材料的情况下，也可以使用例如市售的使用CVD法、湿式化学还原法等制作的Ni的粉体。
本实施方式中，首先，将由上述的各种导电性金属或合金构成的导电材和上述的有机载体混炼，制作内部电极层用膏体。
接着，通过刮刀法等，在作为支承体的载片(例如PET膜)上形成内侧生片10a。内侧生片10a在形成于载片上后进行干燥。
接着，如图4所示，在内侧生片10a的表面上使用内部电极层用膏体形成内部电极图案层12a。
接着，将形成有内部电极图案层12a的内侧生片10a层叠规定数，由此，制造将内部电极图案层12a和内侧生片10a交替层叠规定数的图4所示的内部层叠体13a。
然后，在制造内部层叠体13a后，使用外侧生片用膏体，形成外侧生片11a，并沿层叠方向加压，得到生坯层叠体。
另外，作为生坯层叠体的制造方法，除了上述以外，也可以在外侧生片11a上直接将内侧生片10a和内部电极图案层12a交替层叠规定数，并沿层叠方向加压，得到生坯层叠体。
此外，制造内部层叠体13a时，如图5Aa所示，在第n层上，在Y轴方向上形成内部电极图案层12a的间隙32，且形成X轴方向上连续的平坦的内部电极图案层12a。
接着，如图5Ab所示，在第n+1层上，也在Y轴方向上形成内部电极图案层12a的间隙32，且形成在X轴方向上连续的平坦的内部电极图案层12a。此时，第n层和第n+1层内部电极图案层12a的间隙32以在作为层叠方向的Z轴方向上不重叠的方式形成。
这样，将具有内部电极图案层12a的内侧生片10a层叠多层，制造内部层叠体13a，并通过上述方法得到生坯层叠体。
接着，沿着图5Aa、图5Ab、图6A、图6B的C1切断面及C2切断面，将生坯层叠体切断，得到生坯芯片。C1是与Y‐Z轴平面平行的切断面，C2是与Z-X轴平面平行的切断面。
如图5Aa所示，第n层中将内部电极图案层12a切断的C2切断面的两相邻的C2切断面将内部电极图案层12a的间隙32切断。另外，第n层中将内部电极图案层12a切断的C2切断面在第n+1层将内部电极图案层12a的间隙32切断。
通过这样的切断方法得到生坯芯片，由此，生坯芯片的第n层内部电极图案层12a在生坯芯片的C2切断面上成为在一方的切断面露出且在另一方的切断面不露出的结构。另外，生坯芯片的第n+1层内部电极图案层12a在生坯芯片的C2切断面上成为在内部电极图案层12a在第n层露出的一方的切断面上，内部电极图案层12a不露出，且在内部电极图案层12a在第n层不露出的一方的切断面上，内部电极图案层12a露出的结构。
另外，在生坯芯片的C1切断面上，成为内部电极图案层12a在所有的层露出的结构。
此外，作为内部电极图案层12a的形成方法，没有特别限定，除了印刷法、转印法以外，也可以通过蒸镀、溅射等薄膜形成方法形成。
另外，也可以在内部电极图案层12a的间隙32形成高度差吸收层20。通过形成高度差吸收层20，在生片10a的表面上内部电极图案层12a所产生的高度差消失，有助于防止最终得到的陶瓷烧结体4的变形。
高度差吸收层20与例如内部电极图案层12a相同，通过印刷法等形成。高度差吸收层20含有与生片10a同样的陶瓷粉末和有机载体，但为了与生片10a不同而通过印刷形成，以易于印刷的方式进行调整。作为印刷法，可示例丝网印刷、凹版印刷等。
生坯芯片通过固化干燥将增塑剂除去而固化。固化干燥后的生坯芯片与介质及研磨液一起投入滚筒容器内，并利用水平离心滚筒机等进行滚筒研磨。滚筒研磨后的生坯芯片利用水净洗并干燥。通过对干燥后的生坯芯片进行脱粘合剂工序、烧成工序、根据需要进行的退火工序，得到元件主体3。
脱粘合剂工序只要设为公知的条件即可，例如，只要将保持温度设为200℃～400℃即可。
本实施方式中，烧成工序及退火工序在还原气氛中进行。其它烧成条件或退火条件只要设为公知的条件即可，例如，烧成的保持温度为1000℃～1300℃，退火的保持温度为500℃～1000℃。
脱粘合剂工序、烧成工序及退火工序也可以连续进行，也可以独立进行。
退火后，也可以对内部电极层12的X轴方向的端部进行绝缘化处理，形成非导体部。由此，进一步提高内部电极层12和绝缘层16的紧贴性，还提高也可承受操作等产生的来自外部的压力的机械强度。
就绝缘化处理的条件而言，优选将升温(降温)速度设为10℃～5000℃/小时，将保持温度设为500℃～1000℃，将气氛设为大气中。
接着，通过在上述元件主体3的X轴方向的两端面涂布绝缘层用膏体并进行烧结，形成绝缘层16，得到图1及图2所示的陶瓷烧结体4。利用该绝缘层16，不仅提高绝缘性，耐湿性也良好。
在涂布绝缘层用膏体的情况下，膏体不仅涂布于元件主体3的X轴方向的两端部，而且还可以涂布于元件主体3的Z轴方向的两端面的X轴方向的两端部及/或Y轴方向的两端面的X轴方向的两端部。
绝缘层用膏体通过将例如绝缘层16所含有的上述规定元素的氧化物等、以乙基纤维素为主成分的粘合剂、作为分散介质的萜品醇及苯并***利用混合机混炼而得到。
绝缘层用膏体对元件主体3的涂布方法没有特别限定，例如可举出浸泡、丝网印刷、溅射、镀敷、树脂酸盐等。
在元件主体3涂布绝缘层用膏体，进行干燥、脱粘合剂处理、烧结，得到陶瓷烧结体4。
此外，本实施方式的绝缘层用膏体的烧结时间优选比含有玻璃的膏体的通常的烧结时间更长时间地进行，本实施方式的绝缘层用膏体的烧结温度优选以比含有玻璃的膏体的通常的烧结温度更高的温度进行。由此，形成反应部18，利用该反应部18，不仅抑制内部电极层12的伸展，而且提高内部电极层12的端部和内侧电介质层10的粘接性。
从上述观点来看，本实施方式的绝缘层用膏体的烧结时间优选为12小时～24小时，本实施方式的绝缘层用膏体的烧结温度优选为500℃～1000℃。
此外，在绝缘层用膏体含有玻璃成分的情况下，在烧结时进行液状化的玻璃成分通过毛细管现象容易进入从内侧电介质层10的端部到内部电极层12的端部的空隙中。因此，利用绝缘层16可靠地填满上述空隙，不仅提高绝缘性，而且耐湿性也良好。
另外，也可以在绝缘层用膏体中包含陶瓷的情况下，在生坯芯片涂布绝缘层用膏体，并与生坯芯片一起进行烧成等，从而得到陶瓷烧结体。
如上所述，对于得到的陶瓷烧结体4的Y轴方向的两端面及/或Z轴方向的两端面，根据需要通过例如滚筒研磨或喷砂等实施端面研磨。
接着，对烧结了绝缘层16的陶瓷烧结体4的Y轴方向的两端面涂布外部电极用膏体并进行烧结，形成外部电极6、8。外部电极用膏体只要与上述的内部电极层用膏体同样地制备即可。
此外，在对内部电极层12的端部进行绝缘化处理的情况下，在形成有外部电极6、8的陶瓷烧结体4的Y轴方向的两端面露出的内部电极层12的端部也有时被绝缘化。因此，在进行绝缘化处理的情况下，优选在涂布外部电极用膏体之前或烧结外部电极用膏体时对陶瓷烧结体4的Y轴方向的两端面进行还原处理。
对于外部电极6、8的形成，也可以在形成绝缘层16之前进行，也可以在形成绝缘层16之后进行，也可以在形成绝缘层16的同时进行，但优选在形成绝缘层16之后进行。
另外，外部电极6、8的形成方法也没有特别限定，可以使用外部电极用膏体的涂布/烧结、镀敷、蒸镀、溅射等适当的方法。
然后，根据需要在外部电极6、8表面上，通过镀敷等形成包覆层。
这样制造的本实施方式的层叠陶瓷电容器2通过焊接等安装于印刷基板上等，并用于各种电子设备等。
以往，将电介质层的一部分设为间隙部，因此，在生片的表面中、在烧成后成为间隙部的部分，形成未沿着X轴方向以规定间隔形成内部电极图案层的空白图案。
与之相对，本实施方式中，内部电极图案层沿着X轴方向连续形成，间隙部通过在元件主体上形成绝缘层而得到。因此，未形成用于形成间隙部的空白图案。因此，与现有的方法不同，在生片上形成平坦的内部电极图案层的膜。因此，生片的每单位面积的生坯芯片的取得个数比以往可增加。
另外，本实施方式中，与以往不同，只要在切断生坯层叠体时不考虑空白图案即可，因此，与以往相比，改善切断成品率。
另外，以往存在如下问题：当层叠生片时，空白图案部分的厚度比形成内部电极图案层的部分的厚度薄，在切断时，生坯芯片的切断面附近弯曲。另外，以往在内部电极图案层的空白图案部分附近形成鼓起，因此，在内部电极层产生凹凸，通过层叠这些电极层，内部电极或生片可能变形。与之相对，本实施方式中，未形成空白图案，也未形成内部电极图案层的鼓起。
另外，本实施方式中，内部电极图案层为平坦的膜，未形成内部电极图案层的鼓起，另外，在间隙部附近，未产生内部电极图案层的渗出或磨擦，因此，可提高取得电容。元件主体越小，该效果越显著。
以上，说明了本发明的实施方式，但本发明不限定于上述任何实施方式，可以在不脱离本发明宗旨的范围内进行各种改变。
例如，就内部电极图案层12a而言，除了图5Aa、图5Ab所示的图案以外，也可以如图5B所示，是具有格子状的内部电极图案层12a的间隙32的图案。
另外，本发明的层叠电子部件不限定于层叠陶瓷电容器，可以适用于其它层叠电子部件。作为其它层叠电子部件，可例示电介质层经由内部电极而层叠的所有的电子部件、例如带通滤波器、芯片电感器、层叠三端子滤波器、压电元件、片式热敏电阻、片式压敏电阻器、片式电阻器、其它表面安装(SMD)片式电子部件等。
实施例
以下，基于更详细的实施例说明本发明，但本发明不限定于这些实施例。
实施例1
如下所述，制作试样编号1～试样编号7的电容器试样，并进行电阻值不均匀的评价。
首先，将BaTiO3系陶瓷粉末：100重量份、聚乙烯醇缩丁醛树脂：10重量份、作为增塑剂的邻苯二甲酸二辛酯(DOP)：5重量份、作为溶剂的醇：100重量份，利用球磨机混合并膏体化，得到内侧生片用膏体。
另外，与上述分开，将Ni粒子44.6重量份、萜品醇：52重量份、乙基纤维素：3重量份、苯并***：0.4重量份，利用三辊混炼并浆料化，制作内部电极层用膏体。
使用上述中制作的内侧生片用膏体，在PET膜上以干燥后的厚度成为7μm的方式形成内侧生片。接着，在内侧生片上使用内部电极层用膏体，以规定图案印刷内部电极图案层12a之后，从PET膜剥离片材，得到具有内部电极图案层12a的内侧生片10a。
这样，通过将具有内部电极图案层12a的内侧生片10a层叠，而将内部电极图案层12a与内侧生片10a交替层叠，制造图4所示的内部层叠体13a。
接着，对内部层叠体13a的上下使用外侧生片用膏体，形成适当张数的外侧生片11a，并沿层叠方向加压粘接，得到生坯层叠体。外侧生片用膏体通过与内侧生片用膏体同样的方法得到。
接着，如图5Aa、图5Ab、图6A、图6B所示，将生坯层叠体沿着C1切断面及C2切断面切断，得到生坯芯片。
接着，对得到的生坯芯片按照下述条件进行脱粘合剂处理、烧成及退火，得到元件主体3。
就脱粘合剂处理条件而言，设为升温速度：60℃/小时、保持温度：260℃、保持时间：8小时、气氛：空气中。
烧成条件设为升温速度：200℃/小时、保持温度：1000℃～1200℃，且将温度保持时间设为2小时。冷却速度设为200℃/小时，气氛气体设为加湿的N2+H2混合气体。
退火条件设为升温速度：200℃/小时、保持温度：500℃～1000℃、温度保持时间：2小时、冷却速度：200℃/小时、气氛气体：加湿的N2气。
此外，烧成及退火时的气氛气体的加湿中使用润湿剂。
接着，将成为表1所示的BaO、ZnO、SiO2及TiO2的含量的绝缘层用材料：44.6重量份、萜品醇：52重量份、乙基纤维素：3重量份、苯并***：0.4重量份利用三辊进行混炼而浆料化，制备绝缘层用膏体。
此外，表1所示的绝缘层用材料的各成分的含量以“％”表示，但其是指“重量％”。
另外，表1所示的绝缘层用材料合计不会成为100重量％，这是由于含有微量成分。
从绝缘层用膏体所含有的上述的绝缘层用材料成为反应部18的一部分的成分极少，因此，表1所记载的绝缘层用膏体的绝缘层用材料的组成成为绝缘层16的组成。
将绝缘层用膏体通过浸泡涂布于元件主体3的X轴方向的端面的整个面、Y轴方向的端面的X轴方向的端部和Z轴方向的端面的X轴方向的端部后，进行干燥，对得到的芯片使用皮带传送炉进行脱粘合剂处理、烧结，在元件主体3上形成绝缘层16，得到陶瓷烧结体4。绝缘层用膏体的干燥、脱粘合剂处理、烧结条件如以下所述。
干燥
温度：180℃
脱粘合剂处理
升温速度：1000℃/小时
保持温度：500℃
温度保持时间：0.25小时
气氛：空气中
烧结
升温速度：700℃/小时
保持温度：1000℃
温度保持时间：12小时
气氛：加湿的N2气
通过滚筒处理研磨得到的陶瓷烧结体4的Y轴方向的端面。
接着，将平均粒径0.4μm的球状的Cu粒子、片状的Cu粉的混合物100重量份、有机载体(将乙基纤维素树脂5重量份溶解于丁基卡必醇95重量份的载体)30重量份及丁基卡必醇6重量份进行混炼，得到膏体化的外部电极用膏体。
将得到的外部电极用膏体转印至陶瓷烧结体4的Y轴方向的端面，在N2气氛下以850℃烧成10分钟，形成外部电极6、8，得到层叠陶瓷电容器2。
如上述制造的电容器试样(层叠陶瓷电容器2)的大小为3.2×2.5×1.5mm，内侧电介质层10为10层。此外，内侧电介质层10的厚度为5.0μm，内部电极层12的厚度约为1.2μm，由绝缘层16构成的间隙部的X轴方向的宽度Wgap约为10.0μm。
通过下述的方法测定或评价得到的电容器试样等。
＜反应部的组成＞
反应部18所含有的元素的含量通过如下确认，即，得到反应部18的观察用的截面，将观察用的截面通过扫描电子显微镜(Hitachi High-Technologies公司制造：S-4800)进行观察，并通过EDX(HORIBA EMAX ENERGY EX-350)，以加速电压15kV、测定时间60秒钟，通过ZAF法对反应部18的部位进行分析。反应部18是内部电极12和绝缘层16的反应，因此，光谱呈现与在内部电极12中呈现的仅电极的光谱不同的光谱，另外通过反电子图像进行观察，由此，内部电极12以明部被观察，反应部18以暗部被观察，因此，明确不同。将结果在表2中表示。此外，表2中，反应部18的各成分的含量以“％”表示，但其是指“重量％”。
＜电阻值的不均匀＞
对于100个电容器试样，在室温下，利用数码电阻测量仪(ADVANTEST公司制造R8340)，在测定电压4V、测定时间30秒钟的条件下测定绝缘电阻。根据电容器试样的电极面积及内侧电介质层10的厚度求得平均的比电阻的值，并通过标准偏差算出比电阻的不均匀，将其结果设为电阻值的不均匀。将结果在表2中表示。将标准偏差3σ＝2.0×108Ω以内判断为优选的(〇)，如果是3σ＝1.0×108Ω以内，则判断为更优选的(◎)。另外，比3σ＝2.0×108Ω大的样品判断为不良(×)。
[表1]
表1
[表2]
表2
根据试样编号1～试样编号7可确认到，与反应部中不含有Ti或Zn的情况(试样编号1，试样编号2)、反应部的Ti的含量为25.0重量％的情况(试样编号6)或反应部的Zn的含量为15.0重量％的情况(试样编号7)相比，在反应部中含有Ti和Zn、Ti的含量低于25.0重量％、Zn的含量低于15.0重量％的情况下(试样编号3～试样编号5)，电阻值的不均匀良好。
试样编号3～试样编号5中，绝缘层的Ti及Zn的含量适量，因此，反应部稳定地构成，由此，认为可以抑制电阻值的不均匀。另一方面，试样编号1及试样编号2中，仅Ti及Zn的任一者包含于反应部，因此，认为不能抑制电阻值的不均匀。试样编号6中，反应部中的Ti的含量过多，因此，认为不能抑制电阻值的不均匀。试样编号7中，反应部中的Zn的含量过多，因此，认为不能抑制电阻值的不均匀。
实施例2
除了将绝缘层用材料的组成及软化点如表3所记载那样改变，且将烧结绝缘层用膏体时的保持温度和保持时间如表4所记载那样改变以外，与实施例1同样地制作试样编号8～试样编号16的电容器试样，并进行反应部的组成的测定以及电阻值不均匀及绝缘破坏电压不良率的评价。将结果在表4中表示。
此外，试样编号8～试样编号16的反应部的组成的测定及电阻值不均匀的评价与实施例1同样地进行。绝缘破坏电压不良率的评价方法如以下所述。
＜绝缘破坏电压不良率＞
利用破坏电压的测定机，对于电容器试样以10V/sec进行升压，并连续施加电压，将流过10mA的电流的电压设为绝缘破坏电压，进一步将以内侧电介质层10的厚度分配的值设为破坏电压值。将40V/μm以下进行绝缘破坏的电容器试样设为不良，求得100个电容器试样中的不良率。将结果在表4中表示。将绝缘破坏电压不良率为15％以下的情况判断为良好。
[表3]
[表4]
表4
试样编号8～试样编号16的反应部的Ti的含量为0.1重量％以上且低于20重量％，反应部的Zn的含量为0.1重量％以上且低于10重量％。
根据试样编号8～试样编号16可确认到，与反应部中不含有Mg或Al，且绝缘层中不含有Mg或Al的情况(试样编号8、9、15及16)相比，在反应部中还含有选自Mg及Al的任一种以上，且绝缘层中含有Ti及Zn，且含有选自Mg及Al的任一种以上的情况(试样编号10～试样编号14)下，绝缘破坏电压不良率良好。
试样编号10～试样编号14中，绝缘层用膏体中含有Ti和Zn，且含有选自Mg及Al的任一种以上。Ti、Zn、Mg及Al的离子半径与内部电极层所含有的Ni的离子半径处于非常接近的值，因此，认为在对元件主体烧结绝缘层用膏体时，得到易于反应的作用。这样，绝缘层用膏体所含有的元素与内部电极层所含有的Ni的反应性变强，由此，认为不仅降低电阻值的不均匀，而且还降低绝缘破坏电压不良率。
实施例3
除了改变绝缘层用材料的组成，且将烧结绝缘层用膏体时的保持温度和保持时间如表5所记载那样改变以外，与实施例1同样地制作试样编号17～试样编号25的电容器试样，并评价反应部的组成及W2a/W0的测定以及静电电容比(C/C40)及电阻值不均匀。将结果在表5及表6中表示。此外，试样编号17～试样编号25的绝缘层用材料的TiO2及ZnO的含量如表5所记载。
此外，试样编号17～试样编号25的反应部的组成的测定及电阻值不均匀的评价与实施例1同样地进行。W2a/W0的测定和静电电容比的评价方法如以下所述。
＜W2a/W0＞
电容器试样以将Y轴方向的端面朝下竖立的方式进行树脂填埋，将另一端面沿着层叠陶瓷电容器2的Y轴方向进行研磨，得到元件主体3的Y轴方向的长度成为1/2L0的研磨截面。接着，对该研磨截面进行离子研磨，通过研磨除去滴下。这样，得到观察用的截面。
接着，对于一个试样的截面，在20个部位测定图3所示的内部电极层12的X轴方向的端部的反应部18的宽度W2。此外，在1个部位的反应部18中，将具有宽度最宽的部分设为宽度W2。对10个电容器试样该作业。求得测定的200个部位的反应部18的宽度W2的平均值W2a。此外，对内部电极层12缺损的部位不进行计数。另外，基于上述试样的截面，测定元件主体3的X轴方向的宽度W0的平均尺寸，求得W2a/W0。将结果在表6中表示。
此外，宽度W2的测定中使用数码显微镜(Keyenc公司制造VHX显微镜)，以5000倍透镜进行观察及测定。在利用数码显微镜观察时，以内光模式进行观察，由此，在亮度较低的反应部18和亮度较高的Ni之间呈现明确的差，因此，可判断反应部18与不是反应部18的含有Ni的内部电极层12的界限。另外，反应部18与绝缘层16的界限可根据亮度较低的反应部18与没有亮度的绝缘层16之间明确的差判断。
＜静电电容比(C/C40)＞
以25℃利用数码LCR测量仪，在1kHz、1.0Vrms的条件下测定100个电容器试样的静电电容，并求得其平均值(C)。另外，在相同的条件下，测定为与本实施例相同的芯片大小且间隙部的宽度Wgap(侧间隙)为40μm的100个现有产品的静电电容，求得其平均值(C40)，并求得静电电容比(C/C40)。将结果在表6中表示。将静电电容比(C/C40)为1.2以上的情况判断为良好。
[表5]
表5
[表6]
表6
根据试样编号17～试样编号25可确认到，与W2a/W0为0.17％以下的情况(试样编号17，18)相比，在W2a/W0超过0.17％超且低于3.50％的情况(试样编号19～试样编号23)下，电阻值不均匀良好，且与W2a/W0为3.50％以上的情况(试样编号24，25)相比，静电电容比良好。试样编号24及试样编号25中，反应部过厚，因此，认为通过减少有效电容面积，静电电容比变低。
产业上的可利用性
如以上所述，本发明的层叠陶瓷电子部件作为多以小型高电容使用的笔记本电脑或智能手机所使用的电子部件是有用的。

Claims (4)

1.一种层叠电子部件，其特征在于，
具备沿着第三轴的方向交替地层叠有与包含第一轴及第二轴的平面实质上平行的内部电极层和电介质层的元件主体，
在所述元件主体的所述第一轴的方向上相互相对的一对侧面上分别具备绝缘层，
在所述元件主体的所述第二轴的方向上相互相对的一对端面上分别具备与所述内部电极层电连接的外部电极，
所述内部电极层的所述第一轴方向的端部从所述电介质层的所述第一轴方向的端部沿所述第一轴的方向以规定的引入距离向内侧引入，
所述内部电极层的主成分为Ni，
在所述内部电极层的所述第一轴方向的端部和所述绝缘层之间存在反应部，
所述反应部中含有Ti和Zn，
所述反应部的Ti的含量为0.1重量％以上且低于20重量％，
所述反应部的Zn的含量为0.1重量％以上且低于10重量％。
2.根据权利要求1所述的层叠电子部件，其特征在于，
所述反应部中还含有选自Mg及Al中的任一种以上。
3.根据权利要求1或2所述的层叠电子部件，其特征在于，
所述绝缘层含有Ti及Zn，还含有选自Mg及Al中的任一种以上。
4.根据权利要求1或2所述的层叠电子部件，其特征在于，
在将所述反应部的沿着所述第一轴的宽度在元件主体中的平均设为W2a，且将所述元件主体的沿着所述第一轴的宽度设为W0的情况下，
W2a相对于W0的比例为0.33％～3.33％。
CN201610827306.3A 2015-09-15 2016-09-14 层叠电子部件 Active CN107026015B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-182060 2015-09-15
JP2015182060A JP6515758B2 (ja) 2015-09-15 2015-09-15 積層電子部品

Publications (2)

Publication Number Publication Date
CN107026015A true CN107026015A (zh) 2017-08-08
CN107026015B CN107026015B (zh) 2019-01-01

Family

ID=58257573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610827306.3A Active CN107026015B (zh) 2015-09-15 2016-09-14 层叠电子部件

Country Status (3)

Country Link
US (1) US9991054B2 (zh)
JP (1) JP6515758B2 (zh)
CN (1) CN107026015B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997297B2 (en) * 2015-09-15 2018-06-12 Tdk Corporation Multilayer electronic component
JP7266969B2 (ja) * 2018-05-21 2023-05-01 太陽誘電株式会社 積層セラミック電子部品の製造方法
US11037710B2 (en) 2018-07-18 2021-06-15 Avx Corporation Varistor passivation layer and method of making the same
JP7103904B2 (ja) * 2018-09-26 2022-07-20 太陽誘電株式会社 積層セラミック電子部品
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
US11373810B2 (en) * 2019-12-27 2022-06-28 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US11322307B2 (en) * 2019-12-27 2022-05-03 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
KR20220087784A (ko) * 2020-12-18 2022-06-27 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
JP2022170162A (ja) * 2021-04-28 2022-11-10 Tdk株式会社 電子部品

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1392570A (zh) * 2001-10-30 2003-01-22 纳幕尔杜邦公司 具有精细晶粒尺寸的高k介电组合物
WO2007040671A1 (en) * 2005-09-26 2007-04-12 Ferro Corporation Cog dielectric composition for use with copper electrodes
US20120033343A1 (en) * 2010-08-06 2012-02-09 Samsung Electro-Mechanics Co., Ltd. Reduction-resistant dielectric composition and ceramic electronic component including the same
CN104103422A (zh) * 2013-04-08 2014-10-15 三星电机株式会社 多层陶瓷电容器及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4347650A (en) 1980-09-22 1982-09-07 Avx Corporation Method of making marginless multi-layer ceramic capacitors
JPS6018086B2 (ja) * 1981-04-13 1985-05-08 株式会社村田製作所 温度補償用磁器誘電体
US5155072A (en) * 1990-06-29 1992-10-13 E. I. Du Pont De Nemours And Company High K dielectric compositions with fine grain size
JPH07118431B2 (ja) * 1991-03-16 1995-12-18 太陽誘電株式会社 磁器コンデンサ及びその製造方法
JPH11340081A (ja) * 1998-05-21 1999-12-10 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP2006278566A (ja) * 2005-03-28 2006-10-12 Tdk Corp 積層電子部品及びその製造方法
JP2007297258A (ja) * 2006-04-28 2007-11-15 Taiyo Yuden Co Ltd 誘電体セラミックス及び積層セラミックコンデンサ
US7859823B2 (en) * 2007-06-08 2010-12-28 Murata Manufacturing Co., Ltd. Multi-layered ceramic electronic component
JP2011023707A (ja) * 2009-06-19 2011-02-03 Murata Mfg Co Ltd セラミック電子部品
KR101141342B1 (ko) * 2011-03-09 2012-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP5313289B2 (ja) * 2011-04-15 2013-10-09 太陽誘電株式会社 積層セラミックコンデンサ
JP6024483B2 (ja) * 2013-01-29 2016-11-16 株式会社村田製作所 積層型セラミック電子部品
US9236188B1 (en) * 2015-02-23 2016-01-12 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
KR101854519B1 (ko) * 2015-05-29 2018-05-03 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서 및 그 제조 방법
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1392570A (zh) * 2001-10-30 2003-01-22 纳幕尔杜邦公司 具有精细晶粒尺寸的高k介电组合物
WO2007040671A1 (en) * 2005-09-26 2007-04-12 Ferro Corporation Cog dielectric composition for use with copper electrodes
US20120033343A1 (en) * 2010-08-06 2012-02-09 Samsung Electro-Mechanics Co., Ltd. Reduction-resistant dielectric composition and ceramic electronic component including the same
CN104103422A (zh) * 2013-04-08 2014-10-15 三星电机株式会社 多层陶瓷电容器及其制造方法

Also Published As

Publication number Publication date
JP6515758B2 (ja) 2019-05-22
US20170076866A1 (en) 2017-03-16
US9991054B2 (en) 2018-06-05
JP2017059632A (ja) 2017-03-23
CN107026015B (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
CN107026015B (zh) 层叠电子部件
CN107039178B (zh) 层叠电子部件
CN106910630A (zh) 层叠电子部件
CN106024382B (zh) 层叠陶瓷电子部件
CN106910627B (zh) 层叠电子部件
CN106910628A (zh) 层叠电子部件
CN106910629B (zh) 层叠电子部件
KR100859646B1 (ko) 도전성 입자의 제조 방법, 도전성 페이스트 및 전자 부품의제조 방법
JP2018182128A (ja) 積層セラミックコンデンサおよびその製造方法
CN107068400A (zh) 层叠电子部件
CN110310826B (zh) 层叠陶瓷电子部件
CN106024383A (zh) 层叠陶瓷电子部件
JP6900157B2 (ja) 積層セラミックコンデンサ
KR20050039654A (ko) 적층 세라믹 콘덴서
KR20120021277A (ko) 유전체 자기 조성물 및 세라믹 전자 부품
CN110310825B (zh) 层叠陶瓷电子部件
KR20180027358A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
CN110310828B (zh) 层叠陶瓷电子部件
CN108231410B (zh) 层叠电子部件
CN115148499A (zh) 陶瓷电子器件及其制造方法
CN110310830A (zh) 层叠陶瓷电子部件
CN103247438B (zh) 陶瓷电子部件及其制造方法
JP2019176131A (ja) 積層セラミック電子部品
JP5153118B2 (ja) 誘電体ペースト、ガラスセラミック多層配線基板、電子装置、およびガラスセラミック多層配線基板の製造方法。
KR20240104031A (ko) 적층 세라믹 전자 부품, 및 적층 세라믹 전자 부품의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant