CN107017210A - 薄膜晶体管 - Google Patents

薄膜晶体管 Download PDF

Info

Publication number
CN107017210A
CN107017210A CN201611252352.1A CN201611252352A CN107017210A CN 107017210 A CN107017210 A CN 107017210A CN 201611252352 A CN201611252352 A CN 201611252352A CN 107017210 A CN107017210 A CN 107017210A
Authority
CN
China
Prior art keywords
mentioned
region
dielectric film
tft
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611252352.1A
Other languages
English (en)
Inventor
渡壁创
有吉知幸
花田明纮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Japan Display Inc
Original Assignee
Japan Display Central Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Central Inc filed Critical Japan Display Central Inc
Publication of CN107017210A publication Critical patent/CN107017210A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

根据本实施方式，薄膜晶体管具备第1绝缘膜、设置在上述第1绝缘膜之上的氧化物半导体层、设置在上述氧化物半导体层之上的第2绝缘膜，上述第1绝缘膜和上述第2绝缘膜的至少一方具有与上述氧化物半导体层接触的第1区域、和比上述第1区域更远离上述氧化物半导体层的第2区域，上述第2区域具有比上述第1区域高的氩浓度。

Description

薄膜晶体管
相关申请的交叉引用
本申请基于并主张2016年1月8日提交的日本在先专利申请No.2016-002595号的优先权的利益，这里通过参照将其全部内容引用于此。
技术领域
本发明的实施方式涉及薄膜晶体管。
背景技术
例如作为适用于液晶显示器等显示装置或各种控制电路等的薄膜晶体管，开发了在半导体层中使用了由氧化物构成的半导体的薄膜晶体管。在这样的薄膜晶体管中，通过由与半导体层接触设置的氧化膜向半导体层供给氧，从而调整例如阈值电压等的电气特性。但是，氧化膜的成膜速率(rate)较低，制造需要时间。
发明内容
根据本实施方式，提供薄膜晶体管，该薄膜晶体管具备第1绝缘膜、设置在上述第1绝缘膜之上的氧化物半导体层、和设置在上述氧化物半导体层之上的第2绝缘膜，上述第1绝缘膜和上述第2绝缘膜的至少一方具有与上述氧化物半导体层接触的第1区域和比上述第1区域更远离上述氧化物半导体层的第2区域，上述第2区域具有比上述第1区域高的氩浓度。
根据本实施方式，提供薄膜晶体管，该薄膜晶体管具备由氧化硅构成的第1绝缘膜、由氧化硅构成的第2绝缘膜、位于上述第1绝缘膜与上述第2绝缘膜之间的氧化物半导体层，上述第1绝缘膜具有膜质不同的第1区域和第2区域，上述第1区域与上述氧化物半导体层接触，上述第2区域比上述第1区域更远离上述氧化物半导体层。
根据本实施方式，能够提供可缩短制造时间的薄膜晶体管。
附图说明
图1是概略地表示第一实施方式的薄膜晶体管的一例的剖视图。
图2是概略地表示图1所示的薄膜晶体管的制造方法的剖视图。
图3是概略地表示第二实施方式的薄膜晶体管的一例的图。
图4是概略地表示第三实施方式的薄膜晶体管的一例的图。
图5是表示使用了上述实施方式的薄膜晶体管的显示装置的一例的电路图。
具体实施方式
以下边参照附图边对实施方式进行说明。另外，披露的只是一个例子，当然，本领域技术人员在本发明的主旨内很容易想到符合本发明的精神的适当的变化。此外，在某些情况下，为了使描述更加清晰，各部分的宽度、厚度、形状等与实际状况相比在附图中示意性地示出。然而，示意图只是一个例子，其对本发明的解释不加以限制。此外，在说明书和附图中，对于与在先的附图中描述过的结构单元具有相同的或相似的功能的结构单元，赋予相似的标号，重复的详细描述除非必要将予以省略。
(第一实施方式)
图1是概略地表示第一实施方式的薄膜晶体管1的构成例的剖视图。薄膜晶体管1是例如底栅晶体管。图中示出的第1方向X以及第2方向Y与基板平行，第3方向Z与基板正交。第1方向X和第2方向Y相互正交地表示，但也可以以90度以外的角度交叉。以下，有将第3方向Z称为上方(或简单称为上)，将与第3方向Z相反的方向称为下方(或简单地称为下)的情况。
绝缘基板(以下称为基板)11由例如玻璃等绝缘材料形成。基板11的表面上也可以形成有例如由氧化硅构成的作为基底层的绝缘膜。
基板11上形成有构成薄膜晶体管1的栅电极12。栅电极12由例如铜、铝、钛、钼、钨中的某一种或者包含它们中的至少一种的合金等金属材料形成。
基板11上形成有覆盖栅电极12的第1绝缘膜(栅极绝缘膜)13。第1绝缘膜13由例如氧化硅形成。第1绝缘膜13也可以是包含例如被氧化硅层夹持的氮化硅层的层构造。
第1绝缘膜13上的与栅电极12对应的区域中，形成有作为薄膜晶体管1的活性层发挥功能的氧化物半导体层(以下也称为半导体层)14。换言之，半导体层14在第1绝缘膜13之上，形成在栅电极12的正上方即形成在与栅电极12重叠的区域。
半导体层14由例如铟(In)、镓(Ga)、锌(Zn)、锡(Sn)中的至少一种的氧化物形成。作为形成半导体层14的代表的例子，有例如氧化铟镓锌(IGZO)、氧化铟镓(IGO)、氧化铟锌(IZO)、氧化锌锡(ZnSnO)、氧化锌(ZnO)等。
在半导体层14的两端部以及第1绝缘膜13上形成有源极/漏极电极15a、15b。源极电极15a和漏极电极15b在第1方向X上隔开间隔，与半导体层14的两端部以及第1绝缘膜13接触。源极/漏极电极15a、15b由例如铜、铝、钛、钼、钨中的某一种或包含它们中的至少一种的合金等的金属材料形成。
在源极/漏极电极15a、15b以及半导体层14之上，形成有覆盖源极/漏极电极15a、15b以及半导体层14的第2绝缘膜16。第2绝缘膜16由例如氧化硅等的氧化物绝缘材料形成。第2绝缘膜16包含第一层(第1区域)16a、和设置在第一层16a上的第二层(第2区域)16b。第一层16a是一部分与半导体层14接触的、不含氩的或氩浓度较低的层。第二层16b是比第一层16a更远离半导体层14的、含氩且氩浓度比第一层16a高的层。即，第2绝缘膜16的氩浓度在与半导体层14接触的区域中大致等于0，随着远离半导体层14而变高。
第一层16a的膜厚T16a比第二层16b的膜厚T16b薄。例如，第一层16a的膜厚T16a形成为大于等于第二层16b的膜厚T16b的1/8而小于等于第二层16b的膜厚T16b的3/8，优选的是大于等于1/6而小于等于1/3。
另外，第一层16a的膜厚T16a以及第二层16b的膜厚T16b在基板11上的整个面中是一定的。例如，第2绝缘膜16具有与半导体层14接触的区域、和与源极/漏极电极15a、15b接触的区域。第一层16a的膜厚T16a在第2绝缘膜16与半导体层14接触的区域中和第2绝缘膜16与源极/漏极电极15a、15b接触的区域中是相等的。并且，第二层16b的膜厚T16b在第2绝缘膜16与半导体层14接触的区域中和第2绝缘膜16与源极/漏极电极15a、15b接触的区域中是相等的。
第2绝缘膜16上形成有由例如氮化硅构成的第3绝缘膜17。
接着，说明第2绝缘膜16的详细情况。
第2绝缘膜16使用例如等离子体化学气相淀积法(CVD法)形成，由成膜速率不同的2个层构成。即，第2绝缘膜16含有成膜速率较低的作为氧供给源发挥功能的第一层16a、和与第一层16a相比成膜速率较高的作为氧供给源的功能较低的第二层16b。
作为氧供给源的第一层16a使用例如硅烷(SiH4)气体和氧化亚氮(N2O)气体而成膜。因此，成膜速率低。
另一方面，不需要作为氧供给源发挥功能的第二层16b是在SiH4和N2O气体中添加氩而成膜的。通过添加氩，与不添加氩的情况相比，能够提高绝缘膜的成膜速率。
并且，通过利用氩离子向绝缘膜的成长面赋予离子冲击，由此与不添加氩的情况相比，所成膜的绝缘膜的膜密度变大。即，第二层16b的膜密度比第一层16a的膜密度变大。
并且，等离子体CVD装置的处理室中氩作为稀释气体而发挥功能，因此由等离子体带来的分解效率提高。从而，促进了导入到处理室中的氮的分解。作为结果，第二层16b内的氮的浓度与第一层16a的氮的浓度相比变低。
第2绝缘膜16由膜质不同的第一层16a和第二层16b构成这一点可以通过各种解析检测出。
例如使用二次离子质量解析(SIMS)法，通过在第2绝缘膜16中沿着第3方向(层叠方向)Z检测氩、氮中的至少一方的浓度变化，能够检测出第2绝缘膜16由不同的膜质的2层构成。
例如，在第二层16b中，检测出比第一层16a高的浓度的氩。由此，可知第2绝缘膜16包含氩浓度不同的2个区域。例如，在第一层16a中检测出浓度比第二层16b高的氮。由此，可知第2绝缘膜16含有氮浓度不同的2个区域。
例如使用SIMS法，通过在第一层16a和第二层16b的边界检测被偏析出的氟，能够检测第一层16a与第二层16b的边界。
例如使用卢瑟福背散射光谱法(RBS法)，通过沿着第3方向Z检测氩、氮中的至少一方的浓度变化，能够判断为第2绝缘膜16由不同的膜质的2层构成。
例如使用RBS法，通过沿着第3方向Z检测膜密度变化，能够判断为第2绝缘膜16由不同的膜质的2层构成。
另外，使用升温脱附气体分光法(TDS法)时，在检测出氩气体的情况下，能够判断为至少包含一个成膜时使用了氩而成的绝缘膜。因此，能够判断为第2绝缘膜16至少包含第二层16b。
接着，参照图2(a)～(d)，说明图1所示的薄膜晶体管1的制造方法。
如图2(a)所示，在形成有栅电极12的基板11上，使用例如等离子体CVD法而形成例如由氧化硅构成的第1绝缘膜13。此时，等离子体CVD装置的处理室中被导入例如氩。由此，与不导入氩的情况相比，第1绝缘膜13的成膜速率提高。接着，在第1绝缘膜13上，使用例如溅射法而形成由例如铟(In)、镓(Ga)、锌(Zn)、锡(Sn)中的至少一种的氧化物构成的氧化物半导体层14a。接着，氧化物半导体层14a被蚀刻，形成例如岛状的氧化物半导体层14。
接着，如图2(b)所示，使用例如溅射法在这些之上形成由铜、铝、钛、钼、钨中的某一种或包含它们中的至少一种的合金等构成的金属层。接着，在金属层上形成具有开口部的抗蚀剂膜18。将该抗蚀剂膜18作为掩模来蚀刻金属层，形成源极/漏极电极15a、15b。
接着，如图2(c)所示，在除去抗蚀剂膜18之后，在氧化物半导体层14、以及源极/漏极电极15a、15b上使用例如等离子体CVD法形成由例如氧化硅构成的第一层16a。即，在等离子体CVD装置的处理室中导入SiH4以及N2O气体，形成第一层16a。此时，向等离子体CVD装置的处理室不导入氩。这样形成的第一层16a作为向半导体层14供给氧的氧供给源而发挥功能。
接着，如图2(d)所示，在第一层16a上使用例如等离子体CVD法形成由例如氧化硅构成的第二层16b。即，与第一层16a的形成连续地形成第二层16b。此时，氩被导入到等离子体CVD装置的处理室。由此，第二层16b的成膜速率与不导入氩的情况相比变大。
接着，对半导体层14执行热处理。由此，第一层16a中所包含的氧被扩散到半导体层14中的与第一层16a接触的区域。作为结果，半导体层14中的氧欠损被补填。
另外，能够省略图2(d)所示的工序中的热处理。即，只要通过在比图2(d)所示的工序靠后的工序中提供的热能够从第一层16a向半导体层14供给充足的氧，热处理就能够省略。
接着，如图1所示，使用例如CVD法在基板11的整个面上堆积氮化硅，形成作为保护膜的第3绝缘膜17，形成薄膜晶体管1。
另外，本实施方式中例示了底栅型的薄膜晶体管，但本实施方式能够还适用于顶栅型的薄膜晶体管。
根据本实施方式，设置在氧化物半导体层14上的第2绝缘膜16包含作为氧供给源的第一层16a和作为氧供给源的功能较低的第二层16b，在将第二层16b成膜时，向原料气体中添加了氩。因此，与第一层16a相比，能够提高膜厚较厚的第二层16b的成膜速率，与不添加氩的情况相比，能够缩短第2绝缘膜16的总的成膜时间。从而，能够大幅地缩短薄膜晶体管1的制造时间。
进而，通过调整第一层16a与第二层16b的膜厚之比，能够调整向半导体层14供给的氧的量。例如，若增加第2绝缘膜16中的第一层16a的厚度，则向半导体层14供给的氧的量增加。例如，若减少第2绝缘膜16中的第一层16a的厚度，则向半导体层14供给的氧的量减少。从而，通过调整第一层16a与第二层16b的膜厚之比，能够控制薄膜晶体管1的阈值电压。
进而，第二层16b由于作为氧供给源的功能较低，因此与第2绝缘膜16仅由第一层16a构成的情况相比，能够抑制向半导体层14的过剩的氧的供给。从而，能够抑制氧自由基的发生。作为结果，能够抑制由半导体层14内的氧自由基引起的缺陷能级的生成，能够得到稳定的电气特性。
(第二实施方式)
上述第一实施方式在半导体层14以及源极/漏极电极15a、15b上形成成膜速率低且作为氧供给源的第一层16a，并在第一层16a上形成成膜速率高且作为氧供给源的能力低的第二层16b。
对此，第二实施方式从设置在栅电极与半导体层之间的栅极绝缘膜向半导体层供给氧。
图3是概略地表示第二实施方式的薄膜晶体管2的一例的剖视图。
基板11上形成有覆盖栅电极12的第1绝缘膜(栅极绝缘膜)13c。第1绝缘膜13c由例如氧化硅等氧化物绝缘材料形成。第1绝缘膜13c包含有形成在基板11以及栅电极12上且作为氧供给源的功能较低的第二层(第2区域)13b、和形成在第二层13b上且作为氧供给源发挥功能的第一层(第1区域)13a。第一层13a的膜厚T13a比第二层13b的膜厚T13b薄。例如，第一层13a的膜厚T13a形成为大于等于第二层13b的膜厚T13b的1/8而小于等于3/8，优选的是大于等于1/6而小于等于1/3。
另外，与第一实施方式同样地，第一层13a的膜厚T13a以及第二层13b的膜厚T13b在基板11上的整个面中是一定的。例如，第1绝缘膜13c具有与栅电极12接触的区域、和与基板11接触的区域。第一层13a的膜厚T13a在第1绝缘膜13c与栅电极12接触的区域中和在第1绝缘膜13c与基板11接触的区域中是相等的。并且，第二层13b的膜厚T13b在第1绝缘膜13c与栅电极12接触的区域中和在第1绝缘膜13c与基板11接触的区域中是相等的。但是，通过氧化物半导体的加工方法，第一层13a的膜厚T13a有在没有半导体层14的部分处、当氧化物半导体层加工时(过度蚀刻时)被蚀刻而变薄的可能性。
第一层13a以及第二层13b分别是与第一实施方式的第一层16a以及第二层16b同质的氧化膜。即，第一层13a的成膜速率比第二层13b的成膜速率低。第一层13a中包含的氮的浓度比第二层13b中包含的氮的浓度高。第二层13b中包含的氩的浓度比第一层13a中包含的氩的浓度高。第二层13b的膜密度比第一层13a的膜密度大。
在第一层13a上形成有氧化物半导体层14。即，半导体层14的基板11侧的整个面与第一层13a接触。
源极/漏极电极15a、15b以及半导体层14上形成有覆盖它们的第2绝缘膜16c。第2绝缘膜16c是与第一实施方式的第二层16b同质的氧化膜。
其他的构成与第一实施方式相同，因此省略说明。
第二实施方式的制造方法除了第1绝缘膜13c以外、与第一实施方式大致相同。第1绝缘膜13c以SiH4和N2O气体作为原料使用例如CVD法形成。具体来说，首先，在处理室内导入SiH4和N2O气体、以及氩气体，成膜第二层13b。之后，停止氩气体的导入，成膜第一层13a。由此，形成包含第二层13b以及第一层13a的第1绝缘膜13c。
根据上述第二实施方式，能够得到与第一实施方式相同的效果。
(第三实施方式)
上述第一、第二实施方式从与半导体层14接触的2个绝缘膜中的一方的绝缘膜向半导体层14供给了氧。
与此相对，第三实施方式从与半导体层14接触的2个绝缘膜向半导体层14供给氧。
图4是概略地表示第三实施方式的薄膜晶体管3的一例的剖视图。
在设置有栅电极12的基板11上，与第二实施方式同样地形成有由成膜速率低且作为氧供给源发挥功能的第一层(第1区域)13a和成膜速率高且作为氧供给源的功能低的第二层(第2区域)13b构成的第1绝缘膜13c。即，第二层13b形成在栅电极12以及基板11上。第一层13a形成在第二层13b上，与半导体层14接触。
半导体层14上，与第一实施方式同样地，形成有由成膜速率低且作为氧供给源发挥功能的第一层(第3区域)16a和成膜速率高且作为氧供给源的功能较低的第二层(第4区域)16b构成的第2绝缘膜16。即，第一层16a形成在半导体层14以及源极/漏极电极15a、15b上。
其他的构成与第一、第二实施方式相同，因此省略说明。
根据上述第三实施方式，半导体层14被构成第1绝缘膜13c的作为氧供给源的第一层13a、和构成第2绝缘膜16的作为氧供给源的第一层16a夹持。由此，半导体层14被从第1绝缘膜13和第2绝缘膜16这两方供给氧。从而，与第一以及第二实施方式相比，半导体层14上能够有效且均匀地将氧向半导体层14供给。
(适用例)
能够使用第一～第三实施方式中例示的薄膜晶体管来制作显示装置。
图5概略地示出了具备第一～第三实施方式中例示的薄膜晶体管TR的显示装置4的构成例。本例中，显示装置4是具备例如液晶元件的液晶显示装置。但是，第一～第三实施方式中例示的薄膜晶体管TR不限于液晶显示装置，还能够适用在有机电致发光(EL)显示装置、其他的自发发光型显示装置、或具有电泳元件等的电子纸型显示装置等所谓的平板型的显示装置。
如图5所示，显示装置4具备显示图像的有源区(显示区域)ACT和有源区ACT的外侧的周边电路区域(非显示区域)。有源区ACT包含例如配置在第1方向(行方向)X、第2方向(列方向)Y上的多个像素PX。显示装置4具备在第1方向X上延伸的多个栅极线G、与这些多个栅极线G平行而延伸的多个电容线C、与这些多个栅极线G以及电容线C交叉的在第2方向Y上延伸的多个源极线S。
周边电路区域具备栅极驱动器GD、源极驱动器SD、电压施加部VCS、供电部VS等。各栅极线G延伸到有源区ACT的外部，与栅极驱动器GD连接。各源极线S延伸到有源区ACT的外部，与源极驱动器SD连接。各电容线C延伸到有源区ACT的外部，与电压印加部VCS连接。
各像素PX具备薄膜晶体管TR、电容元件CS、像素电极PE、共通电极CE、以及设置在像素电极PE与共通电极CE之间的液晶层LQ。薄膜晶体管TR是第一实施方式、第二实施方式或第三实施方式所示的构成的晶体管。薄膜晶体管TR的栅电极与栅极线G连接。薄膜晶体管TR的第一电极(源极电极15a)与源极线S连接，薄膜晶体管TR的第二电极(漏极电极15b)与电容元件CS的第一电极和像素电极PE连接。电容元件CS的第二电极与电容线C连接。共通电极CE与有源区ACT的外部所具备的供电部VS连接。
另外，第一、第二、第三实施方式中例示出的薄膜晶体管也可以使用在构成显示装置4的栅极驱动器GD、源极驱动器SD等的电路中。
根据具备这样的薄膜晶体管TR的显示装置4，与具备适用了硅半导体的薄膜晶体管的显示装置相比，能够降低由光引起的泄漏电流，并且能够减少薄膜晶体管的设置面积。因此，能够降低耗电，并且能够扩大在各像素中对显示有帮助的开口面积。
虽然已经描述了某些实施例，但这些实施例仅通过示例的方式呈现，并不打算限定发明的范围。事实上，这些新的实施方式能够以其他的各种形态实施，此外，在不脱离本发明的主旨的情况下，可以进行各种省略、替换和更改。这些实施方式和其变形包含在发明的范围和主旨中，并且包含在权利要求书所记载的发明和其等价的范围中。

Claims (20)

1.一种薄膜晶体管具备：
第1绝缘膜；
氧化物半导体层，设置在上述第1绝缘膜之上；以及
第2绝缘膜，设置在上述氧化物半导体层之上，
上述第1绝缘膜和上述第2绝缘膜的至少一方具有与上述氧化物半导体层接触的第1区域、和比上述第1区域更远离上述氧化物半导体层的第2区域，上述第2区域具有比上述第1区域高的氩浓度。
2.如权利要求1记载的薄膜晶体管，
在上述第1绝缘膜和上述第2绝缘膜的至少一方中，上述第1区域的膜厚比上述第2区域的膜厚薄。
3.如权利要求2记载的薄膜晶体管，
上述第1区域的膜厚大于等于上述第2区域的膜厚的1/6且小于等于上述第2区域的膜厚的1/3。
4.如权利要求1记载的薄膜晶体管，
上述第1区域中包含的氮的浓度大于上述第2区域中包含的氮的浓度。
5.如权利要求1记载的薄膜晶体管，
上述第1区域的膜密度小于上述第2区域的膜密度。
6.如权利要求1记载的薄膜晶体管，
在上述第1区域与上述第2区域的边界具有氟。
7.如权利要求1记载的薄膜晶体管，
上述氧化物半导体层由包含铟、镓、锌、锡中的至少一种的氧化物形成。
8.如权利要求1记载的薄膜晶体管，
上述第1区域和上述第2区域由氧化硅形成。
9.如权利要求1记载的薄膜晶体管，
上述第1绝缘膜以及上述第2绝缘膜由氧化硅形成，并与上述氧化物半导体层接触。
10.如权利要求1记载的薄膜晶体管，还具备：
基板；
栅电极，位于上述基板与上述第1绝缘膜之间；以及
一对电极，在上述氧化物半导体层与上述第2绝缘膜之间接触于上述氧化物半导体层，并且该一对电极在第1方向上隔开间隔。
11.一种薄膜晶体管，具备：
由氧化硅构成的第1绝缘膜；
由氧化硅构成的第2绝缘膜；以及
位于上述第1绝缘膜和上述第2绝缘膜之间的氧化物半导体层，
上述第1绝缘膜具有膜质不同的第1区域和第2区域，
上述第1区域与上述氧化物半导体层接触，
上述第2区域比上述第1区域更远离上述氧化物半导体层。
12.如权利要求11记载的薄膜晶体管，
上述第2绝缘膜具有膜质不同的第3区域和第4区域，
上述第3区域与上述氧化物半导体层接触，
上述第4区域比上述第3区域更远离上述氧化物半导体层。
13.如权利要求11记载的薄膜晶体管，
上述第2区域中包含的氩的浓度比上述第1区域中包含的氩的浓度高。
14.如权利要求11记载的薄膜晶体管，
上述第1区域中包含的氮的浓度比上述第2区域中包含的氮的浓度高。
15.如权利要求11记载的薄膜晶体管，
上述第1区域的膜密度比上述第2区域的膜密度小。
16.如权利要求12记载的薄膜晶体管，还具备：
基板；
栅电极，位于上述基板与上述第1绝缘膜之间；以及
一对电极，在上述氧化物半导体层与上述第2绝缘膜之间接触于上述氧化物半导体层，并且该一对电极在第1方向上隔开间隔。
17.如权利要求16记载的薄膜晶体管，
上述第1绝缘膜与上述基板以及上述栅电极接触，
上述第1区域的厚度在上述第1绝缘膜与上述基板接触的区域中和在上述第1绝缘膜与上述栅电极接触的区域中是相等的，
上述第2区域的厚度在上述第1绝缘膜与上述基板接触的区域中和在上述第1绝缘膜与上述栅电极接触的区域中是相等的。
18.如权利要求16记载的薄膜晶体管，
上述第2绝缘膜与上述一对电极接触，
上述第3区域的厚度在上述第2绝缘膜与上述一对电极接触的区域中和在上述第2绝缘膜与上述氧化物半导体层接触的区域中是相等的，
上述第4区域的厚度在上述第2绝缘膜与上述一对电极接触的区域中和在上述第2绝缘膜与上述氧化物半导体层接触的区域中是相等的。
19.如权利要求11记载的薄膜晶体管，
上述第1绝缘膜以及上述第2绝缘膜的至少一方包含偏析出的氟。
20.如权利要求11记载的薄膜晶体管，
上述第2绝缘膜被氮化硅膜覆盖。
CN201611252352.1A 2016-01-08 2016-12-30 薄膜晶体管 Pending CN107017210A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016002595A JP2017123427A (ja) 2016-01-08 2016-01-08 薄膜トランジスタ
JP2016-002595 2016-01-08

Publications (1)

Publication Number Publication Date
CN107017210A true CN107017210A (zh) 2017-08-04

Family

ID=59275084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611252352.1A Pending CN107017210A (zh) 2016-01-08 2016-12-30 薄膜晶体管

Country Status (3)

Country Link
US (1) US9947795B2 (zh)
JP (1) JP2017123427A (zh)
CN (1) CN107017210A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11637208B2 (en) 2018-08-03 2023-04-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019129281A (ja) * 2018-01-26 2019-08-01 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP6706653B2 (ja) * 2018-03-20 2020-06-10 シャープ株式会社 アクティブマトリクス基板
US10756116B2 (en) 2018-03-20 2020-08-25 Sharp Kabushiki Kaisha Active matrix substrate having thin film transistors that each include copper gate electrode and oxide semiconductor layer

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260682A (ja) * 1996-03-22 1997-10-03 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
CN102456581A (zh) * 2010-11-05 2012-05-16 索尼公司 薄膜晶体管及其制造方法
CN102473727A (zh) * 2009-06-29 2012-05-23 夏普株式会社 氧化物半导体、薄膜晶体管阵列基板及其制造方法和显示装置
CN102760697A (zh) * 2011-04-27 2012-10-31 株式会社半导体能源研究所 半导体装置的制造方法
US20120326144A1 (en) * 2010-04-06 2012-12-27 Sharp Kabushiki Kaisha Thin film transistor substrate and method for manufacturing same
CN102867854A (zh) * 2011-07-08 2013-01-09 株式会社半导体能源研究所 半导体装置及其制造方法
CN103187307A (zh) * 2008-07-02 2013-07-03 应用材料公司 使用多有源沟道层的薄膜晶体管
US20140042435A1 (en) * 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6059566B2 (ja) 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102222438B1 (ko) * 2012-05-10 2021-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
TWI624949B (zh) * 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260682A (ja) * 1996-03-22 1997-10-03 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
CN103187307A (zh) * 2008-07-02 2013-07-03 应用材料公司 使用多有源沟道层的薄膜晶体管
CN102473727A (zh) * 2009-06-29 2012-05-23 夏普株式会社 氧化物半导体、薄膜晶体管阵列基板及其制造方法和显示装置
US20120326144A1 (en) * 2010-04-06 2012-12-27 Sharp Kabushiki Kaisha Thin film transistor substrate and method for manufacturing same
CN102456581A (zh) * 2010-11-05 2012-05-16 索尼公司 薄膜晶体管及其制造方法
CN102760697A (zh) * 2011-04-27 2012-10-31 株式会社半导体能源研究所 半导体装置的制造方法
CN102867854A (zh) * 2011-07-08 2013-01-09 株式会社半导体能源研究所 半导体装置及其制造方法
US20140042435A1 (en) * 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11637208B2 (en) 2018-08-03 2023-04-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP2017123427A (ja) 2017-07-13
US20170200829A1 (en) 2017-07-13
US9947795B2 (en) 2018-04-17

Similar Documents

Publication Publication Date Title
JP5584960B2 (ja) 薄膜トランジスタおよび表示装置
CN101826557B (zh) 薄膜晶体管及其制造方法、以及显示装置
CN105161503B (zh) 非晶硅半导体tft背板结构
US10121898B2 (en) Thin-film transistor substrate and method of manufacturing the same
JP6151070B2 (ja) 薄膜トランジスタ及びそれを用いた表示装置
KR20080052107A (ko) 산화물 반도체층을 구비한 박막 트랜지스터
EP2808916B1 (en) Method of manufacturing an organic light emitting display device
TW201830696A (zh) 半導體裝置、功率二極體及整流器
KR20090126813A (ko) 산화물 반도체 박막 트랜지스터의 제조방법
CN107017210A (zh) 薄膜晶体管
KR20140074742A (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US20180308870A1 (en) Semiconductor device, display device, and method for manufacturing the same
US9698165B2 (en) Array substrate, method for manufacturing the same, and display device comprising array substrate
WO2017018271A1 (ja) 半導体装置およびその製造方法
JP2010243594A (ja) 薄膜トランジスタ基板およびその製造方法
TW201310646A (zh) 半導體裝置及其製造方法
JP2020144393A (ja) 表示装置
US9159746B2 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
KR20220020874A (ko) 박막트랜지스터, 그를 포함하는 표시 장치 및 그 박막트랜지스터의 제조 방법
WO2014196107A1 (ja) 薄膜トランジスタ素子とその製造方法及び表示装置
CN105261589A (zh) 导电图案形成方法、半导体装置、以及电子设备
TWI567828B (zh) 製造閘極絕緣層的方法
US9647134B2 (en) Thin-film transistor and method for manufacturing the same
TW201349507A (zh) 半導體裝置及其製造方法
US9349843B2 (en) Method for manufacturing thin-film transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170804