CN106981486A - 低工作电压反相器及其制作方法 - Google Patents

低工作电压反相器及其制作方法 Download PDF

Info

Publication number
CN106981486A
CN106981486A CN201610029456.XA CN201610029456A CN106981486A CN 106981486 A CN106981486 A CN 106981486A CN 201610029456 A CN201610029456 A CN 201610029456A CN 106981486 A CN106981486 A CN 106981486A
Authority
CN
China
Prior art keywords
phase inverter
film
layer
gate
channel layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610029456.XA
Other languages
English (en)
Inventor
竺立强
肖惠
万昌锦
刘阳辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Institute of Material Technology and Engineering of CAS
Original Assignee
Ningbo Institute of Material Technology and Engineering of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Institute of Material Technology and Engineering of CAS filed Critical Ningbo Institute of Material Technology and Engineering of CAS
Priority to CN201610029456.XA priority Critical patent/CN106981486A/zh
Publication of CN106981486A publication Critical patent/CN106981486A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种低工作电压反相器及其制作方法。本发明的反相器包含形成在绝缘衬底上的第一晶体管和第二晶体管，其中，所述第一晶体管以耗尽型模式工作，所述第二晶体管以增强型模式工作，并且，所述第一晶体管和第二晶体管的栅介质层由具有离子导电特性的固态电解质构成。本发明还提供了制备本发明的低工作电压、高增益性的反相器的方法。本发明的反相器在获得低工作电压、高电压增益性的同时，还进一步降低了制造成本。

Description

低工作电压反相器及其制作方法
技术领域
本发明涉及微电子技术领域，具体涉及一种低工作电压反相器及其制作方法。
背景技术
反相器是微电子***的重要组成单元。
近年来，人们对便携式、低功耗电子产品的需求不断增加，而大型电子***随着功能的日益丰富，其功耗也不断增加，因此低功耗电子元件的设计已经成为今后微电子技术发展的重要方向之一，使用具有低工作电压的电子元件及反相器是实现低功耗电路设计的一种有效手段。
传统互补金属-氧化物-半导体(Complementary metal-oxide-semiconductor,CMOS)反相器，通常采用性能相当的n型和p型MOS晶体管(field-effecttransistors,FETs)组成，如p型硅FET和n型硅FET。氧化物薄膜晶体管是目前电子信息产业的明星元件，在新一代透明柔性平板显示或可穿戴、便携式电子产品等领域具有极强的应用前景。氧化物半导体薄膜的电子导电特性较好，相应的n型金属氧化物薄膜晶体管(TFTs)的电学特性优异，其场效应电子迁移率高达10～100cm2/Vs。
然而值得指出的是，在金属氧化物半导体家族中很难找到空穴导电综合性能优异的p型金属氧化物半导体材料，在p型金属氧化物薄膜上难以实现有效的欧姆接触，因此制作的p型金属氧化物薄膜晶体管(TFTs)的电学特性不佳，其空穴迁移率较小，通常<1cm2/Vs，从而最终影响整个反相器电路的电学性能。有鉴于此，人们采用两个n型金属氧化物TFTs来设计反相器电路，涉及的两个n型TFTs的阈值电压不同。
然而，这类反相器所采用的TFTs通常采用传统的栅介质薄膜(如SiNx、HfO2、Ta2O5等)，其单位面积电容较小，通常小于几十nF/cm2，器件的工作电压较大，通常>5V，因此设计的反相器电路工作电压也相对较大，为了获得较大的电压增益，通常需要采用较大的电源电压VDD(>5V)，而且反相器电压传输曲线上的电压转变区域范围也比较大，通常大于1V，这些性能极大地限制了它们在低功耗、便携式电子产品中的应用。
专利CN201210057047.2、CN200880015916.7、CN200910175707.5、CN200910130129.3、CN201310365628等专利均公开了反相器的制作方法，但它们都有各自的局限性。例如，在专利CN201210057047.2、CN200880015916.7、CN200910175707.5、CN200910130129.3中，反相器的工作电压相对比较高，达到10V以上；又如，在专利CN201310365628中，需要回刻蚀工艺，工艺手段相对比较复杂；又如，在专利CN201210057047.2中，组成反相器的一个晶体管需要有双栅结构，也同样地提高了制作工艺的复杂度；又如，在专利CN200880015916.7和CN201210057047.2中，需要对晶体管沟道进行热处理，也同样地进一步提高工艺复杂度和工艺成本。
综上所述，需要开发一种反相器，能够以低工作电压工作，并具有高电压增益，这种反相器在生物化学传感、低功耗便携式电子产品和仿生电子产品领域具有广阔的应用前景。
发明内容
本发明提的目的就是提供一种反相器及其制备方法，具有低工作电压和高电压增益，并具有更低的制造成本。
在本发明的第一个方面，提供了一种反相器，包含：
衬底；
位于所述衬底上的第一沉积结构；以及
位于所述衬底上的第二沉积结构；
其中，所述第一沉积结构包括：位于所述衬底上第一栅电极、位于所述第一栅电极上的第一栅介质层、位于所述第一栅介质层上的第一沟道层、位于所述第一沟道层上的第一源极和第一漏极；并且，所述第一沉积结构构成以耗尽型模式工作的第一晶体管；
所述第二沉积结构包括：位于所述衬底上第二栅电极、位于所述第二栅电极上的第二栅介质层、位于所述第二栅介质层上的第二沟道层、位于所述第二沟道层上的第二源极和第二漏极；并且，所述第二沉积结构构成以增强型模式工作的第二晶体管；并且
所述第一栅电极、所述第一源极和所述第二漏极通过导电层电连接；并且
在所述反相器中，所述第一栅极作为输出端Vout，所述第二栅极作为输入端Vin，所述第二源极接地，所述第一漏极用于施加电源电压VDD；并且
所述第一栅介质层和第二栅介质层为离子导电型固态电解质。
在另一优选例中，所述离子导电型固态电解质独立地选自下组：疏松氧化物介质膜、海藻酸钠膜、壳聚糖膜、甲基纤维素膜。
在另一优选例中，所述离子导电型固态电解质独立地选自下组：疏松SiO2薄膜、疏松磷掺杂SiO2薄膜层、疏松氧化铝Al2O3薄膜，并且，所述第一栅介质层和第二栅介质层厚度为300nm～5μm，比表面积为1m2/g～100m2/g，薄膜孔隙尺寸为1nm～10nm，质子电导率为1×10-5S/cm～1×10-3S/cm，单位面积电容为0.05～100μF/cm2，较佳地，0.1～20μF/cm2。
在另一优选例中，所述第一沟道层为氧化铟锌(InZnO)薄膜，所述第二沟道层为氧化铟锌(InZnO)薄膜或铟镓锌氧(InGaZnO)薄膜，所述第一沟道层和第二沟道层的厚度为10nm～100nm。
在另一优选例中，所述第一沉积结构和第二沉积结构位于所述衬底的同一侧、两侧、或位于不同的衬底上。
在另一优选例中，所述第一沉积结构和第二沉积结构位于同一衬底的同一侧。
在另一优选例中，所述反相器为一体化的。
在另一优选例中，所述第一源极和所述第二漏极是为同一结构层。
在另一优选例中，所述第一栅电极、所述第一源极和所述第二漏极通过导电层连接。
在另一优选例中，所述反相器为低工作电压、高电压增益型反相器。
在另一优选例中，所述反相器为低工作电压、高电压增益型反相器，并且所述“低工作电压”指工作电压不高于3V。
在另一优选例中，所述“高增益”指低电源电压下(0.5V～3V)的输出电压(Vout)对输入电压(Vin)的偏导绝对值高于20。
在另一优选例中(具体输入电压及工作电压)，所述反相器的输入电压(Vin)范围为-1V～1.5V，施加的电源电压(VDD)处于0.5～3V范围之间时，相应输出电压(Vout)的变化范围为0～VDD，当VDD＝2V时，电压增益大于40。
在另一优选例中，所述反相器的输入电压可以独立的选自下组：正弦波形、三角波形、噪音波形，或它们的任意组合。
在另一优选例中，所述绝缘衬底选自下组：沉积有热氧化SiO2的单晶硅衬底、玻璃衬底、塑料衬底、纸张衬底、陶瓷衬底。
在另一优选例中，所述第一栅电极和第二栅电极独立地选自下组：铟锡氧化物(InSnO)薄膜层、Au薄膜层、Ag薄膜层、Al薄膜层和Cu薄膜层。
在另一优选例中，所述第一源极、第一漏极、第二源极、第二漏极，以及导电层独立地选择下组：InSnO薄膜、Au薄膜层、Ag薄膜层、Al薄膜层和Cu薄膜层。
在本发明的第二个方面，提供了一种低工作电压反相器制备方法，包含以下步骤：
(a)提供一衬底；
(b)在所述衬底上的第一沉积区域沉积形成第一沉积结构；以及在所述衬底上的第二沉积区域沉积形成第二沉积结构；
其中，所述第一沉积结构包括：位于所述衬底上第一栅电极、位于所述第一栅电极上的第一栅介质层、位于所述第一栅介质层上的第一沟道层、位于所述第一沟道层上的第一源极和第一漏极；并且所述第一沉积结构构成以耗尽型模式工作的第一晶体管；
所述第二沉积结构包括：位于所述衬底上第二栅电极、位于所述第二栅电极上的第二栅介质层、位于所述第二栅介质层上的第二沟道层、位于所述第二沟道层上的第二源极和第二漏极；并且所述第二沉积结构构成以增强型模式工作的第二晶体管；和
(c)将所述第一栅电极、所述第一源极和所述第二漏极进行电连接，从而形成本发明第一方面中所述反相器。
在另一优选例中，所述在第一沉积区域沉积形成第一沉积结构和在所述第二沉积区域沉积形成第二沉积结构是同时进行或先后进行的。
在另一优选例中，所述步骤(b)和(c)包括：
(i)在所述绝缘衬底上的第一沉积结构沉积图形化第一栅电极，在所述绝缘衬底上的第二沉积结构沉积图形化第二栅电极；
(ii)在所述第一栅电极上沉积具有离子导电特性的固态电解质膜，作为第一栅介质层，在所述第二栅电极上沉积具有离子导电特性的固态电解质膜，作为第二栅介质层；
(iii)在所述第一栅介质层上沉积图形化的第一沟道层，在所述第二栅介质层上沉积图形化的第二沟道层；和
(iv)在所述第一沟道层和第二沟道层上沉积图形化的导电薄膜，作为第一源极和第一漏极、第二源极和第二漏极，以及导电层，其中所述导电层将所述第二漏极、第一源极以及第一栅电极进行电连接。
在另一优选例中，在所述步骤b)中，采用等离子体增强技术或者溶胶凝胶技术沉积所述具有离子导电特性的固态电解质膜，并且，所述具有离子导电特性的固态电解质膜的厚度为300nm～5μm，比表面积为1m2/g～100m2/g，薄膜孔隙尺寸为1nm～10nm，质子电导率为1×10-5S/cm～1×10-3S/cm，单位面积电容为0.1～100μF/cm2，较佳地，0.1～20μF/cm2。更加地，所述疏松薄膜的厚度为1μm。
在另一优选例中，在所述步骤b)中，采用等离子体增强技术或者溶胶凝胶技术沉积所述具有离子导电特性的固态电解质膜，并且，所述具有离子导电特性的固态电解质膜的厚度为300nm～5μm，质子电导率为1×10-5S/cm～1×10-3S/cm，单位面积电容为0.1～100μF/cm2，较佳地，0.1～20μF/cm2。
在另一优选例中，所述步骤b)中，采用磁控溅射技术沉积所述第一沟道层和所述第二沟道层。
在本发明的第三个方面，提供了一种电子产品，所述电子产品含有上述反相器，所述电子产品应用于生物化学传感、低功耗便携式电子产品和仿生电子产品领域。
应理解，在本发明范围内中，本发明的上述各技术特征和在下文(如实施例)中具体描述的各技术特征之间都可以互相组合，从而构成新的或优选的技术方案。限于篇幅，在此不再一一累述。
附图说明
附图1是根据本发明的反相器的结构示意图；
附图2是根据本发明制作得到的反相器的电学特性测试结果。
在各附图中，1：绝缘衬底；2a和2b：底栅电极；3a和3b：栅介质层；4a和4b：沟道层；5a和5c：源极；5b和5d：漏极；5e：导电层，用于器件互联。
具体实施方式
本发明人经过广泛而深入的研究，发现在反相器的晶体管的栅介质层采用离子导电型固态电解质，能够显著地降低反相器的工作电压并具有高电压增益性，因此提出了一种新的低工作电压反相器及其制备方法，在获得低工作电压、高电压增益性同时，还进一步降低了制作成本，在生物化学传感、低功耗便携式电子产品和仿生电子产品领域具有广阔的应用前景。
术语
如本文所用，术语“本发明的低工作电压、高电压增益型的反相器”、“本发明的低工作电压反相器”、或“本发明的反相器”可互换使用，指本发明第一方面低工作电压、高电压增益型的反相器。
如本文所用，术语，“低工作电压”是指工作电压(或其绝对值)不高于(≤)3V。
如本文所用，术语“高电压增益”指低电源电压下的输出电压(Vout)对输入电压(Vin)的偏导(-dVout/dVin)的绝对值高于(≥)20，较佳地≥30，更佳地≥40。通常，偏导(dVout/dVin)的绝对值小于(≤100)。例如，当反相器的输入电压(Vin)范围为-1V～1.5V，施加的电源电压(VDD)为处于0.5～3V范围间的某一值，相应输出电压(Vout)范围为0～VDD，其中，当VDD＝2V时，电压增益大于40。
如本文所用，术语“具有离子导电特性的固态电解质”、“离子导电型固态电解质”可互换使用，指具有离子导电特性的固态电解质。
如本文所用，术语“具有离子导电特性的固态电解质膜”、“疏松薄膜”可互换使用。例如：指疏松的氧化物介质膜、海藻酸钠膜、壳聚糖膜、甲基纤维素膜。优选为疏松SiO2薄膜和疏松Al2O3薄膜。离子导电固态电解质具有以下属性，在外电场的作用下，固态电解质中存在的离子向电解质/电极界面或电解质/沟道界面迁移，进而在电极一侧或沟道一侧诱导一层与离子电性相反、电荷量相同的载流子聚集层，从而在界面处诱导产生界面双电荷层，这一界面双电荷层的厚度极小(～1nm)，其单位面积电容极大(0.1～20μF/cm2)，因此这种固态电解质具有极强的静电调控能力，采用这种固态电解质作为栅介质的氧化物TFTs的工作电压极小(<2V)。
反相器
本发明提供了一种反相器，包含形成于衬底上的第一、第二沉积结构，第一沉积结构构成以耗尽型模式工作的第一晶体管，第二沉积结构构成以增强型模式工作的第二晶体管，其中第一晶体管的栅电极与源极，以及第二晶体管的漏极通过导电层电连接，第一晶体管的栅极作为输出端Vout，第二晶体管的栅极作为输入端Vin，第二晶体管的源极接地，第一晶体管的漏极用于施加电源电压VDD；并且，第一晶体管和第二晶体管的栅介质层为离子导电型固态电解质。本发明的反相器具有工作电压低和高增益性，工艺简单易行，制作成本低，适合大面积连续生产等优点。
参见图1，本发明的反相器，包含：
衬底1；
位于所述衬底1上的第一沉积结构；以及
位于所述衬底1上的第二沉积结构；
其中，所述第一沉积结构包括：位于所述衬底1上第一栅电极2b、位于所述第一栅电极2b上的第一栅介质层3b、位于所述第一栅介质层3b上的第一沟道层4b、位于所述第一沟道层4b上的第一源极5c和第一漏极5d；并且，所述第一沉积结构构成以耗尽型模式工作的第一晶体管；
所述第二沉积结构包括：位于所述衬底1上第二栅电极2a、位于所述第二栅电极2a上的第二栅介质层3a、位于所述第二栅介质层3a上的第二沟道层4a、位于所述第二沟道层4a上的第二源极5a和第二漏极5b；并且，所述第二沉积结构构成以增强型模式工作的第二晶体管；并且
所述第一栅电极2b、所述第一源极5c和所述第二漏极5b通过导电层5e电连接；并且
在所述反相器中，所述第一栅极2b作为输出端Vout，所述第二栅极2a作为输入端Vin，所述第二源极5a接地，所述第一漏极5d用于施加电源电压VDD；并且
所述第一栅介质层3b和第二栅介质层3a为离子导电型固态电解质。
在另一优选例中，所述具有离子导电特性的固态电解质独立地选自下组：疏松氧化物介质膜、海藻酸钠膜、壳聚糖膜、甲基纤维素膜。
在另一优选例中，所述具有离子导电特性的固态电解质独立地选自下组：疏松SiO2薄膜、疏松磷掺杂SiO2薄膜层、疏松氧化铝Al2O3薄膜，并且，所述第一栅介质层3b和第二栅介质层3a厚度为300nm～5μm，比表面积为1m2/g～100m2/g，薄膜孔隙尺寸为1nm～10nm，质子电导率为1×10-5S/cm～1×10-3S/cm，单位面积电容为0.1～20μF/cm2。
在另一优选例中，所述第一沉积结构和第二沉积结构位于所述衬底的同一侧。
在另一优选例中，所述第一沟道层4b为氧化铟锌(InZnO)薄膜，所述第二沟道层4a为氧化铟锌(InZnO)薄膜或铟镓锌氧(InGaZnO)薄膜，所述第一沟道层4b和第二沟道层4a的厚度为10nm～100nm。
在另一优选例中，所述反相器为一体化的。
在另一优选例中，所述第一源极5c和所述第二漏极5b是为同一结构层。
在另一优选例中，所述第一栅电极2b、所述第一源极5c和所述第二漏极5b通过导电层5e连接。
在另一优选例中，所述反相器为低工作电压、高电压增益型反相器。
在另一优选例中，所述反相器为低工作电压、高电压增益型反相器，并且，所述“低工作电压”指工作电压不高于3V，所述“高增益”指低电源电压下(0.5V～3V)的输出电压(Vout)对输入电压(Vin)的偏导绝对值高于20。
在另一优选例中，所述反相器的输入电压(Vin)范围为-1V～1.5V，施加的电源电压(VDD)为处于0.5～3V范围间的某一值，相应输出电压(Vout)的变化范围为0～VDD，当VDD＝2V时，电压增益大于40。
在另一优选例中，所述反相器的输入电压具有正弦波形、三角波形、噪音波形或其中若干波形的组合。
在另一优选例中，所述绝缘衬底1选自下组：沉积有热氧化SiO2的单晶硅衬底、玻璃衬底、塑料衬底、纸张衬底、陶瓷衬底。
在另一优选例中，所述第一栅电极2b和第二栅电极2a独立地选自下组：铟锡氧化物(InSnO)薄膜层、Au薄膜层、Ag薄膜层、Al薄膜层和Cu薄膜层
在另一优选例中，所述第一源极5c、第一漏极5d、第二源极5a、第二漏极5b，以及导电层5e独立地选择下组：InSnO薄膜、Au薄膜层、Ag薄膜层、Al薄膜层和Cu薄膜层。
在本发明的另一优选例中，所述具有离子导电特性的固态电解质为疏松氧化物介质膜、海藻酸钠膜、壳聚糖膜、甲基纤维素膜。优选为疏松二氧化硅(SiO2)薄膜和疏松氧化铝(Al2O3)薄膜。
在本发明的另一优选例中，所述沟道层选自下组：铟锌氧化物复合薄膜(InZnO)，铟镓锌氧化物复合薄膜(InGaZnO)、具有不同厚度的铟锌氧化物复合薄膜(InZnO)、具有不同氧含量的铟锌氧化物复合薄膜(InZnO)或具有不同厚度的铟镓锌氧化物复合薄膜(InGaZnO)。
工作原理
本发明采用电子导电氧化物半导体薄膜作为薄膜晶体管(TFTs)沟道，采用具有离子导电特性的固态电解质作为栅介质，制作n型氧化物TFTs，工作模式为耗尽型和增强型，并将两种工作模式下的氧化物TFTs连接获得全n型反相器电路。
具体说，在本发明中，疏松薄膜具有室温质子渗透作用，具有室温质子导电特性，为室温质子导体。工作时，薄膜的孔隙结构吸收空气中的水分，在外电场的作用下，水分子分解产生质子(H+)，这些质子沿外电场方向运动，孔隙结构及其吸附在孔隙结构上的H2O分子或OH-键提供质子迁移的通道，这些质子在疏松薄膜/电极界面处积累，从而在电极一侧诱导产生大量的电子，由于这一离子调控作用，采用该疏松薄膜作为栅介质，制作的晶体管的工作电压极低(<2V)。或者，在本发明中，拥有大量羧基或羟基的有机物具有室温质子渗透作用，具有室温质子导电特性，为室温质子导体。工作时，薄膜的羧基或羟基在外电场的作用下产生质子(H+)，这些质子沿外电场方向运动，这些质子在质子导体膜/电极界面处积累，从而在电极一侧诱导产生大量的电子，由于这一离子调控作用，采用该质子导体膜作为栅介质，制作的晶体管的工作电压极低(＜2V)。
因此，本发明涉及的离子导电固态电解质具有以下属性，在外电场的作用下，固态电解质中存在的离子向电解质/电极界面或电解质/沟道界面迁移，进而在电极一侧或沟道一侧诱导一层与离子电性相反、电荷量相同的载流子聚集层，从而在界面处诱导产生界面双电荷层，这一界面双电荷层的厚度极小(～1nm)，其单位面积电容极大(0.1～20μF/cm2)，因此这种固态电解质具有极强的静电调控能力，采用这种固态电解质作为栅介质的氧化物TFTs的工作电压极小(＜2V)。
有鉴于此，采用这种氧化物TFTs连接而成的反相器电路的工作电压极低，适合生物化学传感、低功耗便携式电子产品和仿生电子成品应用。
反相器的制备方法
本发明还提供了一种低工作电压反相器的制备方法，包含以下步骤：
(a)提供一衬底1；
(b)在所述衬底1上的第一沉积区域沉积形成第一沉积结构；以及在所述衬底1上的第二沉积区域沉积形成第二沉积结构；
其中，所述第一沉积结构包括：位于所述衬底1上第一栅电极2b、位于所述第一栅电极2b上的第一栅介质层3b、位于所述第一栅介质层3b上的第一沟道层4b、位于所述第一沟道层4b上的第一源极5c和第一漏极5d；并且所述第一沉积结构构成以耗尽型模式工作的第一晶体管；
所述第二沉积结构包括：位于所述衬底1上第二栅电极2a、位于所述第二栅电极2a上的第二栅介质层3a、位于所述第二栅介质层3a上的第二沟道层4a、位于所述第二沟道层4a上的第二源极5a和第二漏极5b；并且所述第二沉积结构构成以增强型模式工作的第二晶体管；和
(c)将所述第一栅电极2b、所述第一源极5c和所述第二漏极5b进行电连接，从而形成本发明第一方面所述的反相器。
在另一优选例中，所述在第一沉积区域沉积形成第一沉积结构和在所述第二沉积区域沉积形成第二沉积结构是同时进行或先后进行的。
在另一优选例中，所述步骤(b)和(c)包括：
(i)在所述绝缘衬底1上的第一沉积结构沉积图形化第一栅电极2b，在所述绝缘衬底1上的第二沉积结构沉积图形化第二栅电极2a；
(ii)在所述第一栅电极2b上沉积具有离子导电特性的固态电解质膜，作为第一栅介质层3b，在所述第二栅电极2a上沉积具有离子导电特性的固态电解质膜，作为第二栅介质层3b；
(iii)在所述第一栅介质层3b上沉积图形化的第一沟道层4b，在所述第二栅介质层3a上沉积图形化的第二沟道层4a；和
(iv)在所述第一沟道层4b和第二沟道层4a上沉积图形化的导电薄膜，作为第一源极5c和第一漏极5d、第二源极5a和第二漏极5b，以及导电层5e，其中所述导电层5e将所述第二漏极5b、第一源极5c以及第一栅电极2b进行电连接。
在另一优选例中，在所述步骤b)中，采用等离子体增强技术或者溶胶凝胶技术沉积所述具有离子导电特性的固态电解质膜，并且，所述具有离子导电特性的固态电解质膜的厚度为300nm～5μm，比表面积为1m2/g～100m2/g，薄膜孔隙尺寸为1nm～10nm，质子电导率为1×10-5S/cm～1×10-3S/cm，单位面积电容为0.1～20μF/cm2。较佳地，所述具有离子导电特性的固态电解质膜的厚度为1μm。
在另一优选例中，在所述步骤b)中，采用等离子体增强技术或者溶胶凝胶技术沉积所述具有离子导电特性的固态电解质膜，并且，所述具有离子导电特性的固态电解质膜的厚度为300nm～5μm，质子电导率为1×10-5S/cm～1×10-3S/cm，单位面积电容为0.1～20μF/cm2。
在另一优选例中，所述步骤b)中，采用磁控溅射技术沉积所述第一沟道层4b和所述第二沟道层4a。
应用和产品
本发明的反相器可用于生物化学传感、低功耗便携式电子产品和仿生电子成品，具有广阔的应用前景。
本发明的主要优点包括：
1)低工作电压、高增益性。
本发明采用具有离子导电特性的固态电解质作为栅介质，在栅电极作用下具有独特的界面双电荷层效应，其单位面积电容极大，因此具有极强的静电调控特性，可以极大地降低氧化物TFTs的工作电压。
同时，由于本发明的反相器电路的工作电压低，可以在较低电源电压下获得较大的反相器电压增益，且电压传输曲线特性的电压转变区域窄，利于改善反相器动态电学特性，从而降低电子产品功耗和改善电学性能。
2)降低成本。
由于固态电解质的超强电容耦合效应，本发明的反相器制作的对准要求低，可以极大地降低器件制作工艺成本，适于大面积连续生产。并且，本发明的反相器的制作工艺简单易行，重复性和均匀性好，能够极大地降低制作成本。
综上所述，本发明提供的反相器及其制作方法极大地降低了反相器电路的工作电压且具备高电压增益性，改善了反相器的电学特性，且制作工艺简单、成本低廉，在生物化学传感、低功耗便携式电子产品和仿生电子成品等领域具有十分广阔的应用前景。
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。下列实施例中未注明具体条件的实验方法，通常按照常规条件或按照制造厂商所建议的条件。除非另外说明，否则百分比和份数是重量百分比和重量份数。
实施例1：反相器No.1及其制备方法
本实施例的反相器的物理结构如图1所示。
电学结构：
图1中的电学结构如下：在第一沉积区域I中，第一栅电极2b、第一栅介质层3b、第一沟道层4b、第一源极5c和第一漏极5d构成以耗尽型模式工作的第一晶体管；在第二沉积区域II中，第二栅电极2a、第二栅介质层3a、第二沟道层4a、第二源极5a和第二漏极5b构成以增强型模式工作的第二晶体管。所述第一栅介质层和第二栅介质层为离子导电型固态电解质。
在本实施例中，将第一栅极2b作为输出端(Vout)，将第二栅极2a作为输入端(Vin)，第二源极5a接地，在第一漏极5d上施加电源电压(VDD)。并且，第一栅电极2b、第一源极5c，以及第二漏极5b通过导电层5e连接，从而构成反相器。
材料：
本实施例中，绝缘衬底1选择玻璃衬底；用作栅电极的导电层2a和2b选择铟锡氧化物(InSnO)薄膜层；栅介质层3选择疏松SiO2薄膜；沟道层4a选择InGaZnO薄膜，沟道层4b选择InZnO薄膜；源极5a和5c、漏极5b和5d以及导电层5e采用InSnO薄膜。
制备步骤：
步骤1：对玻璃衬底1进行严格清洗，依次将玻璃衬底浸入酒精、去离子水超声清洗10分钟，然后采用去离子水反复冲洗，最后用氮***吹干待用。
步骤2：采用磁控溅射技术在玻璃衬底1表面沉积互不连通的图形化InSnO导电薄膜层2a和2b，作为薄膜晶体管的底栅电极；
步骤3：采用等离子增强化学气相沉积技术，采用硅烷和氧气作为反应气体，在InSnO导电层2a和2b上沉积一层疏松SiO2薄膜3作为栅介质层，疏松SiO2薄膜的厚度为1μm；
步骤4：采用磁控溅射技术在区域I的疏松SiO2薄膜上沉积一层图形化的InZnO薄膜4b作为InZnO薄膜晶体管的沟道层；在区域II的疏松SiO2薄膜上沉积一层图形化的InGaZnO薄膜4a作为InGaZnO薄膜晶体管的沟道层；
步骤5：通过磁控溅射镀膜工艺，继续在沟道层4a和4b上沉积图形化的InSnO薄膜作为源、漏电极及导电层，同时InSnO导电层5e将5b、5c和2b相连通。
测试结果：
区域I内获得的InZnO薄膜晶体管工作电压<1.5V，呈耗尽型工作模式；区域II内获得的InGaZnO薄膜晶体管工作电压<1.5V，呈增强型工作模式，从而获得具有低工作电压的耗尽负载型反相器。
将InGaZnO薄膜晶体管的栅极2a作为输入端，而将InZnO薄膜晶体管的栅极2b作为输出端，同时在5d处施加电源电压VDD，从而可以获得反相器电学性能。当VDD＝2V时，电压增益(-dVout/dVin)约为45。
实施例2：反相器No.2及其制备方法
本实施例的反相器的物理结构如图1所示。
电学结构：
本实施例中的电学结构与实施例1相同，在此不做赘述。
材料：
本实施例中，绝缘衬底1选择玻璃衬底；用作栅电极的导电层2a和2b选择铟锡氧化物(InSnO)薄膜层；栅介质层3选择疏松磷掺杂SiO2薄膜层；沟道层4a选择薄的InZnO薄膜层，沟道层4b选择厚的InZnO薄膜层；源极5a和5c、漏极5b和5d以及导电层5e采用Cu薄膜。
制备步骤：
步骤1：对玻璃衬底1进行严格清洗，依次将玻璃衬底浸入酒精、去离子水超声清洗10分钟，然后采用去离子水反复冲洗，最后用氮***吹干待用；
步骤2：采用磁控溅射技术在玻璃衬底1表面沉积互不连通的图形化InSnO导电薄膜层2a和2b，作为薄膜晶体管的底栅电极；
步骤3：采用等离子增强化学气相沉积技术，采用硅烷磷烷混合气和氧气为反应气，在InSnO导电层2a和2b上沉积一层疏松磷掺杂SiO2膜3作为栅介质层，薄膜厚度为1μm；
步骤4：采用磁控溅射技术在区域I的疏松磷掺杂SiO2膜3上沉积一层图形化的InZnO薄膜4b作为InZnO薄膜晶体管的沟道层；在区域II的疏松磷掺杂SiO2膜3上沉积一层图形化的InZnO薄膜4a作为InZnO薄膜晶体管的沟道层；
步骤5：通过热蒸发工艺，继续在沟道层4a和4b上沉积图形化的Cu薄膜作为源、漏电极及导电层，同时Cu导电层5e将5b、5c和2b相连通。
测试结果：
区域I内获得的InZnO薄膜晶体管工作电压<1.5V，呈耗尽型工作模式；区域II内获得的InZnO薄膜晶体管工作电压<1.5V，呈增强型工作模式，从而获得具有低工作电压的耗尽负载型反相器。
将区域II内的InZnO薄膜晶体管的栅极2a作为输入端，而将区域I内的InZnO薄膜晶体管的栅极2b作为输出端，同时在5d处施加电源电压VDD，从而可以获得反相器电学性能。当VDD＝2V时，电压增益(-dVout/dVin)约为30。
实施例3：反相器No.3及其制备方法
本实施例的反相器的物理结构如图1所示。
电学结构：
本实施例中的电学结构与实施例1相同，在此不做赘述。
材料：
本实施例中，绝缘衬底1选择覆盖有热氧化SiO2的单晶硅衬底；用作栅电极的导电层2a和2b选择Au薄膜层；栅介质层3选择疏松氧化铝薄膜；沟道层4a选择富氧的InZnO薄膜层，沟道层4b选择欠氧的InZnO薄膜层；源极5a和5c、漏极5b和5d以及导电层5e采用Ag薄膜。
制备步骤：
步骤1：对衬底1进行严格清洗，依次将衬底浸入酒精、去离子水超声清洗10分钟，然后采用去离子水反复冲洗，最后用氮***吹干待用；
步骤2：采用热蒸发技术在衬底1表面沉积互不连通的图形化Au导电薄膜层2a和2b，作为薄膜晶体管的底栅电极；
步骤3：采用等离子增强化学气相沉积技术，采用三甲基铝和氧气作为反应气，所述三甲基铝气体采用Ar作为载气带入反应腔体，在Au导电薄膜层2a和2b上沉积一层疏松的氧化铝薄膜3作为栅介质层，薄膜厚度为1μm；
步骤4：采用磁控溅射技术在区域I的疏松氧化铝薄膜3上沉积一层图形化的欠氧InZnO薄膜4b作为InZnO薄膜晶体管的沟道层，沉积时不通入氧气，Ar流量为14sccm，溅射功率为100W，沉积气压为0.5Pa；在区域II的疏松氧化铝薄膜3上沉积一层图形化的富氧InZnO薄膜4a作为InZnO薄膜晶体管的沟道层，沉积时氧气流量为4sccm，Ar流量为14sccm，溅射功率为100W，沉积气压为0.5Pa；
步骤5：通过热蒸发工艺，继续在沟道层4a和4b上沉积图形化的Ag薄膜作为源、漏电极及导电层，同时Ag导电层5e将5b、5c和2b相连通。
测试结果：
区域I内获得的InZnO薄膜晶体管工作电压<1.5V，呈耗尽型工作模式；区域II内获得的InZnO薄膜晶体管工作电压<1.5V，呈增强型工作模式，从而获得具有低工作电压的耗尽负载型反相器。
将区域II内的InZnO薄膜晶体管的栅极2a作为输入端，而将区域I内的InZnO薄膜晶体管的栅极2b作为输出端，同时在5d处施加电源电压VDD，从而可以获得反相器电学性能。
当VDD＝2V时，电压增益(-dVout/dVin)约为35。
对比例1：反相器电学特性测试结果
图2示出本发明的反相器的电学特性测试结果，其中栅介质层3a和3b均为由疏松薄膜形成的具有离子导电特性的固态电解质。
在该对比例1中，当栅介质层3a和3b中一个为具有离子导电特性的固态电解质的疏松薄膜，而另一个为高致密度的栅介质薄膜(即非具有离子导电特性的固态电解质)时，测定结果表明，采用高致密度的栅介质薄膜的相应晶体管在较低的电压范围下(<3V)无法实现晶体管的电学性能，在此电压范围下，栅极电压对沟道层导电能力的调控失效，即，在固定沟道源、漏电极偏压条件下，沟道电流不随栅极电压的改变而发生改变，因此相应制作的反相器无法实现耗尽负载型反相器功能。
上述实施例1-3和对比例1的结果表明，采用本发明特定结构的低工作电压反相器，由于其第一栅介质层和第二栅介质层均采用具有离子导电特性的固态电解质(例如具有离子导电特性的疏松薄膜)，因此制备的晶体管可以在较低的电压范围下工作(<2V)，而且制备的耗尽负载型反相器具有非常高的电压增益性等优异性能。
在本发明提及的所有文献都在本申请中引用作为参考，就如同每一篇文献被单独引用作为参考那样。此外应理解，在阅读了本发明的上述讲授内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。

Claims (10)

1.一种反相器，其特征在于，包含：
衬底；
位于所述衬底上的第一沉积结构；以及
位于所述衬底上的第二沉积结构；
其中，所述第一沉积结构包括：位于所述衬底上第一栅电极、位于所述第一栅电极上的第一栅介质层、位于所述第一栅介质层上的第一沟道层、位于所述第一沟道层上的第一源极和第一漏极；并且，所述第一沉积结构构成以耗尽型模式工作的第一晶体管；
所述第二沉积结构包括：位于所述衬底上第二栅电极、位于所述第二栅电极上的第二栅介质层、位于所述第二栅介质层上的第二沟道层、位于所述第二沟道层上的第二源极和第二漏极；并且，所述第二沉积结构构成以增强型模式工作的第二晶体管；并且
所述第一栅电极、所述第一源极和所述第二漏极通过导电层电连接；并且
在所述反相器中，所述第一栅极作为输出端Vout，所述第二栅极作为输入端Vin，所述第二源极接地，所述第一漏极用于施加电源电压VDD；并且
所述第一栅介质层和第二栅介质层均为离子导电型固态电解质。
2.如权利要求1所述的反相器，其特征在于，所述离子导电型固态电解质独立地选自下组：疏松氧化物介质膜、海藻酸钠膜、壳聚糖膜、甲基纤维素膜。
3.如权利要求1所述的反相器，其特征在于，所述离子导电型固态电解质独立地选自下组：疏松SiO2薄膜、疏松磷掺杂SiO2薄膜层、疏松氧化铝Al2O3薄膜，并且，
所述第一栅介质层和第二栅介质层厚度为300nm～5μm，比表面积为1m2/g～1000m2/g，薄膜孔隙尺寸为1nm～10nm，质子电导率为1×10-5S/cm～1×10-3S/cm，单位面积电容为0.1～100μF/cm2。
4.如权利要求1所述的反相器，其特征在于，所述第一沟道层为氧化铟锌(InZnO)薄膜，所述第二沟道层为氧化铟锌(InZnO)薄膜或铟镓锌氧(InGaZnO)薄膜，所述第一沟道层和第二沟道层的厚度为10nm～100nm。
5.如权利要求1所述的反相器，其特征在于，所述反相器的输入电压独立的选自下组：正弦波形、三角波形、噪音波形、或它们的任意组合。
6.如权利要求1所述的反相器，其特征在于，所述反相器为低工作电压、高电压增益型反相器，所述“低工作电压”是指工作电压不高于3V，所述“高电压增益”指所述低电源电压下的输出电压(Vout)对输入电压(Vin)的偏导绝对值高于20。
7.如权利要求1所述的反相器，其特征在于，所述反相器的输入电压(Vin)范围为-1V～1.5V，施加的电源电压(VDD)处于0.5～3V范围之间时，相应输出电压(Vout)范围为0～VDD，其中，当VDD＝2V时，电压增益大于40。
8.一种反相器的制备方法，包含以下步骤：
(a)提供一衬底；
(b)在所述衬底上的第一沉积区域沉积形成第一沉积结构；以及在所述衬底上的第二沉积区域沉积形成第二沉积结构；
其中，所述第一沉积结构包括：位于所述衬底上第一栅电极、位于所述第一栅电极上的第一栅介质层、位于所述第一栅介质层上的第一沟道层、位于所述第一沟道层上的第一源极和第一漏极；并且所述第一沉积结构构成以耗尽型模式工作的第一晶体管；
所述第二沉积结构包括：位于所述衬底上第二栅电极、位于所述第二栅电极上的第二栅介质层、位于所述第二栅介质层上的第二沟道层、位于所述第二沟道层上的第二源极和第二漏极；并且所述第二沉积结构构成以增强型模式工作的第二晶体管；和
(c)将所述第一栅电极、所述第一源极和所述第二漏极进行电连接，从而形成权利要求1所述反相器。
9.如权利要求8所述的制备方法，其特征在于，所述步骤(b)和(c)包括：
(i)在所述绝缘衬底上的第一沉积结构沉积图形化第一栅电极，在所述绝缘衬底上的第二沉积结构沉积图形化第二栅电极；
(ii)在所述第一栅电极上沉积具有离子导电特性的固态电解质膜，作为第一栅介质层，在所述第二栅电极上沉积具有离子导电特性的固态电解质膜，作为第二栅介质层；
(iii)在所述第一栅介质层上沉积图形化的第一沟道层，在所述第二栅介质层上沉积图形化的第二沟道层；和
(iv)在所述第一沟道层和第二沟道层上沉积图形化的导电薄膜，作为第一源极和第一漏极、第二源极和第二漏极，以及导电层，其中所述导电层将所述第二漏极、第一源极以及第一栅电极进行电连接。
10.一种电子产品，其特征在于，所述电子产品含有权利要求1-7中任一所述反相器。
CN201610029456.XA 2016-01-15 2016-01-15 低工作电压反相器及其制作方法 Pending CN106981486A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610029456.XA CN106981486A (zh) 2016-01-15 2016-01-15 低工作电压反相器及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610029456.XA CN106981486A (zh) 2016-01-15 2016-01-15 低工作电压反相器及其制作方法

Publications (1)

Publication Number Publication Date
CN106981486A true CN106981486A (zh) 2017-07-25

Family

ID=59340608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610029456.XA Pending CN106981486A (zh) 2016-01-15 2016-01-15 低工作电压反相器及其制作方法

Country Status (1)

Country Link
CN (1) CN106981486A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389909A (zh) * 2018-01-31 2018-08-10 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示装置及检测离子浓度方法
CN109360857A (zh) * 2018-08-15 2019-02-19 南昌工程学院 一种可降解的自支撑薄膜晶体管器件及其制备方法
CN113013253A (zh) * 2021-02-24 2021-06-22 中国科学院宁波材料技术与工程研究所 一种p型薄膜晶体管及其制备方法和反相器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681927A (zh) * 2007-05-18 2010-03-24 佳能株式会社 反相器制造方法和反相器
CN104835835A (zh) * 2015-03-18 2015-08-12 南京华印半导体有限公司 一种固态电解质薄膜晶体管及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681927A (zh) * 2007-05-18 2010-03-24 佳能株式会社 反相器制造方法和反相器
CN104835835A (zh) * 2015-03-18 2015-08-12 南京华印半导体有限公司 一种固态电解质薄膜晶体管及其制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
张进: "《基于质子导体膜栅介质的薄膜晶体管研究》", 《中国博士学位论文全文数据库，信息科技辑》 *
朱德明等: "《基于P掺杂SiO2 为栅介质的超低压侧栅薄膜晶体管》", 《物理学报》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389909A (zh) * 2018-01-31 2018-08-10 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示装置及检测离子浓度方法
WO2019149004A1 (zh) * 2018-01-31 2019-08-08 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示装置及检测离子浓度的方法
CN109360857A (zh) * 2018-08-15 2019-02-19 南昌工程学院 一种可降解的自支撑薄膜晶体管器件及其制备方法
CN113013253A (zh) * 2021-02-24 2021-06-22 中国科学院宁波材料技术与工程研究所 一种p型薄膜晶体管及其制备方法和反相器
CN113013253B (zh) * 2021-02-24 2022-06-28 中国科学院宁波材料技术与工程研究所 一种p型薄膜晶体管及其制备方法和反相器

Similar Documents

Publication Publication Date Title
CN106684251B (zh) 柔性垂直沟道有机薄膜晶体管及其制作方法
Jiang et al. Ultralow-voltage transparent electric-double-layer thin-film transistors processed at room-temperature
CN106128944A (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
CN105810746B (zh) N型薄膜晶体管
CN104766888A (zh) 高介电常数栅介质复合沟道场效应晶体管及其制备方法
CN102347368A (zh) 晶体管、制造晶体管的方法及包括晶体管的平板显示器
KR101694270B1 (ko) 고속전자센서용 기판 및 그 제조방법
CN107644878B (zh) 反相器及其制作方法
CN106981486A (zh) 低工作电压反相器及其制作方法
Zhou et al. Flexible transparent junctionless TFTs with oxygen-tuned indium-zinc-oxide channels
CN107611180A (zh) 一种垂直沟道结构双电层薄膜晶体管及其制备方法
CN110233156A (zh) 薄膜晶体管基板的制作方法及薄膜晶体管基板
CN104051543B (zh) 一种具有电致变色特性的双层栅介质薄膜晶体管
CN107919396B (zh) 基于WO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法
CN106298815A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN104766891B (zh) 一种薄膜晶体管的源漏电极及制备方法、薄膜晶体管及制备方法
CN101393966A (zh) 一种双介质层有机场效应晶体管及其制作方法
CN102856494A (zh) 一种有机双极型场效应晶体管及其制备方法
CN106601621B (zh) 薄膜晶体管的制备方法及具有导电孤岛的薄膜晶体管
TWI426613B (zh) 太陽能發電模組及其製造方法
CN105304497B (zh) 一种薄膜晶体管、阵列基板及相关制作方法
CN111739932A (zh) 一种柔性器件及其制备方法
CN108598096A (zh) Tft阵列基板及其制作方法
CN105355663B (zh) 一种氢钝化氧化锌基双沟道层薄膜晶体管及其制备方法
CN105977206B (zh) 一种阵列基板的制造方法及阵列基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination