CN106980518B - 工艺设计文件批量检查的方法 - Google Patents
工艺设计文件批量检查的方法 Download PDFInfo
- Publication number
- CN106980518B CN106980518B CN201710176292.8A CN201710176292A CN106980518B CN 106980518 B CN106980518 B CN 106980518B CN 201710176292 A CN201710176292 A CN 201710176292A CN 106980518 B CN106980518 B CN 106980518B
- Authority
- CN
- China
- Prior art keywords
- file
- script
- process design
- checked
- operating system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
- G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
- G06F9/4451—User profiles; Roaming
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Abstract
本发明公开了一种工艺设计文件批量检查的方法，包括以下步骤：将待检查工艺设计文件配置到软件操作***终端；在所述软件操作***终端执行第一脚本，产生所述待检查工艺设计文件的临时文件列表；所述软件操作***终端的第二脚本调用所述临时文件列表，产生核心文件脚本；所述软件操作***终端的第三脚本调用所述核心文件脚本，完成所述待检查工艺设计文件的读取路径和工具运行参数的配置；所述第三脚本产生各项检查项结果的汇总文件；以及所述软件操作***终端判断所述汇总文件中是否存在不通过项，如果是，则根据问题点修改所述待检查工艺设计文件的具体内容；如果否，则将所述待检查工艺设计文件打包输出。本发明提高了检查效率。
Description
技术领域
本发明涉及集成电路领域，特别是涉及一种工艺设计文件批量检查的方法。
背景技术
随着信息技术和集成电路工艺的发展，构建专用芯片***集成为核心的SoC设计技术已成为主要发展趋势，而IP设计的功能、复杂度以及规模也在不断提升。而IP设计公司面临的挑战是能够在有限的时间内，提供给客户准确有效的用于可逻辑综合、布局布线等一系列的工艺设计文件，即设计工具包——Design Kit。Design Kit的形式可以根据客户在不同设计阶段，以不同的形式分别提供给客户。
IP core有三种不同的存在形式：Verilog语言格式的模型网表、版图文件、时序库文件。这三种形式是通常被大家所熟知的IP设计产品交付的方式，而这三种IP内核的实现方法也各具特色。
工艺设计文件在交付之前均需要对其正确性进行检查，现有的对工艺设计文件的检查大多是通过人工在图形界面中来完成检查，操作繁琐，且不利于环境维护和移植。
发明内容
本发明的目的在于克服现有技术的不足，提供一种工艺设计文件批量检查的方法，通过使用特定脚本来替代繁琐的图形界面操作流程，实现对工作设计文件批量检查的方法，减少了人为配置环境的繁琐流程，且脚本环境也更便于后期维护与优化。
本发明的目的是通过以下技术方案来实现的：
一种工艺设计文件批量检查的方法，包括以下步骤：将待检查工艺设计文件配置到软件操作***终端；在所述软件操作***终端执行第一脚本，产生所述待检查工艺设计文件的临时文件列表；所述软件操作***终端的第二脚本调用所述临时文件列表，产生核心文件脚本；所述软件操作***终端的第三脚本调用所述核心文件脚本，完成所述待检查工艺设计文件的读取路径和工具运行参数的配置；所述第三脚本产生各项检查项结果的汇总文件；以及所述软件操作***终端判断所述汇总文件中是否存在不通过项，如果是，则根据问题点修改所述待检查工艺设计文件的具体内容；如果否，则将所述待检查工艺设计文件打包输出。
所述将待检查工艺设计文件配置到软件操作***终端的步骤包括：将所述待检查工艺设计文件按照文件属性分类放置到所述软件操作***终端的第一脚本指向的文件目录下，在所述第一脚本运行路径下，将所述待检查工艺设计文件名称配入所述第一脚本的相应位置，每个文件的名称作为所述第一脚本中用于查找所述临时文件列表的关键字。
所述在所述软件操作***终端执行第一脚本，产生所述待检查工艺设计文件的临时文件列表的步骤包括：所述第一脚本根据所述待检查工艺设计文件名称查找到对应类别文件目录下的文件，并产生所述待检查工艺设计文件的临时文件列表。
所述软件操作***终端的第二脚本调用所述临时文件列表，产生核心文件脚本的步骤包括：所述软件操作***终端执行所述第二脚本，所述第二脚本调用所述第一脚本产生的临时文件列表，将所述临时文件列表的有效内容进行提取拆分为对应的变量对应值，产生核心配置文件，所述核心配置文件用于产生所述核心文件脚本，所述核心文件脚本利用固定的工具命令语言格式，分别生成每个工艺条件对应的一套配置文件，同时将工具运行环境参数进行设置。
所述软件操作***终端的第三脚本调用所述核心文件脚本，完成所述待检查工艺设计文件的读取路径和工具运行参数的配置的步骤包括：所述第三脚本将一一对应地读取所述核心文件脚本产生的各个配置文件，完成各个目标检查项的检查。
所述第三脚本产生各项检查项结果的汇总文件的步骤包括：所述第三脚本将每次检查结果汇总到一个总文件，便于查找定位问题点。
本发明的有益效果是：减少了人为配置环境的繁琐流程，且脚本环境也更便于后期维护与优化，操作过程简单方便，提高了检查效率。
附图说明
图1为本发明工艺设计文件批量检查的方法的流程图。
具体实施方式
下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。
如图1所示，图1为本发明的流程图，本发明工艺设计文件批量检查的方法包括以下步骤：
步骤一，将待检查工艺设计文件配置到软件操作***终端；即将需要检查的工艺设计文件按照文件属性分类放置到软件操作***终端的第一脚本指向的文件目录下，在第一脚本运行路径下，将待检查的工艺设计文件名称配入第一脚本的相应位置，每个文件的名称作为第一脚本中用于查找临时文件列表的关键字。
步骤二，在软件操作***终端执行第一脚本，并产生一个待检查工艺设计文件的临时文件列表；即第一脚本根据每个工艺设计文件名称查找到对应类别文件目录下的文件，并产生一个待检查工艺设计文件的临时文件列表。
步骤三，软件操作***终端的第二脚本调用临时文件列表，并产生核心文件脚本；即软件操作***终端执行第二脚本，该第二脚本调用第一脚本产生的临时文件列表，将临时文件列表的有效内容进行提取拆分为对应的变量对应值，从而产生核心配置文件，该核心配置文件用于产生核心文件脚本，该核心文件脚本利用固定的工具命令语言格式，分别生成每个工艺条件对应的一套配置文件，同时将工具运行环境参数进行设置。
步骤四，软件操作***终端的第三脚本调用核心文件脚本，完成待检查工艺设计文件的读取路径和工具运行参数的配置；即第三脚本将一一对应地读取核心文件脚本产生的各个配置文件，完成各个目标检查项的检查。
步骤五，软件操作***终端的第三脚本产生各项检查项结果的汇总文件；即第三脚本将每次检查结果汇总到一个总文件，便于查找定位问题点。
步骤六，软件操作***终端判断汇总文件中是否存在不通过项，如果是，则根据问题点修改工艺设计文件的具体内容，返回步骤二；如果否，则将所有工艺设计文件打包输出。在该步骤中，如果判断汇总文件中没有不通过项，则表示所有工艺设计文件符合检查标准，可以打包输出提供给用户使用；如果存在不通过项，则需要返回对应的工艺设计文件进行具体内容的修改，然后再返回步骤二，运行第一脚本，由于第一脚本以层次化的结构调用了其他相关脚本，操作者只需要运行第一脚本即可从头到尾完成所有相关文件的检查工作。
在本发明中，对于同一套待检查工艺设计文件，在数据结构不变的条件下，操作者在整个检查工作过程中，只需要对第一脚本和待检查工艺设计文件的局部内容进行修改和更新，操作过程非常方便易懂，且在图形界面操作流程中对每一个工艺条件对应的检查参数进行设置是一个重复的过程，而脚本流程正好解决重复操作过程的繁琐问题，提高了检查效率。
本发明公开了在现有的检查工艺设计文件的软件环境中，使用特定的脚本来替代繁琐的图形界面的操作，实现了对工艺设计文件的批量检查，通过脚本将所需的操作变量进行了有效复用和配置，操作者只需要将待检查工艺设计文件中的文件名的有效字符段输入到第一脚本，剩下流程直至产生报告将由脚本来自动完成，减少了人为配置环境的繁琐流程，且脚本环境也更便于后期维护与优化。
综上所述，本发明工艺设计文件批量检查的方法，减少了人为配置环境的繁琐流程，且脚本环境也更便于后期维护与优化，操作过程简单方便，提高了检查效率。
Claims (6)
1.一种工艺设计文件批量检查的方法，包括以下步骤：
将待检查工艺设计文件配置到软件操作***终端；
在所述软件操作***终端执行第一脚本，产生所述待检查工艺设计文件的临时文件列表；
所述软件操作***终端的第二脚本调用所述临时文件列表，产生核心文件脚本；
所述软件操作***终端的第三脚本调用所述核心文件脚本，完成所述待检查工艺设计文件的读取路径和工具运行参数的配置；
所述第三脚本产生各项检查项结果的汇总文件；以及
所述软件操作***终端判断所述汇总文件中是否存在不通过项，如果是，则根据问题点修改所述待检查工艺设计文件的具体内容；如果否，则将所述待检查工艺设计文件打包输出。
2.根据权利要求1所述的工艺设计文件批量检查的方法，其特征在于：所述将待检查工艺设计文件配置到软件操作***终端的步骤包括：将所述待检查工艺设计文件按照文件属性分类放置到所述软件操作***终端的第一脚本指向的文件目录下，在所述第一脚本运行路径下，将所述待检查工艺设计文件名称配入所述第一脚本的相应位置，每个文件的名称作为所述第一脚本中用于查找所述临时文件列表的关键字。
3.根据权利要求2所述的工艺设计文件批量检查的方法，其特征在于：所述在所述软件操作***终端执行第一脚本，产生所述待检查工艺设计文件的临时文件列表的步骤包括：所述第一脚本根据所述待检查工艺设计文件名称查找到对应类别文件目录下的文件，并产生所述待检查工艺设计文件的临时文件列表。
4.根据权利要求3所述的工艺设计文件批量检查的方法，其特征在于：所述软件操作***终端的第二脚本调用所述临时文件列表，产生核心文件脚本的步骤包括：所述软件操作***终端执行所述第二脚本，所述第二脚本调用所述第一脚本产生的临时文件列表，将所述临时文件列表的有效内容进行提取拆分为对应的变量对应值，产生核心配置文件，所述核心配置文件用于产生所述核心文件脚本，所述核心文件脚本利用固定的工具命令语言格式，分别生成每个工艺条件对应的一套配置文件，同时将工具运行环境参数进行设置。
5.根据权利要求4所述的工艺设计文件批量检查的方法，其特征在于：所述软件操作***终端的第三脚本调用所述核心文件脚本，完成所述待检查工艺设计文件的读取路径和工具运行参数的配置的步骤包括：所述第三脚本将一一对应地读取所述核心文件脚本产生的各个配置文件，完成各个目标检查项的检查。
6.根据权利要求5所述的工艺设计文件批量检查的方法，其特征在于：所述第三脚本产生各项检查项结果的汇总文件的步骤包括：所述第三脚本将每次检查结果汇总到一个总文件，便于查找定位问题点。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710176292.8A CN106980518B (zh) | 2017-03-23 | 2017-03-23 | 工艺设计文件批量检查的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710176292.8A CN106980518B (zh) | 2017-03-23 | 2017-03-23 | 工艺设计文件批量检查的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106980518A CN106980518A (zh) | 2017-07-25 |
| CN106980518B true CN106980518B (zh) | 2020-05-26 |
Family
ID=59338344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710176292.8A Active CN106980518B (zh) | 2017-03-23 | 2017-03-23 | 工艺设计文件批量检查的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106980518B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110321640A (zh) * | 2019-07-05 | 2019-10-11 | 四川长虹电器股份有限公司 | 一种集成电路转换工艺的版图drc处理方法 |
| CN112416362B (zh) * | 2020-12-11 | 2022-06-21 | 北京华大九天科技股份有限公司 | 一种pdk编译功能的实现方法 |
| CN113378180A (zh) * | 2021-06-29 | 2021-09-10 | 平安健康保险股份有限公司 | 漏洞检测方法、装置、计算机设备及可读存储介质 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070083830A1 (en) * | 2005-10-07 | 2007-04-12 | Stephen Hamilton | Various methods and apparatuses for an executable parameterized timing model |
| US7890900B2 (en) * | 2008-08-19 | 2011-02-15 | Synopsys, Inc. | Various methods and apparatuses for effective yield enhancement of good chip dies having memories per wafer |
| US8032329B2 (en) * | 2008-09-04 | 2011-10-04 | Sonics, Inc. | Method and system to monitor, debug, and analyze performance of an electronic design |
| US9032346B2 (en) * | 2011-05-19 | 2015-05-12 | Globalfoundries Singapore Pte. Ltd. | Method and apparatus for creating and managing waiver descriptions for design verification |
| US8667450B2 (en) * | 2012-05-14 | 2014-03-04 | Encrip, Inc. | Validation of integrated circuit designs built with encrypted silicon IP blocks |
| CN103853863B (zh) * | 2012-12-05 | 2017-05-24 | 北京华大九天软件有限公司 | Pdk自动测试界面实现方法 |
| CN103268375B (zh) * | 2013-05-08 | 2016-07-06 | 中国科学院微电子研究所 | 标准单元库版图设计规则检查验证方法 |
| CN103838930A (zh) * | 2014-03-12 | 2014-06-04 | 中国科学院微电子研究所 | 一种基于图形技术编辑器实现参数化单元的方法及*** |
| CN105740487B (zh) * | 2014-12-09 | 2019-08-23 | 中芯国际集成电路制造(上海)有限公司 | 基于工艺设计包的版图与原理图一致性验证方法 |
| CN106469233A (zh) * | 2015-08-21 | 2017-03-01 | 北京华大九天软件有限公司 | 一种检查不同类型库单元正确性及一致性的方法 |
-
2017
- 2017-03-23 CN CN201710176292.8A patent/CN106980518B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN106980518A (zh) | 2017-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103019928B (zh) | 一种自动化测试方法和*** | |
| CN110765639B (zh) | 一种电气仿真建模方法、装置及可读存储介质 | |
| CN106980518B (zh) | 工艺设计文件批量检查的方法 | |
| US8196075B1 (en) | Generation of input/output models | |
| CN106293664A (zh) | 代码生成方法及装置 | |
| Lengauer et al. | Efficient solution of connectivity problems on hierarchically defined graphs | |
| CN112306861A (zh) | 一种基于Unittest和Jenkins工具的接口自动化测试体系及方法 | |
| CN101174237B (zh) | 一种自动化测试方法、***及一种测试设备 | |
| CN102023859B (zh) | 面向数字化研制环境的可靠性维修性保障性软件集成方法 | |
| CN115061772B (zh) | 一种多领域仿真模型集成方法及*** | |
| CN111124892B (zh) | 基于命令行的自动化测试方法及*** | |
| CN108062424B (zh) | 基于Verilog模型提取IP硬核设计文件的方法 | |
| CN104063231B (zh) | 一种基于hit‑tena的试验资源快速接入方法 | |
| CN113705143A (zh) | 一种自动化仿真***和自动化仿真方法 | |
| CN105574219B (zh) | 非标准单元库逻辑单元自动布局布线的方法 | |
| CN117892665A (zh) | 基于电路***级模型的建模仿真方法、装置、介质及设备 | |
| CN111913704A (zh) | 一种基于VSCode快速开发GSP7脚本的方法及插件工具 | |
| JP3195031B2 (ja) | テスト仕様生成方法及び半導体装置検査装置及び半導体装置検査方法 | |
| WO2016082474A1 (zh) | 一种人机命令脚本更新方法、装置及计算机存储介质 | |
| CN113434390B (zh) | 一种基于变异的fpga逻辑综合工具模糊测试方法 | |
| CN103530479B (zh) | 基于Perl的EDIF网表级电路的部分可测性设计***及部分可测性设计方法 | |
| US20230018228A1 (en) | Circuit simulation method and device | |
| CN111400991A (zh) | 一种基于硬件电气接口关系的电路图快速设计方法 | |
| US9886538B1 (en) | System and method for using heterogeneous hierarchical configurations for electronic design reuse | |
| CN111274750A (zh) | 一种基于可视化建模的fpga仿真验证***和方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20211220 Address after: 200131 building C, No. 888, Huanhu West 2nd Road, Lingang New District, Pudong New Area, Shanghai Patentee after: Shanghai Ruilin Microelectronics Co.,Ltd. Address before: 610041 4th floor, zone a, building 1, Jingrong start up hub, No. 200, Tianfu Fifth Street, hi tech Zone, Chengdu, Sichuan Patentee before: CHENGDU ANALOG CIRCUIT TECHNOLOGY Inc. |