CN106972860B - 一种逐次逼近型模数转换器及其开关方法 - Google Patents

一种逐次逼近型模数转换器及其开关方法 Download PDF

Info

Publication number
CN106972860B
CN106972860B CN201710295297.2A CN201710295297A CN106972860B CN 106972860 B CN106972860 B CN 106972860B CN 201710295297 A CN201710295297 A CN 201710295297A CN 106972860 B CN106972860 B CN 106972860B
Authority
CN
China
Prior art keywords
ref
capacitor array
capacitor
voltage
inn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710295297.2A
Other languages
English (en)
Other versions
CN106972860A (zh
Inventor
王浩
谢文明
陈知新
蔡思静
郑少烽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian University of Technology
Original Assignee
Fujian University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian University of Technology filed Critical Fujian University of Technology
Priority to CN201710295297.2A priority Critical patent/CN106972860B/zh
Publication of CN106972860A publication Critical patent/CN106972860A/zh
Application granted granted Critical
Publication of CN106972860B publication Critical patent/CN106972860B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供了一种逐次逼近型模数转换器,包括正向输入电压、负向输入电压、比较器、采样开关SP、采样开关SN、电容阵列以及逐次逼近寄存器控制逻辑电路，所述比较器输出端连接至所述逐次逼近寄存器控制逻辑电路，所述比较器的正向输入端通过采样开关SP连接至正向输入电压，所述比较器的负向输入端通过采样开关SN连接至负向输入电压；本发明还提供一种逐次逼近型模数转换器的开关方法；降低电容阵列开关能耗，减少电容阵列面积，降低芯片制作成本，提高经济效益。

Description

一种逐次逼近型模数转换器及其开关方法
技术领域
本发明涉及一种逐次逼近型模数转换器及其开关方法。
背景技术
逐次逼近型模数转换器结构简单、功耗低和面积小，广泛应用于无线传感器、植入式医学器件等对功耗和面积要求高的领域。电容阵列在逐次逼近型模数转换器中所占面积和能耗都很大。
发明内容
本发明要解决的技术问题，在于提供一种逐次逼近型模数转换器及其开关方法，降低电容阵列开关能耗，减少电容阵列面积，降低芯片制作成本，提高经济效益。
本发明之一是这样实现的：一种逐次逼近型模数转换器，包括正向输入电压、负向输入电压、比较器、采样开关SP、采样开关SN、电容阵列以及逐次逼近寄存器控制逻辑电路，所述比较器输出端连接至所述逐次逼近寄存器控制逻辑电路，所述比较器的正向输入端通过采样开关SP连接至正向输入电压，所述比较器的负向输入端通过采样开关SN连接至负向输入电压；
电容阵列包括正向电容阵列以及负向电容阵列，所述正向电容阵列包括两个第一电容，每个所述第一电容上极板连接至比较器的正向输入端，每个所述第一电容下极板通过开关选择连接参考电压VREF、VCM以及gnd；所述负向电容阵列包括MSB电容阵列以及LSB电容阵列，所述MSB电容阵列由二进制权重电容构成，所述MSB电容阵列包括N-2个第二电容，所述LSB电容阵列由二进制权重电容构成，所述LSB电容阵列包括N-2个第二电容，所述N为逐次逼近型模数转换器的精度，所述电容的最大值为2N-4单位电容；每个所述第二电容的上极板连接至比较器的负向输入端，每个所述第二电容的下极板通过开关选择连接参考电压VREF、VCM以及gnd。
进一步地，所述VREF＝2VCM，gnd＝0V。
进一步地，所述第一电容的值为C，所述C为单位电容。
进一步地，所述第二电容的最大值为2N-4C，所述C为单位电容。
本发明之二是这样实现的：一种逐次逼近型模数转换器的开关方法，所述开关方法需提供如权利要求1至4任意一项所述的逐次逼近型模数转换器；具体包括如下步骤：
采样阶段：
正输入电压VINP通过采样开关SP的导通连接到正向电容阵列的上极板，正向电容阵列中两个单位电容中一个单位电容的下极板连接到gnd，另外一个单位电容连接到VCM；负输入电压VINN通过采样开关SN的导通连接到反向电容阵列的上极板，反向电容阵列中MSB电容阵列中所有下极板连接到gnd，LSB电容阵列中所有下极板连接到VCM；
比较阶段：
首先，采样开关SP、SN断开，开始第一次比较，得到了MSB；若VINP大于VINN，则反向电容阵列中的每个电容的下极板电压增加VREF/2，正向电容阵列的下极板电压保持不变；反之，正向电容阵列中的每个电容的下极板增加VREF/2，反向电容阵列的下极板电压保持不变；
然后开始第二次比较；若VINP大于(VINN+VREF/2)，则正向电容阵列中连接到VCM的单位电容的下极板切换到gnd，比较器正输入端电压减少了VREF/4，反向电容阵列的下极板电压保持不变；若VINP小于等于(VINN+VREF/2)且大于0，则正向电容阵列中连接到gnd的单位电容的下极板切换到VCM，比较器正输入端电压增加了VREF/4，反向电容阵列的下极板电压保持不变；若VINP大于(VINN-VREF/2)且小于等于0，则正向电容阵列中的连接到VREF的单位电容的下极板切换到VCM，比较器正输入端电压减少了VREF/4，反向电容阵列的下极板电压保持不变；若VINP小于等于(VINN-VREF/2)，则正向电容阵列中连接到VCM的单位电容的下极板切换到VREF，比较器正输入端电压增加了VREF/4，反向电容阵列的下极板电压保持不变；
紧接着进行第三次比较；若VINP大于(VINN+(3/4)VREF)，则反向电容阵列中MSB电容阵列中对应电容下极板从VCM切换到VREF，比较器负输入端电压增加了VREF/8，正向电容阵列的下极板电压保持不变；若VINP小于等于(VINN+(3/4)VREF)且大于(VINN+(1/2)VREF)，则反向电容阵列中LSB电容阵列对应电容的下极板电压从VREF切换到VCM，比较器负输入端电压减少了VREF/8，正向电容阵列的下极板电压保持不变；若VINP大于(VINN+(1/4)VREF)且小于等于(VINN+(1/2)VREF)，则反向电容阵列中MSB电容阵列中对应电容下极板从VCM切换到VREF，比较器负输入端电压增加了VREF/8，正向电容阵列的下极板电压保持不变；若VINP小于等于(VINN+(1/4)VREF)且大于VINN，则反向电容阵列中LSB电容阵列对应电容的下极板电压从VREF切换到VCM，比较器负输入端电压减少了VREF/8，正向电容阵列的下极板电压保持不变；若VINP大于(VINN-(1/4)VREF)且VINP小于等于VINN，则反向电容阵列中MSB电容阵列中对应电容下极板从gnd切换到VCM，比较器负输入端电压增加了VREF/8，正向电容阵列的下极板电压保持不变；若VINP小于等于(VINN-(1/4)VREF)且大于(VINN-(1/2)VREF)，则反向电容阵列中LSB电容阵列对应电容的下极板电压从VCM切换到gnd，比较器负输入端电压减少了VREF/8，正向电容阵列的下极板电压保持不变；若VINP大于(VINN-(3/4)VREF)且小于等于(VINN-(1/2)VREF)，则反向电容阵列中MSB电容阵列中对应电容下极板从gnd切换到VCM，比较器负输入端电压增加了VREF/8，正向电容阵列的下极板电压保持不变；若VINP小于等于(VINN-(3/4)VREF)，则反向电容阵列中LSB电容阵列对应电容的下极板电压从VCM切换到gnd，比较器负输入端电压减少了VREF/8，正向电容阵列的下极板电压保持不变；
依次逐级比较，直到获得LSB，完成模数转换。
本发明的优点在于：本发明一种逐次逼近型模数转换器及其开关方法，降低电容阵列开关能耗，减少电容阵列面积，降低芯片制作成本，提高经济效益；在同等精度下，与10位传统结构相比，电容面积减少了87.4％，开关过程中产生的功耗减少了99.23％。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1为四位逐次逼近型模数转换器结构图；
图2为四位逐次逼近型模数转换器第一次开关切换工作原理图；
图3为四位逐次逼近型模数转换器第二次开关切换工作原理图；
图4为四位逐次逼近型模数转换器第三次开关切换工作原理图；
图5为四位逐次逼近型模数转换器第四次开关切换工作原理图；
图6为十位逐次逼近型模数转换器转换过程中开关功耗随输出码变化的MATLAB仿真结果。
具体实施方式
本发明逐次逼近型模数转换器，包括正向输入电压、负向输入电压、比较器、采样开关SP、采样开关SN、电容阵列以及逐次逼近寄存器控制逻辑电路，所述比较器输出端连接至所述逐次逼近寄存器控制逻辑电路，所述比较器的正向输入端通过采样开关SP连接至正向输入电压，所述比较器的负向输入端通过采样开关SN连接至负向输入电压；
电容阵列包括正向电容阵列以及负向电容阵列，所述正向电容阵列包括两个第一电容，每个所述第一电容上极板连接至比较器的正向输入端，每个所述第一电容下极板通过开关选择连接参考电压VREF、VCM以及gnd；所述负向电容阵列包括MSB电容阵列以及LSB电容阵列，所述MSB电容阵列由二进制权重电容构成，所述MSB电容阵列包括N-2个第二电容，所述LSB电容阵列由二进制权重电容构成，所述LSB电容阵列包括N-2个第二电容，所述N为逐次逼近型模数转换器的精度，所述电容的最大值为2N-4单位电容；每个所述第二电容的上极板连接至比较器的负向输入端，每个所述第二电容的下极板通过开关选择连接参考电压VREF、VCM以及gnd。
所述VREF＝2VCM，gnd＝0V，所述第一电容的值为C，所述C为单位电容，所述第二电容的最大值为2N-4C，所述C为单位电容。
本发明逐次逼近型模数转换器的开关方法，所述开关方法需提供上述的逐次逼近型模数转换器；具体包括如下步骤：
采样阶段：
正输入电压VINP通过采样开关SP的导通连接到正向电容阵列的上极板，正向电容阵列中两个单位电容中一个单位电容的下极板连接到gnd，另外一个单位电容连接到VCM；负输入电压VINN通过采样开关SN的导通连接到反向电容阵列的上极板，反向电容阵列中MSB电容阵列中所有下极板连接到gnd，LSB电容阵列中所有下极板连接到VCM；
比较阶段：
首先，采样开关SP、SN断开，开始第一次比较，得到了MSB；若VINP大于VINN，则反向电容阵列中的每个电容的下极板电压增加VREF/2，正向电容阵列的下极板电压保持不变；反之，正向电容阵列中的每个电容的下极板增加VREF/2，反向电容阵列的下极板电压保持不变；
然后开始第二次比较；若VINP大于(VINN+VREF/2)，则正向电容阵列中连接到VCM的单位电容的下极板切换到gnd，比较器正输入端电压减少了VREF/4，反向电容阵列的下极板电压保持不变；若VINP小于等于(VINN+VREF/2)且大于0，则正向电容阵列中连接到gnd的单位电容的下极板切换到VCM，比较器正输入端电压增加了VREF/4，反向电容阵列的下极板电压保持不变；若VINP大于(VINN-VREF/2)且小于等于0，则正向电容阵列中的连接到VREF的单位电容的下极板切换到VCM，比较器正输入端电压减少了VREF/4，反向电容阵列的下极板电压保持不变；若VINP小于等于(VINN-VREF/2)，则正向电容阵列中连接到VCM的单位电容的下极板切换到VREF，比较器正输入端电压增加了VREF/4，反向电容阵列的下极板电压保持不变；
紧接着进行第三次比较；若VINP大于(VINN+(3/4)VREF)，则反向电容阵列中MSB电容阵列中对应电容(最大电容，即2N-4C)下极板从VCM切换到VREF，比较器负输入端电压增加了VREF/8，正向电容阵列的下极板电压保持不变；若VINP小于等于(VINN+(3/4)VREF)且大于(VINN+(1/2)VREF)，则反向电容阵列中LSB电容阵列对应电容的下极板电压从VREF切换到VCM，比较器负输入端电压减少了VREF/8，正向电容阵列的下极板电压保持不变；若VINP大于(VINN+(1/4)VREF)且小于等于(VINN+(1/2)VREF)，则反向电容阵列中MSB电容阵列中对应电容下极板从VCM切换到VREF，比较器负输入端电压增加了VREF/8，正向电容阵列的下极板电压保持不变；若VINP小于等于(VINN+(1/4)VREF)且大于VINN，则反向电容阵列中LSB电容阵列对应电容的下极板电压从VREF切换到VCM，比较器负输入端电压减少了VREF/8，正向电容阵列的下极板电压保持不变；若VINP大于(VINN-(1/4)VREF)且VINP小于等于VINN，则反向电容阵列中MSB电容阵列中对应电容下极板从gnd切换到VCM，比较器负输入端电压增加了VREF/8，正向电容阵列的下极板电压保持不变；若VINP小于等于(VINN-(1/4)VREF)且大于(VINN-(1/2)VREF)，则反向电容阵列中LSB电容阵列对应电容的下极板电压从VCM切换到gnd，比较器负输入端电压减少了VREF/8，正向电容阵列的下极板电压保持不变；若VINP大于(VINN-(3/4)VREF)且小于等于(VINN-(1/2)VREF)，则反向电容阵列中MSB电容阵列中对应电容下极板从gnd切换到VCM，比较器负输入端电压增加了VREF/8，正向电容阵列的下极板电压保持不变；若VINP小于等于(VINN-(3/4)VREF)，则反向电容阵列中LSB电容阵列对应电容的下极板电压从VCM切换到gnd，比较器负输入端电压减少了VREF/8，正向电容阵列的下极板电压保持不变；
依次逐级比较，直到获得LSB，完成模数转换。
下面结合附图和实施例进行详细说明。
如图1所示，以4位小面积低功耗逐次逼近型模数转换器为例，包括比较器、控制逻辑电路和电容阵列。其中电容阵列包括连接到比较器正输入端的正向电容阵列和连接到比较器负输入端的拆分结构的反向电容阵列。正向电容网络只包括两个单位电容，并且不随模数转换器的精度变化。反向电容阵列采用拆分结构，由MSB电容阵列和LSB电容阵列组成，MSB电容阵列和LSB电容阵列完全一致，为二进制权重。最大电容随着模数转换器精度的增加而指数增加，为2N-4C。如图1所示，当N＝4时，最大电容为C，C为单位电容。
当N＝5时，MSB电容阵列包括三个电容，其中两个电容的值为C，一个电容的值为2C；LSB电容阵列包括三个电容，其中两个电容的值为C，一个电容的值为2C；
当N＝6时，MSB电容阵列包括四个电容，其中两个电容的值为C，一个电容的值为2C，一个电容的值为4C；LSB电容阵列包括四个电容，其中两个电容的值为C，一个电容的值为2C，一个电容的值为4C；
以此类推。
采样阶段
如图2(a)所示，采样开关SP、SN导通，输入信号VINP、VINN分别采样到正向电容阵列和反向电容阵列的上极板，与此同时正向电容阵列中的一个单位电容下极板连接到gnd，另外一个单位电容下极板连接到VCM；反向电容阵列中MSB电容阵列的下极板连接到gnd，LSB电容阵列的下极板连接到VCM。
比较阶段
采样结束后，采样开关SP、SN打开，电容上极板断开与输入信号的连接，该过程消耗的开关能量为0，如图2(b)所示。
开始第一次比较，如果VINP-VINN大于0，则输出数字码B3为1；如果VINP-VINN小于等于0，则输出数字码B3为0；
如图3所示，如果B3为1，反向电容阵列中MSB电容阵列下极板由gnd切换为VCM，LSB电容阵列下极板由VCM切换到VREF，正向电容阵列保持不变，该过程消耗的开关能量为0；如果VINP-VINN小于等于0，则输出数字码B3为0，同时正向电容阵列中一个单位电容下极板由gnd切换为VCM，一个单位电容由VCM切换到VREF，反向电容阵列保持不变，该过程消耗的开关能量为0；
接下来进行第二次比较，得到输出数字码B2。当B3＝1时，如果VINP-VINN大于VREF/2，则输出数字码B2＝1；当B3＝1时，如果VINP-VINN小于等于VREF/2，则输出数字码B2＝0；当B3＝0时，如果VINP-VINN大于-VREF/2，则输出数字码B2＝1；当B3＝0时，如果VINP-VINN小于等于-VREF/2，则输出数字码B2＝0；
如图4所示，当B3B2＝11时，正向电容阵列中与VCM连接的单位电容下极板切换到gnd，与gnd连接的单位电容下极板保持不变，反向电容阵列保持不变，该过程消耗的开关能量为0；当B3B2＝10时，正向电容阵列中与VCM连接的单位电容下极板保持不变，与gnd连接的单位电容下极板切换到VCM，反向电容阵列保持不变，该过程消耗的开关能量为0；当B3B2＝01时，正向电容阵列中与VREF连接的单位电容下极板切换到VCM，与VCM连接的单位电容下极板保持0不变，反向电容阵列保持不变，该过程消耗的开关能量为0；当B3B2＝00时，正向电容阵列中与VCM连接的单位电容下极板切换到VREF，与VREF连接的单位电容下极板保持不变，反向电容阵列保持不变，该过程消耗的开关能量为0；
接下来进行第三次比较，得到B1。当B3B2＝11时，如果VINP-VINN大于(3/4)VREF，则输出数字码B1＝1；当B3B2＝11时，如果VINP-VINN小于等于(3/4)VREF，则输出数字码B1＝0；当B3B2＝10时，如果VINP-VINN大于(1/4)VREF，则输出数字码B1＝1；当B3B2＝10时，如果VINP-VINN小于等于(1/4)VREF，则输出数字码B1＝0；当B3B2＝01时，如果VINP-VINN大于(-1/4)VREF，则输出数字码B1＝1；当B3B2＝01时，如果VINP-VINN小于等于(-1/4)VREF，则输出数字码B1＝0；当B3B2＝00时，如果VINP-VINN大于(-3/4)VREF，则输出数字码B1＝1；当B3B2＝00时，如果VINP-VINN小于等于(-3/4)VREF，则输出数字码B1＝0；
如图5所示，当B3B2B1＝111时，反向电容阵列中MSB电容阵列中对应的电容(最大电容)下极板从VCM切换到VREF，其余电容下极板保持不变，该过程消耗的开关能量为(1/16)CVREF 2；当B3B2B1＝110时，反向电容阵列中LSB电容阵列中对应电容(最大电容)下极板从VREF切换到VCM，其余电容下极板保持不变，该过程消耗的开关能量为(1/16)CVREF 2；当B3B2B1＝101时，反向电容阵列中MSB电容阵列中对应的电容(最大电容)下极板从VCM切换到VREF，其余电容下极板保持不变，该过程消耗的开关能量为(1/16)CVREF 2；当B3B2B1＝100时，反向电容阵列中LSB电容阵列中对应电容(最大电容)下极板从VREF切换到VCM，其余电容下极板保持不变，该过程消耗的开关能量为(1/16)CVREF 2；当B3B2B1＝011时，反向电容阵列中MSB电容阵列中对应的电容(最大电容)下极板从gnd切换到VCM，其余电容下极板保持不变，该过程消耗的开关能量为(1/16)CVREF 2；当B3B2B1＝010时，反向电容阵列中LSB电容阵列中对应电容(最大电容)下极板从VCM切换到gnd，其余电容下极板保持不变，该过程消耗的开关能量为(1/16)CVREF 2；当B3B2B1＝001时，反向电容阵列中MSB电容阵列中对应的电容(最大电容)下极板从gnd切换到VCM，其余电容下极板保持不变，该过程消耗的开关能量为(1/16)CVREF 2；当B3B2B1＝000时，反向电容阵列中LSB电容阵列中对应电容下极板从VCM切换到gnd，其余电容下极板保持不变，该过程消耗的开关能量为(1/16)CVREF 2；
接下来进行第四次比较，得到B0。当B3B2B1＝111时，如果VINP-VINN大于(7/8)VREF，则输出数字码B0＝1；当B3B2B1＝111时，如果VINP-VINN小于等于(7/8)VREF，则输出数字码B0＝0；当B3B2B1＝110时，如果VINP-VINN大于(5/8)VREF，则输出数字码B0＝1；当B3B2B1＝110时，如果VINP-VINN小于等于(5/8)VREF，则输出数字码B0＝0；当B3B2B1＝101时，如果VINP-VINN大于(3/8)VREF，则输出数字码B0＝1；当B3B2B1＝101时，如果VINP-VINN小于等于(3/8)VREF，则输出数字码B0＝0；当B3B2B1＝100时，如果VINP-VINN大于(1/8)VREF，则输出数字码B0＝1；当B3B2B1＝100时，如果VINP-VINN小于等于(1/4)VREF，则输出数字码B0＝0；当B3B2B1＝011时，如果VINP-VINN大于(-1/8)VREF，则输出数字码B0＝1；当B3B2B1＝011时，如果VINP-VINN小于等于(-1/8)VREF，则输出数字码B0＝0；当B3B2B1＝010时，如果VINP-VINN大于(-3/8)VREF，则输出数字码B0＝1；当B3B2B1＝010时，如果VINP-VINN小于等于(-3/8)VREF，则输出数字码B0＝0；当B3B2B1＝001时，如果VINP-VINN大于(-5/8)VREF，则输出数字码B0＝1；当B3B2B1＝001时，如果VINP-VINN小于等于(-5/8)VREF，则输出数字码B0＝0；当B3B2B1＝000时，如果VINP-VINN大于(-7/8)VREF，则输出数字码B0＝1；当B3B2B1＝000时，如果VINP-VINN小于等于(-7/8)VREF，则输出数字码B0＝0；
对于N位逐次逼近型模数转换器，采用本发明提供的开关方法，其转换过程中平均开关功耗符合公式：
Figure BDA0001282920570000101
其中：N为模数转换器的精度；i为位转换周期序号；C为电容阵列中单位电容的电容值，VREF为模数转换器的电源电压高电平。
如图6所示，以10位逐次逼近型模数转换器为例，其在转换过程中开关能耗随数字输出码变化的MATLAB仿真结果图。可以看到，本发明所提出的开关方法能耗很低，与传统结构相比，节省了99.23％的平均能耗，并且电容总面积节省了87.4％，具备很好的经济效益。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。

Claims (3)

1.一种逐次逼近型模数转换器，其特征在于：包括正向输入电压、负向输入电压、比较器、采样开关SP、采样开关SN、电容阵列以及逐次逼近寄存器控制逻辑电路，所述比较器输出端连接至所述逐次逼近寄存器控制逻辑电路，所述比较器的正向输入端通过采样开关SP连接至正向输入电压，所述比较器的负向输入端通过采样开关SN连接至负向输入电压；
电容阵列包括正向电容阵列以及负向电容阵列，所述正向电容阵列包括两个第一电容，每个所述第一电容上极板连接至比较器的正向输入端，每个所述第一电容下极板通过开关选择连接参考电压VREF、VCM以及gnd；所述负向电容阵列包括MSB电容阵列以及LSB电容阵列，所述MSB电容阵列由二进制权重电容构成，所述MSB电容阵列包括N-2个第二电容，所述LSB电容阵列由二进制权重电容构成，所述LSB电容阵列包括N-2个第二电容，所述N为逐次逼近型模数转换器的精度，所述电容的最大值为2N-4单位电容；每个所述第二电容的上极板连接至比较器的负向输入端，每个所述第二电容的下极板通过开关选择连接参考电压VREF、VCM以及gnd；
所述VREF=2VCM，gnd=0V；所述第一电容的值为C，所述C为单位电容。
2.如权利要求1所述的一种逐次逼近型模数转换器，其特征在于：所述第二电容的最大值为2N-4C，所述C为单位电容。
3.一种逐次逼近型模数转换器的开关方法，其特征在于：所述开关方法需提供如权利要求1和2任意一项所述的逐次逼近型模数转换器；具体包括如下步骤：
采样阶段：
正输入电压VINP通过采样开关SP的导通连接到正向电容阵列的上极板，正向电容阵列中两个单位电容中一个单位电容的下极板连接到gnd，另外一个单位电容连接到VCM；负输入电压VINN通过采样开关SN的导通连接到反向电容阵列的上极板，反向电容阵列中MSB电容阵列中所有下极板连接到gnd， LSB电容阵列中所有下极板连接到VCM；
比较阶段：
首先，采样开关SP、SN断开，开始第一次比较，得到了MSB；若VINP大于VINN，则反向电容阵列中的每个电容的下极板电压增加VREF/2，正向电容阵列的下极板电压保持不变；反之，正向电容阵列中的每个电容的下极板增加VREF/2，反向电容阵列的下极板电压保持不变；
然后开始第二次比较；若VINP 大于（VINN + VREF/2），则正向电容阵列中连接到VCM的单位电容的下极板切换到gnd，比较器正输入端电压减少了VREF/4，反向电容阵列的下极板电压保持不变；若VINP小于等于（VINN+VREF/2）且大于0，则正向电容阵列中连接到gnd的单位电容的下极板切换到VCM，比较器正输入端电压增加了VREF/4，反向电容阵列的下极板电压保持不变；若VINP大于（VINN - VREF/2）且小于等于0，则正向电容阵列中的连接到VREF的单位电容的下极板切换到VCM，比较器正输入端电压减少了VREF/4，反向电容阵列的下极板电压保持不变；若VINP小于等于（VINN - VREF/2），则正向电容阵列中连接到VCM的单位电容的下极板切换到VREF，比较器正输入端电压增加了VREF/4，反向电容阵列的下极板电压保持不变；
紧接着进行第三次比较；若VINP 大于（VINN + (3/4)VREF），则反向电容阵列中MSB电容阵列中对应电容下极板从VCM切换到VREF，比较器负输入端电压增加了VREF/8，正向电容阵列的下极板电压保持不变；若VINP 小于等于（VINN + (3/4)VREF）且大于（VINN + (1/2)VREF），则反向电容阵列中LSB电容阵列对应电容的下极板电压从VREF切换到VCM，比较器负输入端电压减少了VREF/8，正向电容阵列的下极板电压保持不变；若VINP 大于（VINN + (1/4)VREF）且小于等于（VINN + (1/2)VREF），则反向电容阵列中MSB电容阵列中对应电容下极板从VCM切换到VREF，比较器负输入端电压增加了VREF/8，正向电容阵列的下极板电压保持不变；若VINP 小于等于（VINN + (1/4)VREF）且大于VINN，则反向电容阵列中LSB电容阵列对应电容的下极板电压从VREF切换到VCM，比较器负输入端电压减少了VREF/8，正向电容阵列的下极板电压保持不变；若VINP 大于（VINN - (1/4)VREF）且VINP 小于等于VINN，则反向电容阵列中MSB电容阵列中对应电容下极板从gnd切换到VCM，比较器负输入端电压增加了VREF/8，正向电容阵列的下极板电压保持不变；若VINP 小于等于（VINN - (1/4)VREF）且大于（VINN - (1/2)VREF），则反向电容阵列中LSB电容阵列对应电容的下极板电压从VCM切换到gnd，比较器负输入端电压减少了VREF/8，正向电容阵列的下极板电压保持不变；若VINP 大于（VINN - (3/4)VREF）且小于等于（VINN -(1/2)VREF），则反向电容阵列中MSB电容阵列中对应电容下极板从gnd切换到VCM，比较器负输入端电压增加了VREF/8，正向电容阵列的下极板电压保持不变；若VINP 小于等于（VINN - (3/4)VREF），则反向电容阵列中LSB电容阵列对应电容的下极板电压从VCM切换到gnd，比较器负输入端电压减少了VREF/8，正向电容阵列的下极板电压保持不变；
依次逐级比较，直到获得LSB，完成模数转换。
CN201710295297.2A 2017-04-28 2017-04-28 一种逐次逼近型模数转换器及其开关方法 Active CN106972860B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710295297.2A CN106972860B (zh) 2017-04-28 2017-04-28 一种逐次逼近型模数转换器及其开关方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710295297.2A CN106972860B (zh) 2017-04-28 2017-04-28 一种逐次逼近型模数转换器及其开关方法

Publications (2)

Publication Number Publication Date
CN106972860A CN106972860A (zh) 2017-07-21
CN106972860B true CN106972860B (zh) 2023-04-07

Family

ID=59331943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710295297.2A Active CN106972860B (zh) 2017-04-28 2017-04-28 一种逐次逼近型模数转换器及其开关方法

Country Status (1)

Country Link
CN (1) CN106972860B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109245771B (zh) * 2018-09-19 2020-10-20 西安电子科技大学 一种逐次逼近型数模转换器
CN109660259B (zh) * 2018-12-14 2022-09-13 福建工程学院 恒定输出共模电压的逐次逼近型模数转换器及其开关方法
CN109347480B (zh) * 2018-12-14 2024-04-05 福建工程学院 一种电容拆分结构的逐次逼近型模数转换器及其开关方法
CN111614354B (zh) * 2020-05-14 2023-03-24 芯与物(上海)技术有限公司 一种模数转换器的电容权重的校准电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104485960A (zh) * 2015-01-06 2015-04-01 吴江圣博瑞信息科技有限公司 一种用于逐次逼近型模数转换器三电平开关的方法及电路
CN104617957A (zh) * 2015-01-30 2015-05-13 中国电子科技集团公司第二十四研究所 异步逐次逼近型模数转换器
CN106059589A (zh) * 2016-05-25 2016-10-26 西安电子科技大学昆山创新研究院 一种n位低功耗逐次逼近型模数转换器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021555A (ja) * 2011-07-12 2013-01-31 Toshiba Corp Ａｄ変換器、情報処理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104485960A (zh) * 2015-01-06 2015-04-01 吴江圣博瑞信息科技有限公司 一种用于逐次逼近型模数转换器三电平开关的方法及电路
CN104617957A (zh) * 2015-01-30 2015-05-13 中国电子科技集团公司第二十四研究所 异步逐次逼近型模数转换器
CN106059589A (zh) * 2016-05-25 2016-10-26 西安电子科技大学昆山创新研究院 一种n位低功耗逐次逼近型模数转换器

Also Published As

Publication number Publication date
CN106972860A (zh) 2017-07-21

Similar Documents

Publication Publication Date Title
CN109039332B (zh) 一种逐次逼近型模数转换器及其低功耗开关算法
CN106972860B (zh) 一种逐次逼近型模数转换器及其开关方法
CN105553479B (zh) 一种应用于近阈值sar adc的二进制电容阵列及其低功耗开关方法
US10270459B2 (en) DAC capacitor array, SAR analog-to-digital converter and method for reducing power consumption thereof
CN102801422B (zh) 逐次逼近型模数转换器
CN109639282B (zh) 一种单端输入的低功耗同步寄存器型逐次逼近adc
CN108574487A (zh) 具有基于***电容器的数模转换器的逐次逼近寄存器模数转换器
CN110198169B (zh) 一种适用于sar adc的自适应预测型低功耗开关方法
CN105322966B (zh) 提高逐次逼近模数转换器线性度的电容交换与平均方法
CN108306644B (zh) 基于10位超低功耗逐次逼近型模数转换器前端电路
CN104967451A (zh) 逐次逼近型模数转换器
CN105187065A (zh) 逐次逼近adc超低功耗电容阵列及其逻辑控制方法
WO2018053788A1 (zh) 一种dac电容阵列、sar型模数转换器及降低功耗的方法
CN111934688A (zh) 逐次逼近型模数转换器及方法
CN108832928B (zh) 一种sar adc电容阵列的共模电压校正电路及其校正方法
CN111327324B (zh) 一种适用于逐次逼近型模数转换器的电容阵列结构
CN103595412A (zh) 低功耗小面积的电容阵列及其复位方法和逻辑控制方法
CN113839673A (zh) 一种新型数字域自校准逐次逼近模数转换器
CN111669180B (zh) 基于Vcm的超低功耗SAR ADC开关切换结构及其开关切换方法
CN108880553B (zh) 低功耗自适应交替的逐次逼近型模数转换器及控制方法
CN111585577A (zh) 一种用于逐次逼近型模数转换器的电容阵列开关方法
CN108111171B (zh) 适用于差分结构逐次逼近型模数转换器单调式开关方法
CN207782773U (zh) 一种逐次逼近型模数转换器
CN109347480B (zh) 一种电容拆分结构的逐次逼近型模数转换器及其开关方法
CN107483054B (zh) 基于电荷再分配的高速逐次逼近型模数转换器

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant