CN106941115B - 一种自驱动阳极辅助栅横向绝缘栅双极型晶体管 - Google Patents
一种自驱动阳极辅助栅横向绝缘栅双极型晶体管 Download PDFInfo
- Publication number
- CN106941115B CN106941115B CN201710091494.2A CN201710091494A CN106941115B CN 106941115 B CN106941115 B CN 106941115B CN 201710091494 A CN201710091494 A CN 201710091494A CN 106941115 B CN106941115 B CN 106941115B
- Authority
- CN
- China
- Prior art keywords
- region
- anode
- conduction type
- type
- covered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000009413 insulation Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 5
- KMWBBMXGHHLDKL-UHFFFAOYSA-N [AlH3].[Si] Chemical compound [AlH3].[Si] KMWBBMXGHHLDKL-UHFFFAOYSA-N 0.000 claims description 2
- -1 aluminium copper silicon Chemical compound 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 15
- 230000000694 effects Effects 0.000 abstract description 9
- 239000012535 impurity Substances 0.000 description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 239000000377 silicon dioxide Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 238000004377 microelectronic Methods 0.000 description 8
- 238000010276 construction Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 4
- 241000790917 Dioxys <bee> Species 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种自驱动阳极辅助栅横向绝缘栅双极型晶体管；所述自驱动阳极辅助栅横向绝缘栅双极型晶体管以SOI为衬底，采用自驱动阳极辅助栅极的设计结构，在保证器件较小关断时间的前提下，可以消除器件导通时的负阻效应，提高器件的工作稳定性；此外，该器件可以采用现有常规集成电路制造工艺步骤实现，并且这种器件设计还可以减小器件的横向尺寸，提高电流导通能力。
Description
技术领域
本发明涉及半导体电力电子器件技术领域中的电导调制型高压功率器件，具体是一种自驱动阳极辅助栅横向绝缘栅双极型晶体管。
背景技术
以绝缘体上硅(SOI：Silicon On Insulator)为衬底材料制作的横向绝缘栅双极型晶体管(LIGBT：Lateral Insulated Gate Bipolar Transistor)，简称SOI-LIGBT，尤其是薄硅层SOI-LIGBT，是SOI高压集成电路的一个关键组成部分，它具有驱动简单，电流能力大，易于集成的优点，但是其关断速度远比横向双扩散金属-氧化物-半导体效应晶体管(LDMOS，Lateral Double-diffused MOSFET)的关断速度慢，导致其开关损耗较大，这影响了SOI横向绝缘栅双极性晶体管在功率集成电路中的应用。
提高LIGBT器件关断速度从而减小开关损耗的方法主要有三类：
一是降低漂移区内非平衡载流子的寿命，增加复合速率，以提高关断速度。事实上降低漂移区内非平衡载流子寿命的同时，其非平衡载流子总数也会减小，这将导致导通电阻增大，所以这种方法存在关断速度与导通电阻之间的折衷问题；
二是控制从阳极到漂移区的少数载流子注入水平，以达到导通电阻和关断时间的折衷；
三是在阳极区提供非平衡载流子抽出通道，在关断时迅速减少漂移区内非平衡载流子的总数，以提高器件的关断速度。非平衡载流子抽出通道的结构通常会影响少数载流子注入效率，即影响导通时漂移区内非平衡载流子总数，从而影响导通电阻。并且，在器件正向开启过程中，由于载流子从LDMOS导通模式向LIGBT导通模式的转换，导通过程中容易出现负阻效应。
针对通过在阳极区提供非平衡载流子抽出通道来提高LIGBT器件关断速度的方法，如图1～图5所示的现有技术中比较典型的器件结构包括常规阳极短路结构、分离阳极结构、介质隔离阳极短路结构、阳极辅助栅结构等。现有结构中要么器件正向导通能力弱，要么需要复杂的外部驱动电路，要么需要较大的额外设计面积。
发明内容
本发明的目的是解决现有技术中，器件正向导通能力弱，需要复杂的外部驱动电路，需要较大的额外设计面积等问题。
为实现本发明目的而采用的技术方案是这样的，一种自驱动阳极辅助栅横向绝缘栅双极型晶体管，其特征在于：包括第二导电类型衬底层、绝缘介质层、第二导电类型阴极阱区、重掺杂第一导电类型阴极区、重掺杂第二导电类型阴极区、阴极接触区、栅极接触区、栅极介质层、第一导电类型漂移区、第一导电类型阳极缓冲区、重掺杂第二导电类型阳极区、阳极接触区、重掺杂第一导电类型阳极区、第二导电类型阳极阱区、阳极自驱动栅极介质层和阳极自驱动栅极接触区。
所述绝缘介质层覆盖于第二导电类型衬底层之上。
所述第一导电类型漂移区覆盖于绝缘介质层之上。
所述第二导电类型阴极阱区和第一导电类型阳极缓冲区均覆盖于第一导电类型漂移区之上的部分表面。
所述重掺杂第一导电类型阴极区和重掺杂第二导电类型阴极区覆盖于第二导电类型阴极阱区之上的部分表面。
所述阴极接触区覆盖于重掺杂第二导电类型阴极区之上，所述阴极接触区还覆盖于重掺杂第一导电类型阴极区之上的部分表面。
所述栅极介质层覆盖于第二导电类型阴极阱区之上的部分表面，所述栅极介质层还覆盖于重掺杂第一导电类型阴极区之上的部分表面和第一导电类型漂移区之上的部分表面。
所述栅极接触区覆盖于栅极介质层之上。
所述重掺杂第二导电类型阳极区和第二导电类型阳极阱区均覆盖于第一导电类型阳极缓冲区之上的部分表面。
所述重掺杂第一导电类型阳极区覆盖于第二导电类型阳极阱区之上的部分表面。
所述阳极自驱动栅极介质层覆盖于第二导电类型阳极阱区之上的部分表面，所述阳极自驱动栅极介质层还覆盖于重掺杂第一导电类型阳极区之上的部分表面和第一导电类型阳极缓冲区之上的部分表面。
所述阳极自驱动栅极接触区覆盖于阳极自驱动栅极介质层之上。
所述阳极接触区覆盖于阳极自驱动栅极接触区之上，所述阳极接触区还覆盖于第二导电类型阳极区之上的部分表面和重掺杂第一导电类型阳极区之上的部分表面。
一种自驱动阳极辅助栅横向绝缘栅双极型晶体管，其特征在于：包括第二导电类型衬底层、绝缘介质层、第二导电类型阴极阱区、重掺杂第一导电类型阴极区、重掺杂第二导电类型阴极区、阴极接触区、栅极接触区、栅极介质层、第一导电类型漂移区、第一导电类型阳极缓冲区、重掺杂第二导电类型阳极区、阳极接触区、重掺杂第一导电类型阳极区、第二导电类型阳极阱区和阳极自驱动栅极介质层。
所述绝缘介质层覆盖于第二导电类型衬底层之上。
所述第一导电类型漂移区覆盖于绝缘介质层之上。
所述第二导电类型阴极阱区和第一导电类型阳极缓冲区均覆盖于第一导电类型漂移区之上的部分表面。
所述重掺杂第一导电类型阴极区和重掺杂第二导电类型阴极区覆盖于第二导电类型阴极阱区之上的部分表面。
所述阴极接触区覆盖于重掺杂第二导电类型阴极区之上，所述阴极接触区还覆盖于重掺杂第一导电类型阴极区之上的部分表面。
所述栅极介质层覆盖于第二导电类型阴极阱区之上的部分表面，所述栅极介质层还覆盖于重掺杂第一导电类型阴极区之上的部分表面和第一导电类型漂移区之上的部分表面。
所述栅极接触区覆盖于栅极介质层之上。
所述重掺杂第二导电类型阳极区和第二导电类型阳极阱区均覆盖于第一导电类型阳极缓冲区之上的部分表面。
所述重掺杂第一导电类型阳极区覆盖于第二导电类型阳极阱区之上的部分表面。
所述阳极自驱动栅极介质层覆盖于第二导电类型阳极阱区之上的部分表面，所述阳极自驱动栅极介质层还覆盖于重掺杂第一导电类型阳极区之上的部分表面和第一导电类型阳极缓冲区之上的部分表面。
所述阳极接触区覆盖于阳极自驱动栅极介质层之上，所述阳极接触区还覆盖于第二导电类型阳极区之上的部分表面和重掺杂第一导电类型阳极区之上的部分表面。
进一步，所述第二导电类型衬底层、绝缘介质层和第一导电类型漂移区构成SOI衬底。
进一步，所述重掺杂第二导电类型阳极区和第二导电类型阳极阱区不接触。
进一步，所述第二导电类型阴极阱区和第一导电类型阳极缓冲区分别位于第一导电类型漂移区的两侧。所述第二导电类型阴极阱区和第一导电类型阳极缓冲区均能够向绝缘介质层方向延伸直至与绝缘介质层接触。
进一步，所述栅极接触区和阳极自驱动栅极接触区的材料包括掺杂多晶硅。所述阴极接触区和阳极接触区的材料包括铝硅或铝硅铜等常用接触金属。
本发明公开的新结构器件是通过在器件阳极部分增加自驱动栅的设计来实现的，该器件设计方法属于上述提高LIGBT器件关断速度方法中的第三类，即通过提供新颖的阳极区非平衡载流子抽出通道来减小关断过程的损耗、优化导通电阻和关断时间之间的约束关系，消除正向导通过程中的负阻效应，从而达到减小器件工作期间总损耗、提高器件工作稳定性的目的。
本发明的技术效果是毋庸置疑的，本发明具有以下优点：
1)自驱动阳极辅助栅横向绝缘栅双极型晶体管以SOI作为衬底，采用阳极自驱动栅极的设计结构。
2)与现有技术中的常规短路阳极LIGBT器件、分段短路阳极LIGBT器件、介质隔离阳极LIGBT器件和辅助栅极阳极LIGBT器件等相比，快速横向绝缘栅双极型晶体管在保证器件较小的关断时间的前提下，可以消除器件导通时的负阻效应，提高器件的工作稳定性；并且，所述阳极栅极结构采用自驱动设计，能够消除常规辅助栅极阳极结构对额外驱动电路的要求；
3)本发明中的器件采用的阳极自驱动栅极的源极结构只采用N+区，这种设计可以减小器件的额外设计面积和器件制造难度，能够降低成本和提高电流导通能力。
附图说明
图1为现有技术中常规短路阳极LIGBT器件的结构示意图；
图2为现有技术中分段短路阳极LIGBT器件的结构示意图；
图3为现有技术中介质隔离阳极LIGBT器件的结构示意图；
图4为现有技术中浅槽隔离阳极LIGBT器件的结构示意图；
图5为现有技术中辅助栅极阳极LIGBT器件的结构示意图；
图6为本发明提供的LIGBT器件的实施例1结构示意图。
图7为本发明提供的LIGBT器件的实施例2结构示意图。
图8为本发明提供的LIGBT器件的实施例3结构示意图。
图9为本发明提供的LIGBT器件的实施例4结构示意图。
图中：第二导电类型衬底层1、绝缘介质层2、第二导电类型阴极阱区3、重掺杂第一导电类型阴极区4、重掺杂第二导电类型阴极区5、阴极接触区6、栅极接触区7、栅极介质层8、第一导电类型漂移区9、第一导电类型阳极缓冲区10、重掺杂第二导电类型阳极区11、阳极接触区12、重掺杂第一导电类型阳极区13、浅槽隔离区14、第二导电类型阳极浮空区15、第一导电类型阳极阱区16、第二导电类型阳极阱区17、阳极自驱动栅极介质层18和阳极自驱动栅极接触区19。
具体实施方式
下面结合实施例对本发明作进一步说明，但不应该理解为本发明上述主题范围仅限于下述实施例。在不脱离本发明上述技术思想的情况下，根据本领域普通技术知识和惯用手段，做出各种替换和变更，均应包括在本发明的保护范围内。
实施例1：
选择第一导电类型为N型，第二导电类型为P型。
如图6所示，一种自驱动阳极辅助栅横向绝缘栅双极型晶体管，其特征在于：包括P型衬底层1、绝缘介质层2、P型阴极阱区3、N+型阴极区4、P+型阴极区5、阴极接触区6、栅极接触区7、栅极介质层8、N型漂移区9、N型阳极缓冲区10、P+型阳极区11、阳极接触区12、N+型阳极区13、P型阳极阱区17、阳极自驱动栅极介质层18和阳极自驱动栅极接触区19。
所述P型衬底层1、绝缘介质层2和N型漂移区9构成SOI衬底。
所述绝缘介质层2覆盖于P型衬底层1之上。所述P型衬底层1为掺杂硅，其厚度和杂质浓度具有非常宽泛的选择范围；所述绝缘介质层2为0.5μm-5μm厚度的二氧化硅，一个典型的厚度选择为3μm。
所述N型漂移区9覆盖于绝缘介质层2之上。所述N型漂移区9为5μm-20μm厚度的硅，一个典型的厚度选择为10μm；所述N型漂移区9的杂质浓度需要满足高耐压的要求，典型的数量级为15次方。
所述P型阴极阱区3和N型阳极缓冲区10均覆盖于N型漂移区9之上的部分表面。所述P型阴极阱区3的厚度选择3μm，杂质浓度选择16次方；所述N型阳极缓冲区10的厚度选择3μm，杂质浓度选择17次方。
所述N+型阴极区4和P+型阴极区5覆盖于P型阴极阱区3之上的部分表面。所述N+型阴极区4和P+型阴极区5的厚度均选择0.5μm，杂质浓度均选择19次方。
所述阴极接触区6覆盖于P+型阴极区5之上，所述阴极接触区6还覆盖于N+型阴极区4之上的部分表面。所述阴极接触区6选择微电子制造工艺常用的引线金属。
所述栅极介质层8覆盖于P型阴极阱区3之上的部分表面，所述栅极介质层8还覆盖于N+型阴极区4之上的部分表面和N型漂移区9之上的部分表面。所述栅极介质层8选择厚度为0.1μm的二氧化硅。
所述栅极接触区7覆盖于栅极介质层8之上。所述栅极接触区7选择掺杂多晶硅。
所述P+型阳极区11和P型阳极阱区17均覆盖于N型阳极缓冲区10之上的部分表面。
所述N+型阳极区13覆盖于P型阳极阱区17之上的部分表面。所述N+型阳极区13的厚度选择0.5μm，杂质浓度选择19次方。
所述P+型阳极区11和P型阳极阱区17不接触。所述P+型阳极区11的厚度选择0.5μm，杂质浓度均选择19次方；所述P型阳极阱区17的厚度选择1.5μm，杂质浓度选择17次方；
所述阳极自驱动栅极介质层18覆盖于P型阳极阱区17之上的部分表面，所述阳极自驱动栅极介质层18还覆盖于N+型阳极区13之上的部分表面和N型阳极缓冲区10之上的部分表面。所述阳极自驱动栅极介质层18选择厚度为10nm的二氧化硅。
所述阳极自驱动栅极接触区19覆盖于阳极自驱动栅极介质层18之上。所述阳极自驱动栅极接触区19选择掺杂多晶硅。
所述阳极接触区12覆盖于阳极自驱动栅极接触区19之上，所述阳极接触区12还覆盖于第二导电类型阳极区11之上的部分表面和N+型阳极区13之上的部分表面。所述阳极接触区12选择微电子制造工艺常用的引线金属。
本实施例给出的自驱动阳极辅助栅横向绝缘栅双极型晶体管，在保证器件较小的关断时间的前提下，可以消除器件导通时的负阻效应，提高器件的工作稳定性；并且，所述阳极栅极结构采用自驱动设计，能够消除常规辅助栅极阳极结构对额外驱动电路的要求；此外，这种设计可以减小器件的额外设计面积和器件制造难度，能够降低成本和提高电流导通能力。
实施例2：
选择第一导电类型为N型，第二导电类型为P型。
如图7所示，一种自驱动阳极辅助栅横向绝缘栅双极型晶体管，其特征在于：包括P型衬底层1、绝缘介质层2、P型阴极阱区3、N+型阴极区4、P+型阴极区5、阴极接触区6、栅极接触区7、栅极介质层8、N型漂移区9、N型阳极缓冲区10、P+型阳极区11、阳极接触区12、N+型阳极区13、P型阳极阱区17和阳极自驱动栅极介质层18。
所述P型衬底层1、绝缘介质层2和N型漂移区9构成SOI衬底。
所述绝缘介质层2覆盖于P型衬底层1之上。所述P型衬底层1为掺杂硅，其厚度和杂质浓度具有非常宽泛的选择范围；所述绝缘介质层2为0.5μm-5μm厚度的二氧化硅，一个典型的厚度选择为3μm。
所述N型漂移区9覆盖于绝缘介质层2之上。所述N型漂移区9为5μm-20μm厚度的硅，一个典型的厚度选择为10μm；所述N型漂移区9的杂质浓度需要满足高耐压的要求，典型的数量级为15次方。
所述P型阴极阱区3和N型阳极缓冲区10均覆盖于N型漂移区9之上的部分表面。所述P型阴极阱区3的厚度选择3μm，杂质浓度选择16次方；所述N型阳极缓冲区10的厚度选择3μm，杂质浓度选择17次方。
所述N+型阴极区4和P+型阴极区5覆盖于P型阴极阱区3之上的部分表面。所述N+型阴极区4和P+型阴极区5的厚度均选择0.5μm，杂质浓度均选择19次方。
所述阴极接触区6覆盖于P+型阴极区5之上，所述阴极接触区6还覆盖于N+型阴极区4之上的部分表面。所述阴极接触区6选择微电子制造工艺常用的引线金属。
所述栅极介质层8覆盖于P型阴极阱区3之上的部分表面，所述栅极介质层8还覆盖于N+型阴极区4之上的部分表面和N型漂移区9之上的部分表面。所述栅极介质层8选择厚度为0.1μm的二氧化硅。
所述栅极接触区7覆盖于栅极介质层8之上。所述栅极接触区7选择掺杂多晶硅。
所述P+型阳极区11和P型阳极阱区17均覆盖于N型阳极缓冲区10之上的部分表面。
所述N+型阳极区13覆盖于P型阳极阱区17之上的部分表面。所述N+型阳极区13的厚度选择0.5μm，杂质浓度选择19次方。
所述P+型阳极区11和P型阳极阱区17不接触。所述P+型阳极区11的厚度选择0.5μm，杂质浓度均选择19次方；所述P型阳极阱区17的厚度选择1.5μm，杂质浓度选择17次方；
所述阳极自驱动栅极介质层18覆盖于P型阳极阱区17之上的部分表面，所述阳极自驱动栅极介质层18还覆盖于N+型阳极区13之上的部分表面和N型阳极缓冲区10之上的部分表面。所述阳极自驱动栅极介质层18选择厚度为10nm的二氧化硅。
所述阳极接触区12覆盖于阳极自驱动栅极介质层18之上，所述阳极接触区12还覆盖于第二导电类型阳极区11之上的部分表面和N+型阳极区13之上的部分表面。所述阳极接触区12选择微电子制造工艺常用的引线金属。
本实施例给出的自驱动阳极辅助栅横向绝缘栅双极型晶体管，在保证器件较小的关断时间的前提下，可以消除器件导通时的负阻效应，提高器件的工作稳定性；并且，所述阳极栅极结构采用自驱动设计，能够消除常规辅助栅极阳极结构对额外驱动电路的要求；此外，这种设计可以减小器件的额外设计面积和器件制造难度，能够降低成本和提高电流导通能力。
实施例3：
选择第一导电类型为N型，第二导电类型为P型。
如图8所示，一种自驱动阳极辅助栅横向绝缘栅双极型晶体管包括：P型衬底层1、绝缘介质层2、P型阴极阱区3、N+型阴极区4、P+型阴极区5、阴极接触区6、栅极接触区7、栅极介质层8、N型漂移区9、N型阳极缓冲区10、P+型阳极区11、阳极接触区12、N+型阳极区13、P型阳极阱区17、阳极自驱动栅极介质层18和阳极自驱动栅极接触区19。
所述绝缘介质层2覆盖于P型衬底层1之上；所述P型衬底层1为掺杂硅，其厚度和杂质浓度具有非常宽泛的选择范围；所述绝缘介质层2为0.5μm-5μm厚度的二氧化硅，一个典型的厚度选择为3μm。
所述N型漂移区9覆盖于绝缘介质层2之上；所述N型漂移区9为1μm-5μm厚度的硅，一个典型的厚度选择为3μm；所述N型漂移区9的杂质浓度需要满足高耐压的要求，典型的数量级为15次方。
所述P型衬底层1、绝缘介质层2和N型漂移区9构成SOI衬底。
所述P型阴极阱区3和N型阳极缓冲区10均覆盖于绝缘介质层2之上的部分表面；所述P型阴极阱区3和N型阳极缓冲区10分别覆盖于N型漂移区9的两侧。所述P型阴极阱区3的厚度选择3μm，杂质浓度选择16次方；所述N型阳极缓冲区10的厚度选择3μm，杂质浓度选择17次方。
所述N+型阴极区4和P+型阴极区5覆盖于P型阴极阱区3之上的部分表面；所述N+型阴极区4和P+型阴极区5的厚度均选择0.5μm，杂质浓度均选择19次方。
所述阴极接触区6覆盖于P+型阴极区5之上，所述阴极接触区6还覆盖于N+型阴极区4之上的部分表面；所述阴极接触区6选择微电子制造工艺常用的引线金属。
所述栅极介质层8覆盖于P型阴极阱区3之上的部分表面，所述栅极介质层8还覆盖于N+型阴极区4和N型漂移区9之上的部分表面；所述栅极介质层8选择厚度为0.1μm的二氧化硅。
所述栅极接触区7覆盖于栅极介质层8之上；所述栅极接触区7选择掺杂多晶硅。
所述P+型阳极区11和P型阳极阱区17均覆盖于N型阳极缓冲区10之上的部分表面；所述P+型阳极区11的厚度选择0.5μm，杂质浓度均选择19次方；所述P型阳极阱区17的厚度选择1.5μm，杂质浓度选择17次方；所述P+型阳极区11和P型阳极阱区17不接触。
所述N+型阳极区13覆盖于P型阳极阱区17之上的部分表面；所述N+型阳极区13的厚度选择0.5μm，杂质浓度选择19次方。
所述阳极自驱动栅极介质层18覆盖于P型阳极阱区17之上的部分表面，所述阳极自驱动栅极介质层18还覆盖于N+型阳极区13和N型阳极缓冲区10之上的部分表面；所述阳极自驱动栅极介质层18选择厚度为10nm的二氧化硅。
所述阳极自驱动栅极接触区19覆盖于阳极自驱动栅极介质层18之上；所述阳极自驱动栅极接触区19选择掺杂多晶硅。
所述阳极接触区12覆盖于阳极自驱动栅极接触区19之上，所述阳极接触区12还覆盖于P+型阳极区11和N+型阳极区13之上的部分表面；所述阳极接触区12选择微电子制造工艺常用的引线金属。
本实施例给出的自驱动阳极辅助栅横向绝缘栅双极型晶体管，在保证器件较小的关断时间的前提下，可以消除器件导通时的负阻效应，提高器件的工作稳定性；并且，所述阳极栅极结构采用自驱动设计，能够消除常规辅助栅极阳极结构对额外驱动电路的要求；此外，这种设计可以减小器件的额外设计面积和器件制造难度，能够降低成本和提高电流导通能力。
实施例4：
选择第一导电类型为N型，第二导电类型为P型。
如图9所示，一种自驱动阳极辅助栅横向绝缘栅双极型晶体管包括：P型衬底层1、绝缘介质层2、P型阴极阱区3、N+型阴极区4、P+型阴极区5、阴极接触区6、栅极接触区7、栅极介质层8、N型漂移区9、N型阳极缓冲区10、P+型阳极区11、阳极接触区12、N+型阳极区13、P型阳极阱区17、阳极自驱动栅极介质层18。
所述绝缘介质层2覆盖于P型衬底层1之上；所述P型衬底层1为掺杂硅，其厚度和杂质浓度具有非常宽泛的选择范围；所述绝缘介质层2为0.5μm-5μm厚度的二氧化硅，一个典型的厚度选择为3μm。
所述N型漂移区9覆盖于绝缘介质层2之上；所述N型漂移区9为1μm-5μm厚度的硅，一个典型的厚度选择为3μm；所述N型漂移区9的杂质浓度需要满足高耐压的要求，典型的数量级为15次方。
所述P型衬底层1、绝缘介质层2和N型漂移区9构成SOI衬底。
所述P型阴极阱区3和N型阳极缓冲区10均覆盖于绝缘介质层2之上的部分表面；所述P型阴极阱区3和N型阳极缓冲区10分别覆盖于N型漂移区9的两侧。所述P型阴极阱区3的厚度选择3μm，杂质浓度选择16次方；所述N型阳极缓冲区10的厚度选择3μm，杂质浓度选择17次方。
所述N+型阴极区4和P+型阴极区5覆盖于P型阴极阱区3之上的部分表面；所述N+型阴极区4和P+型阴极区5的厚度均选择0.5μm，杂质浓度均选择19次方。
所述阴极接触区6覆盖于P+型阴极区5之上，所述阴极接触区6还覆盖于N+型阴极区4之上的部分表面；所述阴极接触区6选择微电子制造工艺常用的引线金属。
所述栅极介质层8覆盖于P型阴极阱区3之上的部分表面，所述栅极介质层8还覆盖于N+型阴极区4和N型漂移区9之上的部分表面；所述栅极介质层8选择厚度为0.1μm的二氧化硅。
所述栅极接触区7覆盖于栅极介质层8之上；所述栅极接触区7选择掺杂多晶硅。
所述P+型阳极区11和P型阳极阱区17均覆盖于N型阳极缓冲区10之上的部分表面；所述P+型阳极区11的厚度选择0.5μm，杂质浓度均选择19次方；所述P型阳极阱区17的厚度选择1.5μm，杂质浓度选择17次方；所述P+型阳极区11和P型阳极阱区17不接触。
所述N+型阳极区13覆盖于P型阳极阱区17之上的部分表面；所述N+型阳极区13的厚度选择0.5μm，杂质浓度选择19次方。
所述阳极自驱动栅极介质层18覆盖于P型阳极阱区17之上的部分表面，所述阳极自驱动栅极介质层18还覆盖于N+型阳极区13和N型阳极缓冲区10之上的部分表面；所述阳极自驱动栅极介质层18选择厚度为10nm的二氧化硅。
所述阳极接触区12覆盖于阳极自驱动栅极介质层18之上，所述阳极接触区12还覆盖于P+型阳极区11和N+型阳极区13之上的部分表面；所述阳极接触区12选择微电子制造工艺常用的引线金属。
本实施例给出的自驱动阳极辅助栅横向绝缘栅双极型晶体管，在保证器件较小的关断时间的前提下，可以消除器件导通时的负阻效应，提高器件的工作稳定性；并且，所述阳极栅极结构采用自驱动设计，能够消除常规辅助栅极阳极结构对额外驱动电路的要求；此外，这种设计可以减小器件的额外设计面积和器件制造难度，能够降低成本和提高电流导通能力。
Claims (5)
1.一种自驱动阳极辅助栅横向绝缘栅双极型晶体管，其特征在于：包括第二导电类型衬底层(1)、绝缘介质层(2)、第二导电类型阴极阱区(3)、重掺杂第一导电类型阴极区(4)、重掺杂第二导电类型阴极区(5)、阴极接触区(6)、栅极接触区(7)、栅极介质层(8)、第一导电类型漂移区(9)、第一导电类型阳极缓冲区(10)、重掺杂第二导电类型阳极区(11)、阳极接触区(12)、重掺杂第一导电类型阳极区(13)、第二导电类型阳极阱区(17)、阳极自驱动栅极介质层(18)和阳极自驱动栅极接触区(19)；
所述绝缘介质层(2)覆盖于第二导电类型衬底层(1)之上；
所述第一导电类型漂移区(9)覆盖于绝缘介质层(2)之上；
所述第二导电类型阴极阱区(3)和第一导电类型阳极缓冲区(10)均覆盖于第一导电类型漂移区(9)之上的部分表面；
所述第二导电类型阴极阱区(3)和第一导电类型阳极缓冲区(10)分别位于第一导电类型漂移区(9)的两侧；所述第二导电类型阴极阱区(3)和第一导电类型阳极缓冲区(10)均能够向绝缘介质层(2)方向延伸直至与绝缘介质层(2)接触；
所述重掺杂第一导电类型阴极区(4)和重掺杂第二导电类型阴极区(5)覆盖于第二导电类型阴极阱区(3)之上的部分表面；
所述阴极接触区(6)覆盖于重掺杂第二导电类型阴极区(5)之上，所述阴极接触区(6)还覆盖于重掺杂第一导电类型阴极区(4)之上的部分表面；
所述栅极介质层(8)覆盖于第二导电类型阴极阱区(3)之上的部分表面，所述栅极介质层(8)还覆盖于重掺杂第一导电类型阴极区(4)之上的部分表面和第一导电类型漂移区(9)之上的部分表面；
所述栅极接触区(7)覆盖于栅极介质层(8)之上；
所述重掺杂第二导电类型阳极区(11)和第二导电类型阳极阱区(17)均覆盖于第一导电类型阳极缓冲区(10)之上的部分表面；
所述重掺杂第一导电类型阳极区(13)覆盖于第二导电类型阳极阱区(17)之上的部分表面；
所述阳极自驱动栅极介质层(18)覆盖于第二导电类型阳极阱区(17)之上的部分表面，所述阳极自驱动栅极介质层(18)还覆盖于重掺杂第一导电类型阳极区(13)之上的部分表面和第一导电类型阳极缓冲区(10)之上的部分表面；
所述阳极自驱动栅极接触区(19)覆盖于阳极自驱动栅极介质层(18)之上；
所述阳极接触区(12)覆盖于阳极自驱动栅极接触区(19)之上，所述阳极接触区(12)还覆盖于第二导电类型阳极区(11)之上的部分表面和重掺杂第一导电类型阳极区(13)之上的部分表面。
2.根据权利要求1所述的一种自驱动阳极辅助栅横向绝缘栅双极型晶体管，其特征在于：所述栅极接触区(7)和阳极自驱动栅极接触区(19)的材料包括掺杂多晶硅；所述阴极接触区(6)和阳极接触区(12)的材料包括铝硅或铝硅铜。
3.一种自驱动阳极辅助栅横向绝缘栅双极型晶体管，其特征在于：包括第二导电类型衬底层(1)、绝缘介质层(2)、第二导电类型阴极阱区(3)、重掺杂第一导电类型阴极区(4)、重掺杂第二导电类型阴极区(5)、阴极接触区(6)、栅极接触区(7)、栅极介质层(8)、第一导电类型漂移区(9)、第一导电类型阳极缓冲区(10)、重掺杂第二导电类型阳极区(11)、阳极接触区(12)、重掺杂第一导电类型阳极区(13)、第二导电类型阳极阱区(17)和阳极自驱动栅极介质层(18)；
所述绝缘介质层(2)覆盖于第二导电类型衬底层(1)之上；
所述第一导电类型漂移区(9)覆盖于绝缘介质层(2)之上；
所述第二导电类型阴极阱区(3)和第一导电类型阳极缓冲区(10)均覆盖于第一导电类型漂移区(9)之上的部分表面；
所述第二导电类型阴极阱区(3)和第一导电类型阳极缓冲区(10)分别位于第一导电类型漂移区(9)的两侧；所述第二导电类型阴极阱区(3)和第一导电类型阳极缓冲区(10)均能够向绝缘介质层(2)方向延伸直至与绝缘介质层(2)接触；
所述重掺杂第一导电类型阴极区(4)和重掺杂第二导电类型阴极区(5)覆盖于第二导电类型阴极阱区(3)之上的部分表面；
所述阴极接触区(6)覆盖于重掺杂第二导电类型阴极区(5)之上，所述阴极接触区(6)还覆盖于重掺杂第一导电类型阴极区(4)之上的部分表面；
所述栅极介质层(8)覆盖于第二导电类型阴极阱区(3)之上的部分表面，所述栅极介质层(8)还覆盖于重掺杂第一导电类型阴极区(4)之上的部分表面和第一导电类型漂移区(9)之上的部分表面；
所述栅极接触区(7)覆盖于栅极介质层(8)之上；
所述重掺杂第二导电类型阳极区(11)和第二导电类型阳极阱区(17)均覆盖于第一导电类型阳极缓冲区(10)之上的部分表面；
所述重掺杂第一导电类型阳极区(13)覆盖于第二导电类型阳极阱区(17)之上的部分表面；
所述阳极自驱动栅极介质层(18)覆盖于第二导电类型阳极阱区(17)之上的部分表面，所述阳极自驱动栅极介质层(18)还覆盖于重掺杂第一导电类型阳极区(13)之上的部分表面和第一导电类型阳极缓冲区(10)之上的部分表面；
所述阳极接触区(12)覆盖于阳极自驱动栅极介质层(18)之上，所述阳极接触区(12)还覆盖于第二导电类型阳极区(11)之上的部分表面和重掺杂第一导电类型阳极区(13)之上的部分表面。
4.根据权利要求1或2所述的一种自驱动阳极辅助栅横向绝缘栅双极型晶体管，其特征在于：所述第二导电类型衬底层(1)、绝缘介质层(2)和第一导电类型漂移区(9)构成SOI衬底。
5.根据权利要求1或2所述的一种自驱动阳极辅助栅横向绝缘栅双极型晶体管，其特征在于：所述重掺杂第二导电类型阳极区(11)和第二导电类型阳极阱区(17)不接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710091494.2A CN106941115B (zh) | 2017-02-20 | 2017-02-20 | 一种自驱动阳极辅助栅横向绝缘栅双极型晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710091494.2A CN106941115B (zh) | 2017-02-20 | 2017-02-20 | 一种自驱动阳极辅助栅横向绝缘栅双极型晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106941115A CN106941115A (zh) | 2017-07-11 |
| CN106941115B true CN106941115B (zh) | 2019-11-12 |
Family
ID=59469455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710091494.2A Active CN106941115B (zh) | 2017-02-20 | 2017-02-20 | 一种自驱动阳极辅助栅横向绝缘栅双极型晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106941115B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108198858B (zh) * | 2017-12-29 | 2021-11-09 | 重庆大学 | 一种异质结电势控制绝缘栅双极型晶体管 |
| CN114709259B (zh) * | 2022-03-28 | 2024-06-18 | 重庆大学 | 一种阳极集成肖特基超势垒辅助栅的横向绝缘栅双极型晶体管 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN200990379Y (zh) * | 2006-07-10 | 2007-12-12 | 崇贸科技股份有限公司 | 电压控制晶体管和横向扩散金属氧化物半导体晶体管 |
| CN103383958A (zh) * | 2013-07-17 | 2013-11-06 | 电子科技大学 | 一种rc-igbt器件及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9076837B2 (en) * | 2012-07-06 | 2015-07-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lateral insulated gate bipolar transistor structure with low parasitic BJT gain and stable threshold voltage |
-
2017
- 2017-02-20 CN CN201710091494.2A patent/CN106941115B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN200990379Y (zh) * | 2006-07-10 | 2007-12-12 | 崇贸科技股份有限公司 | 电压控制晶体管和横向扩散金属氧化物半导体晶体管 |
| CN103383958A (zh) * | 2013-07-17 | 2013-11-06 | 电子科技大学 | 一种rc-igbt器件及其制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| "高速LIGBT电势控制理论与新结构";陈文锁;《中国博士学位论文全文数据库信息科技辑》;20121231(第12期);第I135-43页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106941115A (zh) | 2017-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102148240B (zh) | 一种具有***阳极结构的soi-ligbt器件 | |
| CN102005473B (zh) | 具有改进终端的igbt | |
| CN108122963B (zh) | 一种电势控制快速横向绝缘栅双极型晶体管 | |
| CN102201439A (zh) | 一种体内电导调制增强的沟槽型绝缘栅双极型晶体管 | |
| CN112687746B (zh) | 碳化硅平面mosfet器件及制备方法 | |
| CN101431097B (zh) | 一种薄层soi ligbt器件 | |
| US20150123164A1 (en) | Power semiconductor device and method of fabricating the same | |
| CN112201687A (zh) | 一种npn三明治栅结构的沟槽mosfet器件 | |
| CN102254942A (zh) | 新型阶梯栅结构igbt及其制造方法 | |
| CN106941115B (zh) | 一种自驱动阳极辅助栅横向绝缘栅双极型晶体管 | |
| KR20100085508A (ko) | 전계 분산 효과를 갖는 수직 게이트형 바이폴라 트렌지스터 | |
| CN106992208B (zh) | 一种薄硅层soi基横向绝缘栅双极型晶体管及其制造方法 | |
| CN212810309U (zh) | 一种平面型***栅的igbt半导体功率器件 | |
| CN112466935B (zh) | 一种具有集电极多晶硅电子通道的rc-igbt器件 | |
| CN103887332A (zh) | 一种新型功率半导体器件 | |
| CN110265477B (zh) | 具有pnp穿通三极管的igbt器件 | |
| KR20230088149A (ko) | 분리 버퍼 구조를 갖는 초접합 igbt | |
| CN111276537A (zh) | 一种具有多晶硅耐压层的逆导型rc-ligbt器件 | |
| CN102184948B (zh) | 一种改进的平面绝缘栅双极型晶体管 | |
| CN108461536B (zh) | 一种双向沟槽栅电荷存储型igbt及其制作方法 | |
| CN106783991B (zh) | 一种自驱动阳极辅助栅绝缘栅双极型晶体管 | |
| CN205508825U (zh) | 一种薄硅层soi基横向绝缘栅双极型晶体管 | |
| CN212750900U (zh) | 一种平面型的igbt半导体功率器件 | |
| CN113078211B (zh) | 一种集成mos自适应控制soi ligbt | |
| US20230246095A1 (en) | Semiconductor device and three-phase inverter comprising the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |