CN106910630B - 层叠电子部件 - Google Patents

层叠电子部件 Download PDF

Info

Publication number
CN106910630B
CN106910630B CN201610827591.9A CN201610827591A CN106910630B CN 106910630 B CN106910630 B CN 106910630B CN 201610827591 A CN201610827591 A CN 201610827591A CN 106910630 B CN106910630 B CN 106910630B
Authority
CN
China
Prior art keywords
insulating layer
element body
layer
face
axis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610827591.9A
Other languages
English (en)
Other versions
CN106910630A (zh
Inventor
野田洋平
田中博文
进藤宏史
杉浦结
郡司知训
冈井圭祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN106910630A publication Critical patent/CN106910630A/zh
Application granted granted Critical
Publication of CN106910630B publication Critical patent/CN106910630B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)

Abstract

一种层叠电子部件，具备沿着第三轴的方向交替层叠有与包含第一轴及第二轴的平面实质上平行的内部电极层和电介质层的元件主体，在元件主体的第一轴的方向上相互相对的一对侧面上分别具备绝缘层，在元件主体的第二轴的方向上相互相对的一对端面上分别具备与内部电极层电连接的外部电极，绝缘层一体地具有覆盖在元件主体的第二轴的方向上相互相对的端面的一部分的绝缘层延长部，在将元件主体的沿着第一轴的宽度设为W0，将绝缘层延长部的沿着第一轴的宽度设为W1的情况下，W1/W0为1/30以上且低于3/8，外部电极覆盖绝缘层延长部的至少一部分。

Description

层叠电子部件
技术领域
本发明涉及层叠电子部件。
背景技术
近年来，随着手机等数码电子设备所使用的电子电路的高密度化，对电子部件的小型化的要求日益增高，构成该电路的层叠电子部件的小型化、大电容化迅速发展。
专利文献1中公开有一种层叠电容器，其具备将含有第一内部电极及第二内部电极的内部电极层和含有第三内部电极的中间内部电极层经由电介质层交替层叠的素体。
该层叠电容器即使在内部电极层和中间内部电极层之间产生与第三内部电极的宽度方向相关的层叠偏差的情况下，也可以抑制层叠偏差引起的静电电容的变化。
另外，第一内部电极及第二内部电极中，各引出电极的宽度比各活性电极部的宽度窄，因此，在素体的第一端面及第二端面上镀敷形成第一端子电极及第二端子电极时，镀液不易侵入，可抑制镀液的侵入所引起的层叠电容器的可靠性降低。
但是，现有技术中，存在不得不缩小内部电极和外部电极被连接的面积而使达成小型高电容非常困难等的课题。
专利文献1：日本特开2012-209493号公报
发明内容
本发明是鉴于上述实际情况而完成的，其目的在于，提供一种层叠电子部件，其抑制镀液的侵入，同时降低产品间的静电电容的不均匀。
为了解决上述目的，本发明的层叠电子部件如下所述。
[1]一种层叠电子部件，其特征在于，具备沿着第三轴的方向交替层叠有与包含第一轴及第二轴的平面实质上平行的内部电极层和电介质层的元件主体，
在所述元件主体的所述第一轴的方向上相互相对的一对端面(侧面)上分别具备绝缘层，
在所述元件主体的所述第二轴的方向上相互相对的一对端面上分别具备与所述内部电极层电连接的外部电极，
所述绝缘层一体地具有覆盖所述元件主体的所述第二轴的方向上相互相对的端面的一部分的绝缘层延长部，
在将所述元件主体的沿着所述第一轴的宽度设为W0，
将形成于所述元件主体的所述第二轴方向的端面的所述绝缘层延长部的沿着所述第一轴的宽度设为W1的情况下，
W1/W0为1/30以上且低于3/8，
所述外部电极覆盖形成于所述元件主体的所述第二轴方向的端面的所述绝缘层延长部的至少一部分。
根据本发明，可提供抑制镀液的侵入，同时降低产品间的静电电容的不均匀的层叠电子部件。
此外，存在如下问题：当镀液侵入元件主体时，在层叠电子部件的主体内部残留水分，随着使用时间的经过，绝缘电阻值等特性降低等，导致可靠性降低。根据本发明，可抑制镀液的侵入，因此，可以抑制可靠性的降低。
作为上述[1]的具体的方式，可例示下述方式。
[2]如所述[1]所记载的层叠电子部件，其中，
沿着所述元件主体的端面的假想线与形成于所述元件主体的所述第二轴方向的端面的所述绝缘层延长部的缘端部的曲面的切线所成的角的角度θ1为45°以下。
[3]如所述[1]或[2]所记载的层叠电子部件，其中，
所述绝缘层的弹性模量为30GPa以上且100GPa以下。
[4]如所述[1]～[3]中任一项所记载的层叠电子部件，其中，
在将距所述元件主体的所述第二轴方向的端面的所述绝缘层在所述第二轴方向的最大厚度设为Mf，
且将距所述元件主体的所述第一轴方向的端面(侧面)的所述绝缘层在所述第一轴方向的最大厚度设为Mt的情况下，
Mf/Mt以0.5≦Mf/Mt≦2.0表示。
[5]如所述[1]～[4]中任一项所记载的层叠电子部件，其中，
所述绝缘层由玻璃成分构成。
另外，作为用于达成上述目的的层叠电子部件的制造方法，没有特别限定，可举出以下的制造方法。
[6]一种层叠电子部件的制造方法，其特征在于，
具有：
与第一轴的方向连续，将形成有与包含第一轴及第二轴的平面实质上平行的内部电极图案层的生片沿第三轴的方向层叠，得到生坯层叠体的工序；
将所述生坯层叠体以得到与包含所述第二轴及所述第三轴的平面平行的切断面的方式切断，得到生坯芯片的工序；
烧成所述生坯芯片，得到内部电极层和电介质层交替层叠了的元件主体的工序；
通过在所述元件主体的所述第一轴方向的端面涂布绝缘层用膏体并进行烧结，得到形成有绝缘层的陶瓷烧结体的工序；
通过在所述陶瓷烧结体的所述第二轴方向的端面上烧结外部电极用膏体，得到形成有外部电极的层叠电子部件的工序，
所述绝缘层一体地具有覆盖所述元件主体的所述第二轴的方向上相互相对的端面的一部分的绝缘层延长部，
在将所述元件主体的沿着所述第一轴的宽度设为W0，
将形成于所述元件主体的所述第二轴方向的端面的所述绝缘层延长部的沿着所述第一轴的宽度设为W1的情况下，
W1/W0为1/30以上且低于3/8，
所述外部电极覆盖形成于所述元件主体的第二轴方向的端面的所述绝缘层延长部的至少一部分。
附图说明
图1是本发明的实施方式所涉及的层叠陶瓷电容器的概略截面图。
图2A是沿着图1所示的IIA‐IIA线的截面图。
图2B是沿着图1所示的IIB‐IIB线的截面图。
图2C是沿着图2B所示的IIC‐IIC线的截面图。
图2D是沿着图2B所示的IID‐IID线的陶瓷烧结体的截面图。
图3是图2B的主要部分截面图。
图4是表示图1所示的层叠陶瓷电容器的制造过程中的生片的层叠工序的概略截面图。
图5Aa是表示沿着图4所示的V‐V线的第n层内部电极图案层的一部分的平面图。
图5Ab是表示第n+1层内部电极图案层的一部分的平面图。
图5B是表示沿着图4所示的V‐V线的内部电极图案层的一部分的平面图。
图6A是将图4所示的生片层叠后的层叠体的与X‐Z轴平面平行的概略截面图。
图6B是将图4所示的生片层叠后的层叠体的与Y‐Z轴平面平行的概略截面图。
图7是说明本实施例的粘着强度的测定方法的示意图。
符号的说明
2、102…层叠陶瓷电容器
3…元件主体
4…陶瓷烧结体
6…第一外部电极
8…第二外部电极
10…内侧电介质层
10a…内侧生片
11…外装区域
11a…外侧生片
12…内部电极层
12A、12B…引出部
12a…内部电极图案层
13…内装区域
13a…内部层叠体
14…电容区域
15A、15B…引出区域
16…绝缘层
16a…绝缘层延长部
20…高度差吸收层
32…内部电极图案层的间隙
40…焊料
42、104…基板
106…加压夹具。
具体实施方式
基于本实施方式，参照附图进行详细的说明，但本发明不仅限定于以下说明的实施方式。
另外，就以下记载的构成要素而言，包含本领域技术人员可容易假定的要素、实质上相同的要素。另外，以下记载的构成要素可以适当组合。
以下，本发明基于附图所示的实施方式进行说明。
层叠陶瓷电容器的整体结构
作为本实施方式所涉及的层叠电子部件的一个实施方式，说明层叠陶瓷电容器的整体结构。
如图1所示，本实施方式所涉及的层叠陶瓷电容器2具有陶瓷烧结体4、第一外部电极6和第二外部电极8。另外，如图2所示，陶瓷烧结体4具有元件主体3和绝缘层16。
元件主体3具有与包含X轴及Y轴的平面实质上平行的内侧电介质层10和内部电极层12，在内侧电介质层10之间，沿着Z轴的方向交替层叠有内部电极层12。在此，“实质上平行”是指大部分平行，但也可以具有稍微不平行的部分，内部电极层和内侧电介质层是稍微具有凹凸或倾斜的内容。
内侧电介质层10和内部电极层12被交替层叠的部分是内装区域13。
另外，元件主体3在其层叠方向Z(Z轴)的两端面具有外装区域11。外装区域11通过将比构成内装区域13的内侧电介质层10更厚的外侧电介质层层叠多层而形成。
此外，以下，有时将“内侧电介质层10”及“外侧电介质层”统一记载为“电介质层”。
构成内侧电介质层10及外装区域11的电介质层的材质也可以相同，也可以不同，没有特别限定，例如以ABO3等钙钛矿结构的电介质材料或铌酸碱系陶瓷为主成分而构成。
ABO3中，A为例如Ca、Ba、Sr等至少一种，B为Ti、Zr等至少一种。A/B的摩尔比没有特别限定，为0.980～1.020。
除此之外，作为副成分，可举出二氧化硅、氧化铝、氧化镁、碱金属化合物、碱土金属化合物、氧化锰、稀土元素氧化物、氧化钒等，但不限定于此。其含量也只要根据组成等适当决定即可。
此外，作为副成分，通过使用二氧化硅、氧化铝，可以降低烧成温度。另外，作为副成分，通过使用氧化镁、碱金属化合物、碱土金属化合物、氧化锰、稀土元素氧化物、氧化钒等，可以改善寿命。
本实施方式中，内侧电介质层10及外侧电介质层的层叠数只要根据用途等适当决定即可。
被交替层叠的一方的内部电极层12具有相对于在陶瓷烧结体4的Y轴方向第一端部的外侧形成的第一外部电极6的内侧进行电连接的引出部12A。另外，被交替层叠的另一方的内部电极层12具有相对于在陶瓷烧结体4的Y轴方向第二端部的外侧形成的第二外部电极8的内侧进行电连接的引出部12B。
内装区域13具有电容区域14和引出区域15A、15B。电容区域14是内部电极层12沿着层叠方向夹持内侧电介质层10而层叠的区域。引出区域15A是位于与外部电极6连接的内部电极层12的引出部12A之间的区域。引出区域15B是位于与外部电极8连接的内部电极层12的引出部12B之间的区域。
内部电极层12所含有的导电材料没有特别限定，可以使用Ni、Cu、Ag、Pd、Al、Pt等金属或它们的合金。作为Ni合金，优选为选自Mn、Cr、Co及Al的1种以上的元素和Ni的合金，合金中的Ni含量优选为95重量％以上。此外，Ni或Ni合金中也可以含有0.1重量％左右以下的P等各种微量成分。
内部电极层12也可以使用市售的电极用膏体形成，内部电极层12的厚度只要根据用途等适当决定即可。
如图2所示，在陶瓷烧结体4的X轴方向的两端面上具备覆盖元件主体3的内部电极层12的端部的绝缘层16。
本实施方式中，也可以在绝缘层16和内侧电介质层10的界面形成绝缘层16的构成成分的至少一者扩散至内侧电介质层10而成的反应相。通过在绝缘层16和内侧电介质层10的界面具有反应相，可以利用玻璃填埋元件主体3的侧面而最小限度地抑制界面的空隙率。由此，提高元件主体3的端面的绝缘性，且可提高耐电压性。另外，通过在电介质层10和绝缘层16的界面具有反应相，可以提高电介质层和绝缘层16的界面的粘结性。由此，可以抑制元件主体3和绝缘层16的脱层，提高其抗折强度。
对于反应相的认定，例如，对陶瓷烧结体的电介质层和绝缘层的界面进行Si元素的STEM-EDS分析，得到Si元素的映射数据，可将Si元素存在的部位认定为反应相。
另外，本实施方式中，由层叠方向(Z轴方向)上邻接的电介质层10夹持的内部电极层12的X轴方向端部从元件主体3的X轴方向端面即电介质层10的X轴方向端部向内侧以规定的引入距离凹陷。引入距离也可以在各内部电极层12不同，但其平均例如为0以上，优选为0.1～1μm。
此外，通过将形成绝缘层16之前的元件主体3的X轴方向端面利用滚筒研磨等进行研磨，也可以消除内部电极层12的X轴方向端部的引入。内部电极层12的X轴方向端部的引入根据例如形成内部电极层12的材料和形成电介质层10的材料的烧结收缩率的不同而形成。
本实施方式的绝缘层16一体地具有覆盖元件主体3的Y轴方向的端面的X轴方向的两端部的绝缘层延长部16a。另外，如图2B所示，外部电极6、8的X轴方向的两端部覆盖形成于元件主体3的Y轴方向的端面的绝缘层延长部16a的至少一部分。
本实施方式的绝缘层16的弹性模量为30GPa以上且100Gpa以下。
以往，对层叠陶瓷电容器施加较高的电压时，由于电介质层的电致伸缩，存在元件主体沿X轴方向变形的问题。另外，如图2C所示还存在如下问题：在将层叠陶瓷电容器通过焊接安装于印刷基板的情况下，当施加P2方向的挠曲所产生的力时，应力集中于层叠陶瓷电容器的角部。
与之相对，本实施方式的绝缘层16一体地具有覆盖元件主体3的Y轴方向的端面的X轴方向的两端部的绝缘层延长部16a，并且具有比电介质层低的规定的弹性模量。由此，可以抑制通过施加较高的电压而产生的电介质层的电致伸缩所引起的元件主体的X轴方向的变形，缓和向印刷基板传递的挠曲所产生的应力及电致伸缩所产生的应力。其结果，可以降低电致伸缩或挠曲引起的结构缺陷。
从上述观点来看，如图2B或图3所示，优选外部电极6、8覆盖绝缘层延长部16a及形成于X轴方向的端面的绝缘层16的Y轴方向的端部。
此外，与绝缘层16的弹性模量低于30GPa的情况相比，在绝缘层16的弹性模量为30GPa以上且100GPa以下的情况下，绝缘层16本身可承受绝缘层16的变形，成为降低绝缘层16的裂纹或剥离等的结构缺陷的倾向。
另外，与绝缘层16的弹性模量高于100GPa的情况相比，在绝缘层16的弹性模量为30GPa以上且100GPa以下的情况下，可充分缓和电致伸缩产生的应力，可发挥角部的裂纹防止的效果。
从上述观点来看，绝缘层16的弹性模量优选为40GPa～90GPa，更优选为50GPa～90GPa。
另外，如图2A所示，绝缘层16也可以具有将元件主体3中的Z轴方向的两端面的X轴方向的端部一部分覆盖的绝缘层延长部16a。再有，本实施方式中，图1所示的外部电极6、8的Z轴方向的两端部未从Z轴方向的两侧覆盖图2所示的绝缘层16的Y轴方向的两端部，但也可以以覆盖的方式构成。
绝缘层16的软化点优选为500℃～1000℃。由此，可以抑制前后工序中可产生的结构缺陷。从上述观点来看，绝缘层16的软化点更优选为500℃～900℃。
构成本实施方式的绝缘层16的成分只要满足上述的弹性模量，就没有特别限定，例如可举出陶瓷、铝、玻璃、钛或环氧树脂等，但优选以玻璃成分构成。通过利用玻璃成分构成绝缘层16，粘着强度良好。认为这是由于，在玻璃和元件主体3的界面上形成反应相，因此，玻璃和元件主体3的紧贴性比其它绝缘性物质优异。
此外，反应相是绝缘层的构成成分的至少一者扩散至电介质层而成的相。
作为玻璃成分，可举出SiO2系玻璃、Bi2O3系玻璃、ZnO系玻璃等。
通过利用绝缘层16包覆元件主体3的端面，不仅提高绝缘性，而且相对于来自外部的环境负荷，持久性、耐湿性增大。另外，由于绝缘层16包覆烧成后的陶瓷烧结体4的端面，因此，可以缩小侧间隙的宽度，且形成均匀的绝缘层16。
在绝缘层16中使用玻璃成分的情况下，密封性较高，因此，提高耐湿性。另外，在绝缘层16中使用树脂的情况下，具有弹性模量较小且易于应力缓和的优点。
此外，在绝缘层16中使用树脂的情况下，优选含有填料。
构成本实施方式的绝缘层16的玻璃成分没有特别限定，例如含有：SiO2、B2O3、BaO、SrO、Na等碱金属氧化物、ZnO、TiO2、Al2O3、CaO，但优选含有SiO2、Al2O3。由此，可以提高玻璃的耐镀敷性。
另外，优选本实施方式的绝缘层16分别含有低于5质量％的Bi2O3及Na2O。由此，可以提高耐镀敷性。从上述观点来看，更优选本实施方式的绝缘层16分别含有0～3质量％的Bi2O3及Na2O。
外部电极6、8的材质也没有特别限定，但可以使用Cu、Ag、Pd、Pt、Au或它们合金、导电性树脂等公知的导电材料。外部电极6、8的厚度只要根据用途等适当决定即可。
此外，图1中，X轴、Y轴及Z轴相互垂直，Z轴与内侧电介质层10及内部电极层12的层叠方向一致，Y轴与形成引出区域15A、15B(引出部12A、12B)的方向一致。
元件主体3的形状及大小只要根据目的或用途适当决定即可，但优选X轴方向的宽度W0为0.1mm～1.6mm，Y轴方向的长度L0为0.2mm～3.2mm，Z轴方向的高度H0为0.1mm～1.6mm。
根据下述的本实施方式的制造方法，与以往相比，可以提高取得电容。此时，在元件主体3的大小为上述大小的情况下，其效果更显著。从上述观点来看，就本实施方式的元件主体3的大小而言，更优选X轴方向的宽度W0为0.1mm～0.5mm，Y轴方向的长度L0为0.2mm～1.0mm，Z轴方向的高度H0为0.1mm～0.5mm。
本实施方式中，如图2A所示，将绝缘层16中沿着陶瓷烧结体4的宽度方向(X轴方向)从元件主体3的X轴方向的端面到绝缘层16的外面的区间设为间隙部。
本实施方式中，间隙部的X轴方向的宽度Wgap与沿着陶瓷烧结体4的宽度方向(X轴方向)从元件主体3的X轴方向的端面到绝缘层16的X轴方向的端面的尺寸一致，但宽度Wgap不需要沿着Z轴方向均匀，也可以稍微变动。宽度Wgap的平均优选为0.5μm～30μm，如果与元件主体3的宽度W0相比，则极小。本实施方式中，与以往相比，可以使宽度Wgap极小，而且，内部电极层12的引入长度充分小。因此，本实施方式中，可以得到小型同时较大电容的层叠电容器。
此外，元件主体3的宽度W0与内侧电介质层10的沿着X轴方向的宽度一致。
通过将Wgap设为上述的范围内，不易产生裂纹，并且即使陶瓷烧结体4更小型化，静电电容的降低也较少。
本实施方式中，如图3所示，绝缘层16的Y轴方向的两端部中，覆盖元件主体3的Y轴方向的两端面的X轴方向的两端部的绝缘层延长部16a一体地形成于绝缘层16。在将距元件主体3的X轴方向的端面的绝缘层延长部16a的沿着X轴方向的宽度设为W1的情况下，
W1/W0为1/30以上且低于3/8。
与W1/W0低于1/30的情况相比，在W1/W0为1/30以上的情况下，元件主体3的Y轴方向的端面被绝缘层16充分保护，因此，在成为外部电极6、8的一部分的金属膏体膜烧结后的镀敷工序中，可以充分防止镀液的侵入。实际上，在镀敷工序之后测定存在于外部电极6、8和陶瓷烧结体4的界面的镀敷成分的比例，结果判明可降低。
另外，与W1/W0为3/8以上的情况相比，在W1/W0低于3/8的情况下，在元件主体3的Y轴方向的端面上露出的内部电极层12的面积充分，因此，易于取得内部电极层12和外部电极6、8的导通，具有可抑制静电电容的不均匀的效果。
从上述观点来看，W1/W0更优选为1/20～1/3。
宽度W1可通过例如调节下述的绝缘层用膏体的X轴方向的厚度进行控制。
如图3所示，在将沿着元件主体3的端面的假想线与绝缘层延长部16a的缘端部的曲面的切线所成的角的角度设为θ1的情况下，本实施方式中，θ1优选为45°以下。在绝缘层延长部16a的缘端部的角度θ1为45°以下的情况下，在存在于Y轴方向的端面的绝缘层延长部16a的缘端部，应力不易集中，可以大幅防止以绝缘层16的缘端部为起点的裂纹。
从上述观点来看，θ1更优选为10°～40°。
θ1可通过例如调整下述的绝缘层用膏体的粘度或将绝缘层用膏体烧结于元件主体3时的烧结保持时间进行控制。
另外，如图3所示，在将距元件主体3的Y轴方向的端面的绝缘层16在Y轴方向的最大厚度设为Mf，且将距元件主体3的X轴方向的端面的绝缘层16在X轴方向的最大厚度设为Mt的情况下，Mf/Mt优选为0.5≦Mf/Mt≦2.0。由此，安装时的粘着强度良好。
与Mf/Mt低于0.5的情况相比，在Mf/Mt为0.5≦Mf/Mt≦2.0的情况下，Y轴方向的端面侧的包覆充分，不易产生电致伸缩产生的裂纹的影响。
与Mf/Mt大于2.0的情况相比，在Mf/Mt为0.5≦Mf/Mt≦2.0的情况下，安装时的焊料膏体良好，焊料和外部电极6、8的粘着强度良好。
从上述观点来看，Mf/Mt更优选为0.8～1.5。
Mf/Mt可通过例如调整下述的绝缘层用膏体向元件主体3的浸泡(dip)时间或浸泡次数等进行控制。
Mf优选为5μm～20μm。由此，可降低噪声。
如图3所示，在将从元件主体3的Y轴方向的端部到Mt的部分的沿着Y轴方向的长度设为α，且将距元件主体3的Y轴方向的端部的覆盖绝缘层16的外部电极6、8的沿着Y轴方向的包覆长度设为β的情况下，α/β优选为1/30≦α/β＜1。
与α/β比1/30小的情况相比，在1/30≦α/β＜1的情况下，外部电极6、8的包覆长度较短，可以降低覆盖外部电极6、8的镀敷的生长引起的短路的产生率。
另一方面，与α/β为1以上的情况相比，在1/30≦α/β＜1的情况下，外部电极6、8的包覆长度较长，可以使粘着强度良好。
另外，Mt/β优选为1/30～1/10。由此，可以使耐热冲击性及粘着强度良好。
陶瓷烧结体4的X轴方向的两侧的宽度Wgap也可以相互相同，也可以不同。另外，陶瓷烧结体4的X轴方向的两侧的宽度W1也可以相互相同，也可以不同。
另外，优选绝缘层16未较宽地覆盖图1所示的元件主体3的Y轴方向的两端面。这是由于，需要在元件主体3的Y轴方向的两端面上形成外部电极6、8且与内部电极12连接。
内侧电介质层10的厚度td和内部电极层12的厚度te的比没有特别限定，但td/te优选为2～0.5。另外，外装区域11的厚度to和元件主体3的高度H0的比没有特别限定，但to/H0优选为0.01～0.05。
层叠陶瓷电容器的制造方法
接着，具体地说明作为本发明的一个实施方式的层叠陶瓷电容器2的制造方法。
本实施方式所涉及的层叠陶瓷电容器2通过如下方式制造：通过使用了膏体的通常的印刷法或薄片法制作生坯芯片，对其烧成后，涂布绝缘层用膏体并进行烧结，对外部电极6、8进行印刷或转印并烧成。
首先，为了制造在烧成后构成图1所示的内侧电介质层10的内侧生片10a及构成外侧电介质层的外侧生片11a，准备内侧生片用膏体及外侧生片用膏体。
内侧生片用膏体及外侧生片用膏体通常由将陶瓷粉末和有机载体混炼而得到的有机溶剂系膏体或水系膏体构成。
作为陶瓷粉末的原料，可以从成为复合氧化物或氧化物的各种化合物、例如碳酸盐、硝酸盐、氢氧化物、有机金属化合物等适当选择并混合使用。本实施方式中，陶瓷粉末的原料制成平均粒径为0.45μm以下、优选为0.1～0.3μm左右的粉体使用。此外，为了使内侧生片极薄，优选使用比生片厚度更细的粉体。
有机载体是将粘合剂溶解于有机溶剂中的物质。有机载体所使用的粘合剂没有特别限定，只要从乙基纤维素、聚乙烯醇缩丁醛等通常的各种粘合剂适当选择即可。使用的有机溶剂也没有特别限定，只要从醇、丙酮、甲苯等各种有机溶剂适当选择即可。
另外，生片用膏体中，也可以根据需要含有选自各种分散剂、增塑剂、电介质、副成分化合物、玻璃粉、绝缘体等的添加物。
作为增塑剂，可例示邻苯二甲酸二丁酯、邻苯二甲酸二辛酯或邻苯二甲酸丁苄酯等邻苯二甲酸酯、己二酸、磷酸酯、二醇类等。
接着，为了制造在烧成后构成图1所示的内部电极层12A、12B的内部电极图案层12a，而准备内部电极层用膏体。内部电极层用膏体通过将由上述的各种导电性金属或合金构成的导电材料和上述的有机载体混炼而制备。
在使用Ni作为导电材料的情况下，也可以使用例如市售的使用CVD法、湿式化学还原法等制作的Ni的粉体。
在烧成后构成图1所示的外部电极6、8的外部电极用膏体只要与上述的内部电极层用膏体同样地制备即可。
使用上述中制备的内侧生片用膏体及内部电极层用膏体，如图4所示，将内侧生片10a和内部电极图案层12a交替层叠，制造内部层叠体13a。然后，在制造内部层叠体13a后，使用外侧生片用膏体形成外侧生片11a，且沿层叠方向加压，得到生坯层叠体。
此外，作为生坯层叠体的制造方法，除了上述以外，也可以在外侧生片11a上直接交替层叠规定数的内侧生片10a和内部电极图案层12a，并沿层叠方向进行加压，得到生坯层叠体。
具体而言，首先，通过刮刀法等，在作为支承体的载片(例如PET膜)上形成内侧生片10a。内侧生片10a在形成于载片上之后干燥。
接着，如图4所示，在内侧生片10a的表面上，使用内部电极层用膏体形成内部电极图案层12a，得到具有内部电极图案层12a的内侧生片10a。
此时，如图5Aa所示，在第n层上，在Y轴方向上形成内部电极图案层12a的间隙32，且形成X轴方向上连续的平坦的内部电极图案层12a。
接着，如图5Ab所示，在第n+1层上，也在Y轴方向上形成内部电极图案层12a的间隙32，且形成X轴方向上连续的平坦的内部电极图案层12a。此时，第n层和第n+1层内部电极图案层的间隙32以在作为层叠方向的Z轴方向上不重叠的方式形成。
这样，在将具有内部电极图案层12a的内侧生片10a层叠多层，制造内部层叠体13a之后，在内部层叠体13a的上下使用外侧生片用膏体，形成适当张数的外侧生片11a，沿层叠方向加压，得到生坯层叠体。
接着，沿着图5Aa、图5Ab、图6A、图6B的C1切断面及C2切断面，将生坯层叠体切断，得到生坯芯片。C1是与Y‐Z轴平面平行的切断面，C2是与Z-X轴平面平行的切断面。
如图5Aa所示，第n层中将内部电极图案层12a切断的C2切断面的两相邻的C2切断面将内部电极图案层12a的间隙32切断。另外，第n层中将内部电极图案层12a切断的C2切断面在第n+1层将内部电极图案层12a的间隙32切断。
通过这样的切断方法得到生坯芯片，由此，生坯芯片的第n层内部电极图案层12a在生坯芯片的C2切断面上成为在一切断面露出且在另一切断面不露出的结构。另外，生坯芯片的第n+1层内部电极图案层12a在生坯芯片的C2切断面上成为在内部电极图案层12a在第n层露出的一方的切断面上，内部电极图案层12a不露出，且在内部电极图案层12a在第n层不露出的一方的切断面上，内部电极图案层12a露出的结构。
另外，在生坯芯片的C1切断面上，成为内部电极图案层12a在所有的层露出的结构。
另外，作为内部电极图案层12a的形成方法，没有特别限定，除了印刷法、转印法以外，也可以通过蒸镀、溅射等薄膜形成方法形成。
另外，也可以在内部电极图案层12a的间隙32形成高度差吸收层20。通过形成高度差吸收层20，在生片10a的表面上内部电极图案层12a产生的高度差消失，有助于防止最终得到的陶瓷烧结体4的变形。
高度差吸收层20与例如内部电极图案层12a相同，通过印刷法等形成。高度差吸收层20含有与生片10a同样的陶瓷粉末和有机载体，但为了与生片10a不同而通过印刷形成，以易于印刷的方式进行制备。作为印刷法，可例示丝网印刷、凹版印刷等。
生坯芯片通过固化干燥将增塑剂除去而固化。固化干燥后的生坯芯片与介质及研磨液一起投入滚筒容器内，并利用水平离心滚筒机等进行滚筒研磨。滚筒研磨后的生坯芯片利用水净洗并干燥。通过对干燥后的生坯芯片进行脱粘合剂工序、烧成工序、根据需要进行的退火工序，得到元件主体3。
脱粘合剂工序只要设为公知的条件即可，例如，只要将保持温度设为200℃～400℃即可。
本实施方式中，烧成工序及退火工序在还原气氛中进行。其它烧成条件或退火条件只要设为公知的条件即可，例如，烧成的保持温度为1000℃～1300℃，退火的保持温度为500℃～1000℃。
脱粘合剂工序、烧成工序及退火工序也可以连续进行，也可以独立进行。
对于上述那样得到的元件主体3的Y轴方向的两端面及/或Z轴方向的两端面，根据需要通过例如滚筒研磨或喷砂等实施端面研磨。
接着，通过在上述元件主体3的X轴方向的两端面涂布绝缘层用膏体并进行烧结，形成绝缘层16，而得到图1及图2所示的陶瓷烧结体4。利用该绝缘层16，不仅提高绝缘性，而且耐湿性也良好。
在涂布绝缘层用膏体的情况下，膏体不仅涂布于元件主体3的X轴方向的两端部，而且还涂布于元件主体3的Y轴方向的两端面且X轴方向的两端部。另外，也可以涂布于元件主体3的Z轴方向的两端面且X轴方向的两端部。
在利用玻璃构成绝缘层的情况下，该绝缘层用膏体通过将例如上述的玻璃原料、以乙基纤维素为主成分的粘合剂、作为分散介质的萜品醇及丙酮利用混合机混炼而得到。
绝缘层用膏体对元件主体3的涂布方法没有特别限定，例如可举出浸泡、印刷、涂布、蒸镀、喷雾等，但从调整W1/W0或Mf/Mt的观点来看，优选通过浸泡涂布。
在元件主体3涂布绝缘层用膏体，进行干燥、脱粘合剂处理、烧结，得到陶瓷烧结体4。
涂布有绝缘层用膏体的元件主体3的烧结条件没有特别限定，例如在加湿N2或干燥N2的气氛中，以700℃～1300℃保持2分钟～60分钟并进行烧结。
在烧结时进行液状化的玻璃成分通过毛细管现象容易进入从内侧电介质层10的端部到内部电极层12的端部的空隙中。因此，利用绝缘层16可靠地填满上述空隙，不仅提高绝缘性，而且耐湿性也良好。
对于上述那样得到的陶瓷烧结体4的Y轴方向的两端面及/或Z轴方向的两端面，根据需要通过例如滚筒研磨或喷砂等实施端面研磨。
接着，对烧结了绝缘层16的陶瓷烧结体4的Y轴方向的两端面涂布外部电极用膏体并进行烧结，形成外部电极6、8。对于外部电极6、8的形成，也可以在绝缘层16的形成之前进行，也可以在绝缘层16的形成后进行，也可以与绝缘层16的形成同时进行，但优选在形成绝缘层16后进行。
另外，外部电极6、8的形成方法也没有特别限定，可以使用外部电极用膏体(金属膏体)的涂布/烧结、镀敷、蒸镀、溅射等适当的方法。
然后，也可以根据需要，在成为外部电极6、8的基底膜的金属膏体烧结膜的表面上，通过镀敷等形成包覆层而制成外部电极6、8。
这样制造的本实施方式的层叠陶瓷电容器2通过焊接等安装于印刷基板上等，并用于各种电子设备等。
以往，将电介质层的一部分设为间隙部，因此，生片的表面中、在烧成后成为间隙部的部分，形成未沿着X轴方向以规定间隔形成内部电极图案层的空白图案。
与之相对，本实施方式中，内部电极图案层沿着X轴方向连续形成，间隙部通过在元件主体上形成绝缘层而得到。因此，未形成用于形成间隙部的空白图案。因此，与现有的方法不同，在生片上形成平坦的内部电极图案层的膜。因此，生片的每单位面积的生坯芯片的取得个数比以往可增加。
另外，本实施方式中，与以往不同，只要在切断生坯层叠体时不考虑空白图案即可，因此，与以往相比，改善切断成品率。
另外，以往存在如下问题：当层叠生片时，空白图案部分的厚度比形成内部电极图案层的部分的厚度薄，在切断时，生坯芯片的切断面附近弯曲。另外，以往在内部电极图案层的空白图案部分附近形成鼓起，因此，在内部电极层产生凹凸，通过层叠这些电极层，内部电极或生片可能变形。与之相对，本实施方式中，未形成空白图案，也未形成内部电极图案层的鼓起。
另外，本实施方式中，内部电极图案层为平坦的膜，而未形成内部电极图案层的鼓起，且在间隙部附近，未产生内部电极图案层的渗出或磨擦，因此，可提高取得电容。元件主体越小，该效果越显著。
另外，以往，将电介质层的一部分设为间隙部，因此，易于产生X轴方向的层叠偏差及切断偏差，由此，产生静电电容的不均匀。与之相对，本实施方式中，未将电介质层的一部分设为间隙部，在切断后且烧结后的元件主体上形成绝缘层，减且将该绝缘层设为间隙部的一部分。由此，可以防止X轴方向的层叠偏差和切断偏差，可以抑制静电电容的不均匀。
另外，本实施方式中，通过在烧成后的元件主体3上烧结绝缘层用膏体，而在元件主体3上形成有绝缘层16。通过采用该结构，可以使电子部件的耐湿性良好，且提高热冲击及物理性的冲击等相对于外部环境变化的持久性。
以上，说明了本发明的实施方式，但本发明不限定于上述任何实施方式，可以在不脱离本发明宗旨的范围内进行各种改变。
例如，内部电极图案层12a不限定于图5Aa、图5Ab所示的图案，也可以如图5B所示，是具有格子状的内部电极图案层12a的间隙32的图案，虽然未图示，但也可以是矩形状的多个内部电极图案层以规定的间隔排列的图案。
另外，本发明的层叠电子部件不限定于层叠陶瓷电容器，可以适用于其它层叠电子部件。作为其它层叠电子部件，可例示电介质层经由内部电极而层叠的所有的电子部件、例如带通滤波器、芯片电感、层叠三端子滤波器、压电元件、片式热敏电阻、片式压敏电阻器、片式电阻器、其它表面安装(SMD)片式电子部件等。
实施例
以下，基于更详细的实施例说明本发明，但本发明不限定于这些实施例。
实施例1
如下所述，制作试样编号1～试样编号8的电容器试样(层叠陶瓷电容器2)，并进行镀液侵入的有无的确认及静电电容的不均匀的评价。
首先，将BaTiO3系陶瓷粉末：100重量份、聚乙烯醇缩丁醛树脂：10重量份、作为增塑剂的邻苯二甲酸二辛酯(DOP)：5重量份、作为溶剂的醇：100重量份，利用球磨机混合并膏体化，得到内侧生片用膏体。
另外，与上述分开，将Ni粒子44.6重量份、萜品醇：52重量份、乙基纤维素：3重量份、苯并***：0.4重量份，利用三辊混炼并浆料化，制作内部电极层用膏体。
使用上述中制作的内侧生片用膏体，在PET膜上以干燥后的厚度成为7μm的方式形成内侧生片10a。接着，在内侧生片10a上使用内部电极层用膏体，以规定图案印刷内部电极图案层12a之后，从PET膜剥离薄片，得到具有内部电极图案层12a的内侧生片10a。
如图4所示，层叠具有内部电极图案层12a的内侧生片10a，制造内部层叠体13a之后，对内部层叠体13a的上下使用外侧生片用膏体，形成适当张数的外侧生片11a，并沿层叠方向加压，得到生坯层叠体。外侧生片用膏体通过与内侧生片用膏体同样的方法得到。
接着，如图5Aa、图5Ab、图6A、图6B所示，将生坯层叠体沿着C1切断面及C2切断面切断，得到生坯芯片。
接着，对得到的生坯芯片按照下述条件进行脱粘合剂处理、烧成及退火，得到元件主体3。
脱粘合剂处理条件设为升温速度：60℃/小时、保持温度：260℃、温度保持时间：8小时、气氛：空气中。
烧成条件设为升温速度：200℃/小时、保持温度：1000℃～1200℃，且将温度保持时间设为2小时。冷却速度设为200℃/小时。此外，气氛气体设为加湿的N2+H2混合气体。
退火条件设为升温速度：200℃/小时、保持温度：500℃～1000℃、温度保持时间：2小时、冷却速度：200℃/小时、气氛气体：加湿的N2气。
此外，烧成及退火时的气氛气体的加湿中使用润湿剂。
对于每个试样编号1～试样编号8，在烧结后通过浸泡涂布成为弹性模量不同的绝缘层16的绝缘层用膏体。
绝缘层用膏体通过将玻璃粉末、以乙基纤维素为主成分的粘合剂、作为分散介质的萜品醇及丙酮利用混合机混炼而制备。
就绝缘层用膏体所含有的玻璃粉末的组成而言，以重量比计，SiO2：30重量％、BaO：15重量％、CaO：15重量％、SrO：20重量％、Na2O：6重量％、K2O：5重量％、剩余部分为微少成分。
在浸泡时，将元件主体3的下降时间设为一定(30秒)，并调整绝缘层用膏体的X轴方向的厚度，由此，控制绝缘层16的包覆长度W1。试样编号1～试样编号8的绝缘层用膏体的X轴方向的厚度如表1所示。
将绝缘层用膏体通过浸泡涂布于元件主体3的X轴方向的端面的整个面、Y轴方向的端面的X轴方向的端部和Z轴方向的端面的X轴方向的端部后，进行干燥，对得到的芯片使用皮带传送炉进行脱粘合剂处理及烧结，在元件主体3上形成绝缘层16，得到陶瓷烧结体4。绝缘层用膏体的干燥、脱粘合剂处理、烧结条件如以下。
干燥
温度：180℃
脱粘合剂处理
升温速度：1000℃/小时
保持温度：500℃
温度保持时间：0.25小时
气氛：空气中
烧结
升温速度：700℃/小时
保持温度：700℃～1000℃
温度保持时间：0.5小时
气氛：加湿的N2气
通过滚筒处理研磨得到的陶瓷烧结体4的Y轴方向的端面。
接着，将平均粒径0.4μm的球状的Cu粒子、片状的Cu粉的混合物100重量份、有机载体(将乙基纤维素树脂5重量份溶解于丁基卡必醇95重量份的载体)30重量份及丁基卡必醇6重量份进行混炼，得到膏体化的外部电极用膏体。
将得到的外部电极用膏体转印至陶瓷烧结体4的Y轴方向的端面，在N2气氛下以850℃烧结10分钟，形成外部电极6、8，在外部电极6、8表面上通过镀敷形成包覆层，得到层叠陶瓷电容器2。此外，得到的层叠陶瓷电容器2的外部电极6、8覆盖形成于元件主体3的Y轴方向的端面的绝缘层延长部16a的至少一部分。
如上述制造的电容器试样(层叠陶瓷电容器2)的大小为3.2×2.5×1.5mm，内侧电介质层10为10层。此外，内侧电介质层的厚度为5.0μm，内部电极层12的厚度约为1.2μm，间隙部的宽度Wgap约为20.0μm。
通过下述的方法测定或评价得到的电容器试样等。
＜W1/W0＞
电容器试样以将Z轴方向的主面朝下竖立的方式进行树脂填埋，将另一端面沿着层叠陶瓷电容器2的Z轴方向进行研磨，得到元件主体3的Z轴方向的长度成为1/2H0的研磨截面。接着，对该研磨截面进行离子研磨，除去研磨所产生的底切(undercut)。这样，得到观察用的截面。
接着，在截面上测定图2所示的元件主体的沿着X轴的宽度W0及绝缘层延长部的沿着X轴的宽度W1。宽度的测定中使用了数码显微镜(Keyence株式会社制造VHX显微镜)，并以200倍透镜进行观察及测定。此外，θ1的测定不限定于上述测定方法，只要是可以以1000倍～3000倍的倍率进行观察的设备即可。
对一个试样测定两个绝缘层16的W0，对于一个试样，在绝缘层16的角的4个部位测定W1。对30个电容器试样进行该作业，求得W1/W0的平均。将结果在表3中表示。但是，对绝缘层缺损的部位不进行计数。
＜镀液侵入的有无＞
形成成为外部电极6、8的基底膜的铜膏体烧结膜后，准备100个镀敷形成前的陶瓷烧结体4，将这些陶瓷烧结体4与直径1.2mm的钢球50ml一起投入容积150ml的旋转滚筒((株)山本镀金试验器制小型滚筒模型1-B)中，将Ni阳极、导电性阴极和滚筒浸渍于镍镀敷浴(瓦特浴)中，使该滚筒以0.2s-1(12rpm)旋转，在阳极、阴极间将电流密度5A/m2的电流通电240分钟，对形成有铜膏体烧结膜的陶瓷烧结体4实施电解镀Ni，形成膜厚约2μm的Ni被膜。
接着，使Sn阳极、导电性阴极、内有形成有上述铜膏体烧结膜和Ni被膜的陶瓷烧结体4的滚筒浸渍于Sn镀敷浴中，使该滚筒以0.2s-1旋转，在阳极、阴极间使电流密度2.5A/m2的电流通电600分钟，并对形成有铜膏体烧结膜和Ni被膜的陶瓷烧结体4实施电解镀Sn，形成膜厚约7μm的Sn被膜。
将这样得到的层叠陶瓷电容器2(电容器试样)从滚筒取出。然后，从100个电容器试样中随机取出10个，评价有无镀液向电容器试样的外部电极6、8的基底膜(铜膏体烧结膜)和陶瓷烧结体4的界面的浸入。即，对于电容器试样的与形成有外部电极6、8的端面(Y轴方向的端面)垂直的截面，通过EDX(Energy Depressive X-ray Analysis：能量色散X射线分析法)，在外部电极6、8和陶瓷烧结体4的界面上调查是否检测到Sn。将结果在表1中表示。表1所记载的数值表示在外部电极6、8和陶瓷烧结体4的界面检测到Sn的样品数相对于评价的样品数的比例。此外，将检测到2atm％以上的Sn的样品设为检测到Sn的样品。
＜静电电容的不均匀＞
使用LCR测量仪测定镀敷形成后的100个电容器试样(层叠陶瓷电容器2)的静电电容。此外，静电电容的测定以频率1kHz、0.5Vrms测定。将限定的静电电容(1μF)设为100％，将以百分比表示实际的静电电容值和限定的静电电容值的差的绝对值的平均值的数定义为静电电容的不均匀。将结果在表1中表示。
[表1]
表1
根据表1可确认到，在W1/W0超过1/50且低于5/12的情况下(试样编号3～试样编号6)，无镀液的侵入。
与之相对，可确认到，在W1/W0为1/50以下的情况下(试样编号1，试样编号2)，镀液侵入。
根据表1可确认到，与W1/W0为5/12以上的情况(试样编号7及试样编号8)相比，在W1/W0超过1/50且低于5/12的情况下(试样编号3～试样编号6)，静电电容的不均匀良好。
试样编号7及试样编号8中，W1/W0过大，因此，外部电极和内部电极层的接触面积狭窄，其结果，认为静电电容的不均匀变大。
实施例2
除了“绝缘层用膏体的组成”、“绝缘层用膏体的烧结的保持温度”、“绝缘层用膏体的烧结的最高温度下的保持时间”以外，与实施例1同样地制作试样编号11～试样编号18的电容器试样(层叠陶瓷电容器2)，并进行W1/W0的测定、镀液侵入的有无的确认、静电电容的不均匀的评价、缘端部的角度θ1的测定、耐热冲击试验后的角部裂纹产生率的评价。将结果在表2中表示。
此外，试样编号11～试样编号18的W1/W0的测定、镀液侵入的有无及静电电容的不均匀的评价与实施例1同样地进行。缘端部的角度θ1的测定、耐热冲击试验后的角部裂纹产生率的评价如下所述。
首先，试样编号11～试样编号18的“绝缘层用膏体”使用了烧结后成为相同弹性模量的绝缘层16的绝缘层用膏体。
另外，以该绝缘层用膏体的粘度成为表2所记载的粘度的方式，调整绝缘层用膏体中的α萜品醇的含量。
另外，通过将绝缘层用膏体的烧结时的保持温度设为700℃，且将烧结的最高温度下的保持时间调整成表2所记载的时间，而控制缘端部的绝缘层16的角度。
缘端部的角度θ1的测定方法及耐热冲击试验后的角部裂纹产生率的评价方法如以下所述。
＜缘端部的角度θ1＞
3个电容器试样以将Z轴方向的端面朝下竖立的方式进行树脂填埋，将另一方的主面沿着层叠陶瓷电容器2的Z轴方向进行研磨，得到元件主体3的Z轴方向的长度成为1/2H0的研磨截面。接着，对该研磨截面进行离子研磨，除去研磨所产生的底切。这样，得到观察用的截面。
接着，在截面上测定图3所示的绝缘层16的缘端部的角度θ1。对于1个电容器试样，在绝缘层16的角的4个部位测定W1。对30个电容器试样进行该作业，求得θ1的平均。将结果在表2中表示。但是，对绝缘层缺损的部位不进行计数。
此外，θ1的测定中使用数码显微镜(Keyence株式会社制造VHX显微镜)，以2000倍透镜进行观察并作为图像取出后，利用量角器测定角度。此外，θ1的测定不限定于上述的测定方法，只要是可以以1000倍～3000倍的倍率进行观察的设备即可。
＜耐热冲击性试验后的角部裂纹产生率＞
对电容器试样实施由下述(i)工序～(iv)工序构成的1个热处理循环。1个热处理循环由：(i)将基板及电容器试样在电容器试样的温度成为-55℃的温度条件的基础下保持30分钟的工序；(ii)在上述保持时间的10％的时间(3分钟)以内将电容器试样的温度升温至125℃的工序；(iii)在电容器试样的温度成为125℃的温度条件的基础下保持30分钟的工序；(iv)在上述保持时间的10％的时间(3分钟)以内将电容器试样的温度降温至-55℃的工序构成。
接着，对耐热冲击试验后的电容器试样的结构缺陷进行调查。利用实体显微镜，进行与上述的测定缘端部的角度θ1时同样的研磨截面的观察，分别求得20个电容器试样的角部的裂纹产生率。此外，裂纹也包含裂纹。此时，对在角部以外产生的裂纹不进行计数。
[表2]
表2
根据表2可确认到，与缘端部的角度θ1为50°以上的情况(试样编号17，试样编号18)相比，在缘端部的角度θ1低于50°的情况下(试样编号11～试样编号16)，耐热冲击试验后的角部裂纹产生率良好。
实施例3
除了使用绝缘层16的弹性模量如表3所记载的那样，膏体粘度为102Pa·s，且组成如表4那样的绝缘层用膏体，并将皮带传送炉进行的烧结保持时间设为7分钟以外，与实施例1同样地制作试样编号19～试样编号27的电容器试样(层叠陶瓷电容器2)，并进行弹性模量、缘端部的角度θ1及W1/W0的测定以及镀液侵入的有无的确认以及静电电容的不均匀及交流耐电压试验后的角部裂纹产生率的评价。将结果在表3中表示。
此外，试样编号19～试样编号27的缘端部的角度θ1及W1/W0的测定以及镀液侵入的有无的确认及静电电容的不均匀的评价与实施例1或实施例2同样地进行。弹性模量的测定方法和交流耐电压试验后的角部裂纹产生率的评价方法如以下所述。
＜弹性模量＞
弹性模量在通过纳米压痕对电容器试样的X轴方向的端面产生的压入深度试验中测定。将结果在表3中表示。具体的方法如以下所述。此外，压入试验装置中使用ENT-1100a(Elionix制造)。
(1)首先，在将电容器试样的X轴方向的端面朝上的状态下设置于样品台上，利用热蜡固定。
(2)然后，使金刚石压头位于电容器试样的X轴方向的端面的中央，在压入最大负载为500mN的测定条件进行压入试验。
＜交流耐电压试验后的角部裂纹产生率＞
通过进行交流耐电压试验，在电容器试样中产生电致伸缩，调查角部的裂纹的产生率。交流耐电压试验使用绝缘电阻计测定。在空气中，以升压速度30Vrms/sec施加50Hz的交流电压，测定开始放电的电压。接着，在绝缘破坏试验后调查有无角部的裂纹。根据与利用实体显微镜测定上述缘端部的角度θ1时同样的研磨截面的观察，求得角部的裂纹产生率。将结果在表3中表示。此外，对在角部以外产生的裂纹不进行计数。
[表3]
表3
[表4]
表4
根据表3可确认到，与弹性模量为25GPa以下的情况(试样编号19，试样编号20)及弹性模量为105GPa以上的情况(试样编号25～试样编号27)相比，在弹性模量超过25GPa且低于105GPa的情况下(试样编号21～试样编号24)，交流耐电压试验后的角部裂纹产生率良好。
实施例4
除了“绝缘层的弹性模量”及“涂布于元件主体的绝缘层用膏体的厚度”以外，与实施例1同样地制作试样编号28～试样编号36的电容器试样(层叠陶瓷电容器2)，并进行弹性模量、缘端部的角度θ1、W1/W0及Mf/Mt的测定以及粘着强度的评价。将结果在表5中表示。
此外，试样编号28～试样编号36的弹性模量、缘端部的角度θ1及W1/W0的测定与实施例1～实施例3同样地进行。Mf/Mt的测定及粘着强度的评价如下所述。
首先，试样编号28～试样编号36中使用了成为相同弹性模量的绝缘层16的绝缘层用膏体。
就“涂布于元件主体的绝缘层用膏体的厚度”而言，通过如表5所记载那样调整元件主体3的下降时间及次数，使绝缘层用膏体的厚度变化，并控制W1及Mf/Mt。
＜Mf/Mt＞
与缘端部的角度θ1的测定一样，得到观察用的截面。
接着，在截面上测定图3所示的Mf及Mt。对于一个电容器试样，在绝缘层16的角的4个部位求得Mf/Mt。对30个电容器试样进行该作业，并求得Mf/Mt的平均。将结果在表5中表示。但是，对绝缘层缺损的部位不进行计数。
此外，Mf及Mt的测定中使用数码显微镜(Keyence株式会社制造VHX显微镜)，以5000倍透镜进行观察及测定。
＜粘着强度＞
就粘着强度而言，如图7所示，在将电容器试样102安装于电路基板104的状态下，使超硬的加压夹具106以30mm/min的速度向电容器试样102的X轴方向的端面移动，利用加压夹具106，从箭头P1方向对电容器试样102加压。此时，根据在10N的负载下电容器试样102是否破坏，评价粘着强度。对100个电容器试样进行试验。将结果在表5中表示。作为评价基准，将粘着强度的不良率低于10％设为更良好，将10％以上且低于15％设为良好。此外，本实施例的电容器试样102的内部结构与图1所示的层叠陶瓷电容器2相同。
[表5]
表5
根据表5可确认到，与Mf/Mt为0.1的情况(试样编号29)或Mf/Mt为2.2以上的情况(试样编号35，试样编号36)相比，在Mf/Mt比0.1大且低于2.2的情况下(试样编号28，试样编号30～试样编号34)，粘着强度良好。
实施例5
除了使用绝缘层16的弹性模量如表6所记载那样的绝缘层用膏体，将烧结绝缘层用膏体时的保持温度设为700℃，且将绝缘层16设为玻璃以外，与实施例1同样地制作试样编号37。
另外，除了使用绝缘层16的弹性模量如表6所记载那样的树脂代替绝缘层用膏体，向元件主体3涂布树脂后，仅进行180℃的干燥，不进行脱粘合剂处理及烧结以外，与实施例1同样地制作试样编号38。此外，树脂含有填料。
另外，除了将绝缘层用膏体的成分代替成绝缘层16的弹性模量如表6所记载那样的陶瓷，且将烧结时的保持温度设为1000℃以外，与实施例1同样地制作试样编号39。
关于试样编号37～试样编号39，与实施例2～实施例4同样地评价耐热冲击试验后的角部裂纹产生率、交流耐电压试验后的角部裂纹产生率及粘着强度。并将结果在表6中表示。
[表6]
表6
根据表6可确认到，与绝缘层为树脂(含有填料)的情况(试样编号38)或绝缘层为陶瓷的情况(试样编号39)相比，在绝缘层为玻璃的情况下(试样编号37)，粘着强度良好。
产业上的可利用性
如以上所述，本发明所涉及的层叠电子部件作为大多以小型高电容使用的笔记本电脑或智能手机所使用的电子部件是有用的。

Claims (5)

1.一种层叠电子部件，其特征在于，
具备沿着第三轴的方向交替地层叠有与包含第一轴及第二轴的平面实质上平行的内部电极层和电介质层的元件主体，
在所述元件主体的所述第一轴的方向上相互相对的一对侧面上分别具备绝缘层，
在所述元件主体的所述第二轴的方向上相互相对的一对端面上分别具备与所述内部电极层电连接的外部电极，
所述绝缘层一体地具有覆盖所述元件主体的所述第二轴的方向上相互相对的端面的一部分的绝缘层延长部，
在将所述元件主体的沿着所述第一轴的宽度设为W0，
将形成于所述元件主体的所述第二轴方向的端面的所述绝缘层延长部的沿着所述第一轴的宽度设为W1的情况下，
W1/W0为1/30以上且低于3/8，
所述外部电极覆盖形成于所述元件主体的所述第二轴方向的端面的所述绝缘层延长部的至少一部分。
2.根据权利要求1所述的层叠电子部件，其特征在于，
沿着所述元件主体的所述第二轴的方向上相互相对的端面且平行于所述第一轴的假想线与形成于所述元件主体的所述第二轴方向的端面的所述绝缘层延长部的缘端部的曲面的切线所成的角的角度θ1为45°以下，所述切线是所述绝缘层延长部和所述第二轴的方向上相互相对的端面的交点上的曲面的切线。
3.根据权利要求1或2所述的层叠电子部件，其特征在于，
所述绝缘层的弹性模量为30GPa以上且100GPa以下。
4.根据权利要求1或2所述的层叠电子部件，其特征在于，
在将距所述元件主体的所述端面的所述绝缘层在所述第二轴方向的最大厚度设为Mf，
且将距所述元件主体的所述侧面的所述绝缘层在所述第一轴方向的最大厚度设为Mt的情况下，
Mf/Mt以0.5≦Mf/Mt≦2.0表示。
5.根据权利要求1或2所述的层叠电子部件，其特征在于，
所述绝缘层由玻璃成分构成。
CN201610827591.9A 2015-09-15 2016-09-14 层叠电子部件 Active CN106910630B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015182071A JP6406191B2 (ja) 2015-09-15 2015-09-15 積層電子部品
JP2015-182071 2015-09-15

Publications (2)

Publication Number Publication Date
CN106910630A CN106910630A (zh) 2017-06-30
CN106910630B true CN106910630B (zh) 2019-03-12

Family

ID=58237116

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610827591.9A Active CN106910630B (zh) 2015-09-15 2016-09-14 层叠电子部件

Country Status (3)

Country Link
US (1) US9870866B2 (zh)
JP (1) JP6406191B2 (zh)
CN (1) CN106910630B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6724321B2 (ja) * 2015-09-15 2020-07-15 Tdk株式会社 積層電子部品
US9997297B2 (en) * 2015-09-15 2018-06-12 Tdk Corporation Multilayer electronic component
JP6745700B2 (ja) * 2016-10-17 2020-08-26 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
KR101813407B1 (ko) * 2016-11-16 2017-12-28 삼성전기주식회사 복합 전자 부품 및 그 실장 기판
KR101963284B1 (ko) * 2017-02-15 2019-03-28 삼성전기주식회사 커패시터 부품 및 그 제조방법
JP7044534B2 (ja) * 2017-12-11 2022-03-30 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP6911749B2 (ja) * 2017-12-26 2021-07-28 株式会社豊田自動織機 蓄電装置
JP7128628B2 (ja) * 2018-01-30 2022-08-31 太陽誘電株式会社 積層圧電セラミック部品及び圧電デバイス
JP7431798B2 (ja) 2018-07-18 2024-02-15 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション バリスタパッシベーション層及びその製造方法
KR102653206B1 (ko) * 2018-08-16 2024-04-01 삼성전기주식회사 적층형 커패시터
JP2020167202A (ja) 2019-03-28 2020-10-08 株式会社村田製作所 積層セラミックコンデンサ
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
KR20190116144A (ko) * 2019-07-29 2019-10-14 삼성전기주식회사 적층형 전자 부품
JP7408975B2 (ja) * 2019-09-19 2024-01-09 Tdk株式会社 セラミック電子部品
JP2022170166A (ja) * 2021-04-28 2022-11-10 Tdk株式会社 電子部品
JP2023048283A (ja) * 2021-09-28 2023-04-07 Tdk株式会社 金属端子付き電子部品
WO2024095583A1 (ja) * 2022-11-04 2024-05-10 株式会社村田製作所 積層セラミックコンデンサ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035404A (zh) * 2011-08-29 2013-04-10 三星电机株式会社 多层陶瓷电子元件及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59193015A (ja) * 1983-04-15 1984-11-01 日本電気株式会社 積層セラミックコンデンサ
JPS61236110A (ja) * 1985-04-11 1986-10-21 株式会社村田製作所 積層セラミツクコンデンサ
US6965167B2 (en) * 2003-06-17 2005-11-15 Inpaq Technology Co., Ltd. Laminated chip electronic device and method of manufacturing the same
JP2008091400A (ja) * 2006-09-29 2008-04-17 Tdk Corp 積層セラミックコンデンサ及びその製造方法
JP2009170706A (ja) * 2008-01-17 2009-07-30 Taiyo Yuden Co Ltd 積層電子部品
JP5278476B2 (ja) * 2011-03-30 2013-09-04 Ｔｄｋ株式会社 積層コンデンサ
CN103597563B (zh) * 2011-06-15 2016-03-23 株式会社村田制作所 层叠陶瓷电子部件的制造方法
JP5799948B2 (ja) * 2012-02-03 2015-10-28 株式会社村田製作所 セラミック電子部品及びその製造方法
JP5806960B2 (ja) * 2012-03-22 2015-11-10 太陽誘電株式会社 積層コンデンサ及びその製造方法
US8934215B2 (en) * 2012-07-20 2015-01-13 Samsung Electro-Mechanics Co., Ltd Laminated chip electronic component, board for mounting the same, and packing unit thereof
KR101388690B1 (ko) * 2012-12-20 2014-04-24 삼성전기주식회사 적층 세라믹 전자부품
KR101444598B1 (ko) * 2013-05-13 2014-09-24 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
KR101434107B1 (ko) * 2013-07-17 2014-08-25 삼성전기주식회사 기판 내장용 적층 세라믹 커패시터, 그 제조 방법 및 임베디드 기판의 제조 방법
KR102122932B1 (ko) * 2013-08-08 2020-06-15 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
KR102076145B1 (ko) * 2013-08-09 2020-02-11 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판과 제조 방법
JP5920304B2 (ja) * 2013-09-25 2016-05-18 株式会社村田製作所 電子部品およびその製造方法
JP5920303B2 (ja) * 2013-09-25 2016-05-18 株式会社村田製作所 電子部品およびその製造方法
US9280456B2 (en) * 2013-11-12 2016-03-08 Micron Technology, Inc. Mapping between program states and data patterns
JP2015029158A (ja) * 2014-11-14 2015-02-12 株式会社村田製作所 積層セラミックコンデンサ
KR20160098780A (ko) * 2015-02-11 2016-08-19 삼성전기주식회사 전자부품 및 전자부품의 실장 기판

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035404A (zh) * 2011-08-29 2013-04-10 三星电机株式会社 多层陶瓷电子元件及其制备方法

Also Published As

Publication number Publication date
CN106910630A (zh) 2017-06-30
US20170076870A1 (en) 2017-03-16
JP2017059633A (ja) 2017-03-23
US9870866B2 (en) 2018-01-16
JP6406191B2 (ja) 2018-10-17

Similar Documents

Publication Publication Date Title
CN106910630B (zh) 层叠电子部件
CN107039178B (zh) 层叠电子部件
CN107068400B (zh) 层叠电子部件
CN106910627B (zh) 层叠电子部件
CN107026015B (zh) 层叠电子部件
CN106910628B (zh) 层叠电子部件
CN106024382B (zh) 层叠陶瓷电子部件
CN108231413B (zh) 层叠电子部件
CN106910629B (zh) 层叠电子部件
KR20200049661A (ko) 적층 세라믹 전자 부품
US9997297B2 (en) Multilayer electronic component
KR20200049659A (ko) 적층 세라믹 전자 부품
US11289272B2 (en) Multilayer ceramic electronic component
CN110310825B (zh) 层叠陶瓷电子部件
US10650966B2 (en) Multilayer ceramic electronic component
JP2011049351A (ja) 積層セラミックコンデンサ
CN108231410B (zh) 层叠电子部件
CN110310830A (zh) 层叠陶瓷电子部件
JP2019176131A (ja) 積層セラミック電子部品
CN115938801A (zh) 陶瓷电子部件
US20220028617A1 (en) Laminated ceramic electronic component
JP2020167368A (ja) 積層セラミック電子部品
JP2020167367A (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant