CN106887439A - 阵列基板及其制作方法、显示面板 - Google Patents

阵列基板及其制作方法、显示面板 Download PDF

Info

Publication number
CN106887439A
CN106887439A CN201710169661.0A CN201710169661A CN106887439A CN 106887439 A CN106887439 A CN 106887439A CN 201710169661 A CN201710169661 A CN 201710169661A CN 106887439 A CN106887439 A CN 106887439A
Authority
CN
China
Prior art keywords
layer
transistor
array base
electrode
base palte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710169661.0A
Other languages
English (en)
Inventor
金慧俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai AVIC Optoelectronics Co Ltd
Original Assignee
Shanghai AVIC Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai AVIC Optoelectronics Co Ltd filed Critical Shanghai AVIC Optoelectronics Co Ltd
Priority to CN201710169661.0A priority Critical patent/CN106887439A/zh
Publication of CN106887439A publication Critical patent/CN106887439A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请公开了一种阵列基板及其制作方法、显示面板，该阵列基板的制作方法包括：在衬底的一侧表面依次覆盖遮光材料层、第一绝缘层、半导体层和源漏金属层，并利用第一半色调掩模板曝光显影形成晶体管源极、晶体管漏极、有源层和遮光层；在晶体管源极和晶体管漏极上覆盖第二绝缘层，利用第二掩模板曝光显影形成贯穿第二绝缘层的第一通孔，且第一通孔暴露晶体管漏极；在第二绝缘层上依次覆盖电极材料层和栅极金属层，利用第三半色调掩模板曝光显影形成晶体管栅极、像素电极和公共电极，其中，像素电极覆盖第一通孔，像素电极通过第一通孔与晶体管漏极电连接。上述制作方法可以三次利用掩模板完成阵列基板的制作，降低了阵列基板的生产成本。

Description

阵列基板及其制作方法、显示面板
技术领域
本申请一般涉及显示技术领域，尤其涉及阵列基板及其制作方法、包括该阵列基板的显示面板。
背景技术
TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶体管液晶显示)具有亮度高、功耗低、寿命长等优点，发展多年来受到人们的广泛关注。特别是随着LCD在生活中的影响越来越大，市场需求份额激增，因此，如何降低LCD的生产成本成为发展的重点和研发的热点。
在TFT-LCD工艺中，阵列基板制作最为复杂。一般来说，TFT-LCD阵列基板需要在衬底上制备遮光层、晶体管栅极、栅极绝缘层、有源层、晶体管源极和晶体管漏极等多层结构。现有的阵列基板的制作通常需要四次利用掩模板曝光显影，进而刻蚀出每一层需要的图案。但是利用掩模板制备阵列基板的成本和复杂度都很高，并且利用掩模板的次数越多其制造成本就会越高，且产品质量越难保证。
发明内容
鉴于现有技术中的上述缺陷，本申请实施例提供一种阵列基板及其制作方法以及包括该阵列基板的显示面板，来解决以上背景技术部分提到的技术问题。
为了实现上述目的，第一方面，本申请实施例提供了一种阵列基板的制作方法，包括在衬底的一侧表面依次覆盖遮光材料层、第一绝缘层、半导体层和源漏金属层，并利用第一半色调掩模板曝光显影形成晶体管源极、晶体管漏极、有源层和遮光层，其中，晶体管源极和晶体管漏极位于源漏金属层，有源层位于半导体层，遮光层位于遮光材料层；在晶体管源极和晶体管漏极上覆盖第二绝缘层，利用第二掩模板曝光显影形成贯穿第二绝缘层的第一通孔，且第一通孔暴露晶体管漏极；在第二绝缘层上依次覆盖电极材料层和栅极金属层，利用第三半色调掩模板曝光显影形成晶体管栅极、像素电极和公共电极，其中，像素电极和公共电极在电极材料层交替排列，像素电极覆盖第一通孔，像素电极通过第一通孔与晶体管漏极电连接。
第二方面，本申请实施例还提供了一种阵列基板，包括：衬底；在衬底的一侧表面沿第一方向依次设置的遮光层、第一绝缘层、有源层以及源漏极层，其中，源漏极层包括晶体管源极和晶体管漏极，第一方向与衬底的表面垂直；在源漏极层上沿第一方向设置的第二绝缘层，第二绝缘层上形成有贯穿该第二绝缘层的第一通孔；在第二绝缘层上沿第一方向依次设置的电极层和栅极层，其中，电极层包括交替排列的像素电极和公共电极，且像素电极通过第一通孔与晶体管漏极电连接，栅极层包括晶体管栅极。
第三方面，本申请实施例还提供了一种显示面板，包括上述的阵列基板。
本申请实施例提供的阵列基板的制作方法，首先利用第一半色调掩模板在遮光材料层形成遮光层，在半导体层形成有源层，在源漏金属层形成有晶体管源极和晶体管漏极，而后利用第二掩模板在覆盖晶体管源极和晶体管漏极的第二绝缘层上形成暴露晶体管漏极的第一通孔，最后利用第三半色调掩模板在栅极金属层形成晶体管栅极，在电极材料层形成像素电极和公共电极，且像素电极覆盖第一通孔且与晶体管漏极电连接，从而实现了三次利用掩模板制作阵列基板，减少了阵列基板制作过程中使用掩模板的数目，降低了生产成本。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1示出了本申请的阵列基板的制作方法的一个实施例的流程图；
图2示出了利用本申请阵列基板的制作方法制作阵列基板过程中的第一截面结构示意图；
图3示出了利用本申请阵列基板的制作方法制作阵列基板过程中的第二截面结构示意图；
图4示出了利用本申请阵列基板的制作方法制作阵列基板过程中的第三截面结构示意图；
图5示出了利用本申请阵列基板的制作方法制作阵列基板过程中的第四截面结构示意图；
图6示出了利用本申请阵列基板的制作方法制作阵列基板过程中的第五截面结构示意图；
图7示出了利用本申请阵列基板的制作方法制作阵列基板过程中的第六截面结构示意图；
图8示出了利用本申请阵列基板的制作方法制作的阵列基板的平面结构示意图；
图9A示出了利用本申请阵列基板的制作方法制作阵列基板中数据线的过程中的第一结构示意图；
图9B示出了利用本申请阵列基板的制作方法制作阵列基板中数据线的过程中的第二结构示意图；
图9C示出了利用本申请阵列基板的制作方法制作阵列基板中数据线的过程中的第三结构示意图。
具体实施方式
下面结合附图和实施例对本申请的原理和特征作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
请参考图1，其为本申请的阵列基板的制作方法的一个实施例的流程图100。如图所示，本申请的阵列基板的制作方法，包括如下步骤：
步骤101，在衬底的一侧表面依次覆盖遮光材料层、第一绝缘层、半导体层和源漏金属层，并利用第一半色调掩模板曝光显影形成晶体管源极、晶体管漏极、有源层和遮光层。
在本实施例中，首先可以设置用于制作阵列基板的衬底，该衬底可以为玻璃衬底、石英衬底或有机材料制成的衬底等。之后可以在该衬底的一侧表面依次形成覆盖该衬底的遮光材料层、第一绝缘层、半导体层和源漏金属层。而后可以利用预先设置的第一半色调掩模板对上述形成的遮光材料层、第一绝缘层、半导体层和源漏金属层进行曝光显影处理，最后可以在上述源漏金属层刻蚀出晶体管源极和晶体管漏极，在半导体层刻蚀出有源层，在遮光材料层刻蚀出遮光层。
通常，可以在衬底上形成金属层来制备上述遮光材料层，或者形成金属层并对金属层进行黑化处理形成金属黑化物来制备上述遮光材料层。上述第一绝缘层可以为硅氮化物(SiNx)、硅氧化物(SiOx)等形成的绝缘层。上述半导体层可以为非晶相铟镓锌氧化物、氧化铟锌、氧化锌锡等半导体氧化物形成的半导体层，或者多晶硅、非晶硅等半导体层。上述第一绝缘层可以保证半导体层和遮光层之间相互绝缘，并且这里可以采用化学沉积等方法形成上述第一绝缘层，例如，在一定的压力和温度的条件下，由气体SiH4和N2O按一定的比例共同沉积形成硅氮化物绝缘层。
需要说明的是，上述阵列基板中晶体管源极、晶体管漏极、有源层和遮光层等的形成过程可以包括金属层和半导体层等的成膜、涂布光刻胶、曝光、显影、刻蚀、剥离光刻胶等一系列的工序。因涂布光刻胶、剥离光刻胶等工艺为本领域的常规手段，因此本申请在描述阵列基板制作过程时，不对涂布光刻胶、剥离光刻胶等过程进行具体的描述。本领域技术人员可以理解，未描述相关过程并不意味各实施例不存在或省略相关步骤。
在本实施例中，利用上述第一半色调掩模板可以对涂布在源漏金属层上的光刻胶进行曝光，在光刻胶上可以形成未曝光区、部分曝光区和完全曝光区，显影后，在未曝光区可以刻蚀出位于源漏金属层的晶体管源极和晶体管漏极，在部分曝光区可以刻蚀出位于半导体层的有源层，在完全曝光区可以完全刻蚀源漏金属层、半导体层、绝缘层和遮光材料层，最后在源漏金属层形成晶体管源极和晶体管漏极，在半导体层形成有源层，在遮光材料层形成遮光层。
步骤102，在晶体管源极和晶体管漏极上覆盖第二绝缘层，利用第二掩模板曝光显影形成贯穿第二绝缘层的第一通孔，且第一通孔暴露晶体管漏极。
在本实施例中，基于步骤101形成的结构，可以在其上继续覆盖第二绝缘层，该第二绝缘层可以覆盖暴露在外的晶体管源极、晶体管漏极、有源层等。而后可以利用第二掩模板曝光显影，形成贯穿该第二绝缘层的第一通孔，以使该第一通孔可以暴露出上述晶体管漏极。
通常，上述第二绝缘层也可以为硅氮化物(SiNx)、硅氧化物(SiOx)等形成的绝缘层。上述第二掩模板可以为普通掩模板，阵列基板中的像素电极可以通过上述形成的第一通孔与晶体管漏极电连接。
步骤103，在第二绝缘层上依次覆盖电极材料层和栅极金属层，利用第三半色调掩模板曝光显影形成晶体管栅极、像素电极和公共电极。
在本实施例中，在上述第二绝缘层上依次覆盖电极材料层和栅极金属层，且该电极材料层可以覆盖上述第一通孔。而后利用第三半色调掩模板曝光显影可以形成晶体管栅极、像素电极和公共电极。具体地，可以利用第三半色调掩模板曝光显影，在栅极金属层刻蚀出晶体管栅极，在电极材料层刻蚀出像素电极和公共电极，从而实现了一次利用第三半色调掩模板刻蚀出晶体管栅极、像素电极和公共电极。这里，形成在电极材料层的像素电极和公共电极可以交替排列，并且在像素电极和公共电极之间可以形成控制液晶偏转的电场。进一步地，上述形成的像素电极可以覆盖上述第一通孔，从而使得像素电极可以通过第一通孔与上述晶体管漏极电连接。需要说明的是，上述有源层、晶体管源极、晶体管漏极和晶体管栅极可以构成薄膜晶体管TFT，并且这里的薄膜晶体管TFT为顶栅结构的薄膜晶体管结构。
在本实施例的一些可选的实现方式中，在利用上述第三半色调掩模板曝光显影形成晶体管栅极、像素电极和公共电极的同时，还可以在电极材料层形成辅助栅极，上述晶体管栅极向衬底的正投影可以位于该辅助栅极向衬底的正投影内，且晶体管栅极与辅助栅极叠置接触，可见该辅助栅极与晶体管栅极并联电连接，这可以降低晶体管栅极的电阻，因此该辅助栅极可以降低因晶体管栅极电阻较大造成的信号衰减。
综上所述，本申请实施例提供的阵列基板的制作方法，首先利用第一半色调掩模板在遮光材料层形成遮光层，在半导体层形成有源层，在源漏金属层形成有晶体管源极和晶体管漏极，而后利用第二掩模板在覆盖晶体管源极和晶体管漏极的第二绝缘层上形成暴露晶体管漏极的第一通孔，最后利用第三半色调掩模板在栅极金属层形成晶体管栅极，在电极材料层形成像素电极和公共电极，且像素电极覆盖第一通孔且与晶体管漏极电连接，从而实现了三次利用掩模板制作阵列基板，减少了阵列基板制作过程中使用掩模板的数目，降低了生产成本。
下面结合本申请的阵列基板的制作方法的各中间态的截面结构示意图来具体描述阵列基板的制作工艺流程。
在本实施例中，预先设置阵列基板中的衬底210，之后在上述衬底210的一侧表面依次覆盖遮光材料层220、第一绝缘层230、半导体层240和源漏金属层250，形成如图2所示的结构，图2示出了利用本申请阵列基板的制作方法制作阵列基板过程中的第一截面结构示意图。而后利用第一半色调掩模板对如图2所示的结构进行曝光显影，在源漏金属层250刻蚀出晶体管源极201和晶体管漏极202，在半导体层240刻蚀出有源层203，在遮光材料层220刻蚀出遮光层204，形成如图3所示的结构，图3示出了利用本申请阵列基板的制作方法制作阵列基板过程中的第二截面结构示意图。可以理解的是，利用第一半色调掩模板在遮光材料层220上刻蚀遮光层204时，需要刻蚀覆盖在该遮光材料层220上的第一绝缘层230，如图3所示。
在本实施例中，在晶体管源极201和晶体管漏极202上覆盖第二绝缘层260，如图4所示，该第二绝缘层260可以覆盖暴露在外的晶体管源极201、晶体管漏极202、有源层203等。图4示出了利用本申请阵列基板的制作方法制作阵列基板过程中的第三截面结构示意图。而后利用第二掩模板曝光显影，刻蚀上述第二绝缘层260形成贯穿该第二绝缘层260的第一通孔CH1，如图5所示，该第一通孔CH1可以暴露出上述晶体管漏极202。图5示出了利用本申请阵列基板的制作方法制作阵列基板过程中的第四截面结构示意图。
在本实施例中，在第二绝缘层260上依次覆盖电极材料层270和栅极金属层280，如图6所示，上述电极材料层270可以通过上述第一通孔CH1与晶体管漏极202相接触。图6示出了利用本申请阵列基板的制作方法制作阵列基板过程中的第五截面结构示意图。而后利用第三半色调掩模板曝光显影，可以在上述栅极金属层280刻蚀出晶体管栅极205，在上述电极材料层270刻蚀出像素电极206和公共电极207，如图7所示，并且位于像素电极206和公共电极207上的栅极金属层280被刻蚀。图7示出了利用本申请阵列基板的制作方法制作阵列基板过程中的第六截面结构示意图。需要说明的是，在该阵列基板中像素电极206和公共电极207可以位于同一层且交替排列，以使像素电极206和公共电极207之间可以形成控制液晶偏转的电场。进一步地，上述像素电极206可以覆盖上述第一通孔CH1，如图7所示，因此像素电极206可以通过第一通孔CH1与晶体管漏极202电连接。
在本实施例的一些可选的实现方式中，在利用第三半色调掩模板在电极材料层270上刻蚀像素电极206和公共电极207时，还可以在该电极材料层270上刻蚀形成辅助栅极2051，如图7所示。上述晶体管栅极205向衬底210的正投影可以位于上述辅助栅极2051向衬底210的正投影内，上述晶体管栅极205可以与辅助栅极2051叠置，这时，栅极205与辅助栅极2051并联电连接，这可以减小晶体管栅极205的电阻值，可见该辅助栅极2051可以降低因晶体管栅极205电阻较大造成的信号衰减。
在本实施例的一些可选的实现方式中，阵列基板可以包括显示区(未示出)和用于设置封框胶的封框胶区(未示出)，该封框胶区可以环绕显示区。需要说明的是，上述晶体管栅极205、像素电极206和公共电极207可以设置在上述显示区内，这可以使得该阵列基板所在的显示面板在成盒时晶体管栅极205、像素电极206和公共电极207可以均位于盒内，避免了晶体管栅极205、像素电极206和公共电极207被外界的水、空气等腐蚀。
在本实施例的一些可选的实现方式中，上述阵列基板的制作方法还可以包括形成一保护层(未示出)，该保护层可以覆盖上述晶体管栅极205、像素电极206和公共电极207，该保护层可以保护晶体管栅极205、像素电极206和公共电极207，避免其被外界环境中的水、空气等腐蚀。
采用上述实施例提供的阵列基板的制作方法制备的阵列基板的平面结构可以如图8所示，上述图7可以为沿图8中阵列基板的虚线a的截面结构示意图。可选地，采用上述阵列基板的制作方法制备的阵列基板时还可以制备该阵列基板上的多条数据线。请参考图9A-图9C，图9A-图9C示出了利用上述阵列基板的制作方法制作阵列基板中数据线的各中间态的截面结构示意图。其中，图9A示出了利用本申请阵列基板的制作方法制作阵列基板中数据线的过程中的第一结构示意图，图9B示出了利用本申请阵列基板的制作方法制作阵列基板中数据线的过程中的第二结构示意图，图9C示出了利用本申请阵列基板的制作方法制作阵列基板中数据线的过程中的第三结构示意图，并且图9C可以为沿图8中的阵列基板的虚线b的截面结构示意图。
在本实现方式中，在利用上述第一半色调掩模板曝光显影形成如图3所示的晶体管源极201、晶体管漏极202、有源层203和遮光层204的同时，还可以在源漏金属层250形成多条数据线，并且上述遮光层204的图案可以与数据线、晶体管源极201和晶体管漏极202相对应，如图8所示。需要说明的是，上述每条数据线可以包括至少两条并列排布的子数据线208，如图8或图9A所示。并且在同一条数据线中相邻的子数据线208之间可以通过与之对应的连接线209电连接。需要说明的是，在利用第一半色调掩模板形成数据线时，不仅形成了多条子数据线208，还形成了与各子数据线208形状对应的遮光层204，如图8或图9A所示。因此，位于每条数据线下的遮光层204可以分为至少两段，降低了因与数据线对应的遮光层204过长导致的耦合干扰。
在本实现方式中，在利用上述第二掩模板曝光显影形成如图5所示的贯穿第二绝缘层260的第一通孔CH1时，还可以在第二绝缘层260上形成贯穿该第二绝缘层260的第二通孔CH2，如图8或图9B所示，各第二通孔CH2的位置与各子数据线208相对应，从而使得各第二通孔CH2可以暴露出对应的子数据线208。
在本实现方式中，在利用上述第三半色调掩模板曝光显影形成如图7所示的晶体管栅极205、像素电极206和公共电极207的同时，还可以在电极材料层形成多条连接线209，如图8或图9C所示。这里的连接线209可以与上述像素电极205和公共电极209位于同一层，并且每条连接线209的两端可以覆盖相邻子数据线208对应的两个第二通孔CH2，如图8或9C所示，可见相邻的子数据线208可以通过连接线209相互电连接。因此，任一数据线中的各子数据线208可以通过对应的连接线209相互电连接。
可选地，在利用上述第三半色调掩模板曝光显影形成位于电极材料层的连接线209的同时，还可以形成位于栅极金属层的多条第一走线2091。这里，每条第一走线2091可以与各连接线209一一对应，如图9C所示，并且各第一走线2091向衬底210的正投影可以位于对应的连接线209向衬底210的正投影内。上述栅极金属层和电极材料层叠置接触，因此上述第一走线2091可以与对应的连接线209相互电连接，并且第一走线2091与连接线209并联，可见第一走线2091可以减小连接线209的电阻。每条数据线可以包括多条通过连接线209电连接的子数据线208，因此第一走线2091可以减小各数据线的电阻，降低数据线上的信号衰减。
通常，上述阵列基板还可以包括多条扇出引线(未示出)，各扇出引线可以与数据线对应电连接，以使各扇出引线可以通过各与之电连接的数据线为各像素电极提供数据信号。这里，可以在利用第一半色调掩模板曝光显影形成上述晶体管源极、晶体管漏极、有源层和遮光层时，在源漏金属层形成上述扇出引线，可见该阵列基板中的各扇出引线可以均位于同一层。
或者，上述阵列基板可以包括位于不同层的第一扇出引线(未示出)和第二扇出引线(未示出)，并且第一扇出引线和第二扇出引线可以与对应的数据线电连接，用于通过对应的数据线为各像素电极提供数据信号。这里，可以在利用上述第一半色调掩模板曝光显影形成晶体管源极、晶体管漏极、有源层和遮光层时，在源漏金属层形成上述第一扇出引线，可以在利用第三半色调掩模板曝光显影形成晶体管栅极、像素电极和公共电极时，在栅极金属层形成上述第二扇出引线。本领域技术人员可以根据实际的需要在阵列基板中设置位于同一层的扇出引线或设置位于不同层的第一扇出引线和第二扇出引线。
可以理解的是，在上述阵列基板的制作过程中采用的刻蚀工艺可以是湿法刻蚀或者干法刻蚀。当采用湿法刻蚀时，可以针对阵列基板中形成各层的材料等的不同，采用不同的刻蚀液。当采用干法刻蚀时，可以针对阵列基板中形成各层的材料的不同，采用不同的刻蚀气体。本领域的技术人员可以理解，针对上述阵列基板种形成各层结构的材料等的不同，可以选择不同的刻蚀液或刻蚀气体，这里不再赘述。
综上所述，本申请提供的阵列基板的制作方法，可以利用第一半色调掩模板制备晶体管源极201、晶体管漏极202、有源层203以及遮光层204，利用第二掩模板制备用于电连接像素电极206和晶体管漏极202的第一通孔CH1，利用第三半色调掩模板制备晶体管栅极205、像素电极206和公共电极207，可见本申请的上述实施例提供的阵列基板的制作方法可以三次利用掩模板完成阵列基板的制作，降低了阵列基板的生产成本。
此外，本申请还提供了一种阵列基板，这里可以采用上述实施例提供的阵列基板的制作方法制备该阵列基板，该阵列基板的截面结构可以如图7所示，且该阵列基板的平面结构可以如图8所示。
在本实施例中，上述阵列基板至少可以包括衬底210、以及在该衬底210的一侧表面沿第一方向D1依次设置的遮光层204、第一绝缘层220、有源层203以及源漏极层，其中，源漏极层可以包括晶体管源极201和晶体管漏极202，第一方向D1与衬底210的表面垂直，如图7所示。阵列基板还可以包括在上述源漏极层上沿第一方向D1设置的第二绝缘层260，并且该第二绝缘层260上还可以形成有贯穿该第二绝缘层260的第一通孔CH1，如图7所示。阵列基板还可以包括在第二绝缘层260上沿第一方向D1依次设置的电极层和栅极层，其中，电极层可以包括交替排列的像素电极206和公共电极207，并且像素电极206可以通过上述第一通孔CH1与晶体管漏极202电连接，栅极层可以包括晶体管栅极205，如图7所示。
在本实施例的一些可选的实现方式中，上述阵列基板还可以包括辅助栅极2051，如图7所示，该辅助栅极2051可以位于上述电极层，即辅助栅极2051可以与上述像素电极206和公共电极207位于同一层。上述晶体管栅极205向衬底210的正投影可以位于辅助栅极2051向衬底210的正投影内。需要说明的是，上述辅助栅极2051与像素电极206和公共电极207电性绝缘，且辅助栅极2051可以与晶体管栅极205叠置接触，如图7所示，即辅助栅极2051可以与晶体管栅极205并联电连接，可见辅助栅极2051可以减小晶体管栅极205的电阻。
在本实施例的一些可选的实现方式中，上述阵列基板可以包括显示区和用于设置封框胶的封框胶区，并且封框胶区环绕显示区。上述晶体管栅极205、像素电极206和公共电极207可以位于上述显示区内。上述阵列基板所在的显示面板通过封框胶封装成盒时，上述晶体管栅极205、像素电极206和公共电极207可以位于盒内，避免晶体管栅极205、像素电极206和公共电极207被外界水、空气等腐蚀。
在本实施例的一些可选的实现方式中，上述阵列基板还可以包括保护层，该保护层可以覆盖上述晶体管栅极205、像素电极206和公共电极207。该保护层可以保护晶体管栅极205、像素电极206和公共电极207不被外界的水、空气等腐蚀。
在本实施例的一些可选的实现方式中，上述阵列基板还可以包括多条数据线。这里，数据线的截面结构可以如图9C所示，每条数据线可以包括至少两条并列排布的子数据线208，并且同一条数据线中的不同子数据线208可以通过连接线209电连接。需要说的是，各子数据线208可以位于上述源漏极层，即各子数据线208可以与上述第晶体管源极201和晶体管漏极202位于同一层。上述连接线209可以位于上述电极层，即各连接线209可以与上述像素电极206和公共电极207位于同一层。上述阵列基板还可以包括第二通孔CH2，各第二通孔CH2可以与子数据线208对应，且第二通孔CH2贯穿第二绝缘层260，如图9C所示，上述连接线209的两端可以覆盖相邻子数据线208对应的两个第二通孔CH2，以使同一数据线中相邻的子数据线208可以通过对应的第二通孔CH2分别与连接线209电连接。需要说明的是，位于各子数据线208下的遮光层204也被刻蚀成与各子数据线208对应的形状，因此位于每条数据线下的遮光层204可以分为至少两段，降低了因数据线对应的遮光层204过长导致的耦合干扰。
在本实施例的一些可选的实现方式中，上述阵列基板还可以包括与各连接线209一一对应的第一走线2091，如图9C所示，各第一走线2091位于上述栅极层，即该第一走线2091可以与晶体管栅极205位于同一层。上述第一走线2091向衬底210的正投影位于对应的连接线209向衬底210的正投影内，可见各第一走线2091可以与对应的连接线209并联，降低了各连接线2091的电阻，即降低了各数据线的电阻。
在本实施例的一些可选的实现方式中，上述阵列基板还可以包括多条扇出引线，各扇出引线可以与数据线电连接，用于通过对应的数据线为各像素电极提供数据信号，其中，多条扇出引线可以包括第一扇出引线和第二扇出引线。需要说明的是，第一扇出引线和第二扇出引线可以均位于上述源漏极层，或者第一扇出引线和第二扇出引线可以分别位于源漏极层和栅极层。
最后，本申请实施例还提供一种显示面板，包括上述实施例中的阵列基板。上述显示面板中阵列基板的具体结构和原理与上述实施例相同，这里不再赘述。需要说明的是，该显示面板可以使用在液晶电视、液晶显示器等显示装置中。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (17)

1.一种阵列基板的制作方法，其特征在于，包括：
在衬底的一侧表面依次覆盖遮光材料层、第一绝缘层、半导体层和源漏金属层，并利用第一半色调掩模板曝光显影形成晶体管源极、晶体管漏极、有源层和遮光层，其中，所述晶体管源极和晶体管漏极位于所述源漏金属层，所述有源层位于所述半导体层，所述遮光层位于所述遮光材料层；
在所述晶体管源极和晶体管漏极上覆盖第二绝缘层，利用第二掩模板曝光显影形成贯穿所述第二绝缘层的第一通孔，且所述第一通孔暴露所述晶体管漏极；
在所述第二绝缘层上依次覆盖电极材料层和栅极金属层，利用第三半色调掩模板曝光显影形成晶体管栅极、像素电极和公共电极，其中，所述像素电极和所述公共电极在所述电极材料层交替排列，所述像素电极覆盖所述第一通孔，所述像素电极通过所述第一通孔与所述晶体管漏极电连接。
2.根据权利要求1所述的制作方法，其特征在于，在利用所述第三半色调掩模板曝光显影形成所述晶体管栅极、像素电极和公共电极的同时，在所述电极材料层形成辅助栅极，其中，所述晶体管栅极向所述衬底的正投影位于所述辅助栅极向所述衬底的正投影内，且所述晶体管栅极与所述辅助栅极相互电连接。
3.根据权利要求2所述的制作方法，其特征在于，所述阵列基板包括显示区和用于设置封框胶的封框胶区，且所述封框胶区环绕所述显示区；
所述晶体管栅极、像素电极和公共电极位于所述显示区内。
4.根据权利要求2所述的制作方法，其特征在于，还包括：
在所述晶体管栅极、像素电极和公共电极上覆盖保护层。
5.根据权利要求1所述的制作方法，其特征在于，在利用所述第一半色调掩模板曝光显影形成所述晶体管源极、晶体管漏极、有源层和遮光层的同时，在所述源漏金属层形成多条数据线，并且所述遮光层的图案与所述数据线、晶体管源极和晶体管漏极相对应；
其中，每条所述数据线包括至少两条并列排布的子数据线，同一条所述数据线中相邻的所述子数据线之间通过与之对应的连接线电连接。
6.根据权利要求5所述的制作方法，其特征在于，在利用第二掩模板曝光显影形成贯穿所述第二绝缘层的第一通孔的同时，形成贯穿所述第二绝缘层的第二通孔，且所述第二通孔暴露所述子数据线；
在利用所述第三半色调掩模板曝光显影形成所述晶体管栅极、像素电极和公共电极的同时，形成位于所述电极材料层的多条所述连接线，其中，每条所述连接线的两端覆盖相邻子数据线对应的两个所述第二通孔，以使同一所述数据线中相邻的所述子数据线之间通过所述连接线电连接。
7.根据权利要求6所述的制作方法，其特征在于，在利用所述第三半色调掩模板曝光显影形成位于所述电极材料层的所述连接线的同时，形成位于所述栅极金属层的多条第一走线，其中，各所述第一走线与所述连接线一一对应，各所述第一走线向所述衬底的正投影位于对应的所述连接线向所述衬底的正投影内，且各所述第一走线与对应的所述连接线相互电连接。
8.根据权利要求5所述的制作方法，其特征在于，在利用所述第一半色调掩模板曝光显影形成所述晶体管源极、晶体管漏极、有源层和遮光层时，形成位于所述源漏金属层的扇出引线，其中，所述扇出引线与数据线电连接，用于通过所述数据线为各所述像素电极提供数据信号。
9.根据权利要求5所述的制作方法，其特征在于，在利用所述第一半色调掩模板曝光显影形成所述晶体管源极、晶体管漏极、有源层和遮光层的同时，形成位于所述源漏金属层的第一扇出引线；
在利用所述第三半色调掩模板曝光显影形成所述晶体管栅极、像素电极和公共电极的同时，形成位于所述栅极金属层的第二扇出引线；
其中，所述第一扇出引线和第二扇出引线与所述数据线电连接，用于通过所述数据线为各所述像素电极提供数据信号。
10.一种阵列基板，其特征在于，包括：
衬底；
在所述衬底的一侧表面沿第一方向依次设置的遮光层、第一绝缘层、有源层以及源漏极层，其中，所述源漏极层包括晶体管源极和晶体管漏极，所述第一方向与所述衬底的表面垂直；
在所述源漏极层上沿所述第一方向设置的第二绝缘层，所述第二绝缘层上形成有贯穿该第二绝缘层的第一通孔；
在所述第二绝缘层上沿所述第一方向依次设置的电极层和栅极层，其中，所述电极层包括交替排列的像素电极和公共电极，且所述像素电极通过所述第一通孔与所述晶体管漏极电连接，所述栅极层包括晶体管栅极。
11.根据权利要求10所述的阵列基板，其特征在于，所述阵列基板还包括辅助栅极，所述辅助栅极位于所述电极层，所述晶体管栅极向所述衬底的正投影位于所述辅助栅极向所述衬底的正投影内，所述辅助栅极与所述像素电极和所述公共电极电性绝缘，且所述辅助栅极与所述晶体管栅极相互电连接。
12.根据权利要求11所述的阵列基板，其特征在于，所述阵列基板包括显示区和用于设置封框胶的封框胶区，且所述封框胶区环绕所述显示区；
所述晶体管栅极、像素电极和公共电极位于所述显示区内。
13.根据权利要求10所述的阵列基板，其特征在于，所述阵列基板还包括保护层，所述保护层覆盖所述晶体管栅极、像素电极和公共电极。
14.根据权利要求10所述的阵列基板，其特征在于，所述阵列基板还包括：
多条数据线，每条所述数据线包括至少两条并列排布的子数据线，且同一条数据线中相邻的所述子数据线之间通过与之对应的连接线电连接，其中，所述子数据线位于所述源漏极层，所述连接线位于所述电极层；
第二通孔，所述第二通孔与所述子数据线对应，且所述第二通孔贯穿所述第二绝缘层，所述连接线的两端覆盖相邻子数据线对应的两个所述第二通孔，以使同一所述数据线中相邻的所述子数据线通过所述连接线电连接。
15.根据权利要求14所述的阵列基板，其特征在于，所述阵列基板还包括与各所述连接线一一对应的第一走线，各所述第一走线位于所述栅极层，且所述第一走线向所述衬底的正投影位于对应的所述连接线向所述衬底的正投影内。
16.根据权利要求14所述的阵列基板，其特征在于，所述阵列基板还包括多条扇出引线，各所述扇出引线与所述数据线电连接，用于通过所述数据线为各所述像素电极提供数据信号，其中，所述多条扇出引线包括第一扇出引线和第二扇出引线；
所述第一扇出引线和所述第二扇出引线均位于所述源漏极层，或者所述第一扇出引线和第二扇出引线分别位于所述源漏极层和所述栅极层。
17.一种显示面板，其特征在于，包括如权利要求10-16之一所述的阵列基板。
CN201710169661.0A 2017-03-21 2017-03-21 阵列基板及其制作方法、显示面板 Pending CN106887439A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710169661.0A CN106887439A (zh) 2017-03-21 2017-03-21 阵列基板及其制作方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710169661.0A CN106887439A (zh) 2017-03-21 2017-03-21 阵列基板及其制作方法、显示面板

Publications (1)

Publication Number Publication Date
CN106887439A true CN106887439A (zh) 2017-06-23

Family

ID=59181767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710169661.0A Pending CN106887439A (zh) 2017-03-21 2017-03-21 阵列基板及其制作方法、显示面板

Country Status (1)

Country Link
CN (1) CN106887439A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081737A (zh) * 2019-12-05 2020-04-28 深圳市华星光电半导体显示技术有限公司 一种阵列基板制备方法及阵列基板
CN111446266A (zh) * 2020-05-12 2020-07-24 武汉华星光电技术有限公司 显示面板和显示面板的制备方法
CN112445061A (zh) * 2020-09-15 2021-03-05 阿德文泰克全球有限公司 掩模板的定位点制作方法和掩模板
CN113611664A (zh) * 2021-07-30 2021-11-05 惠科股份有限公司 阵列基板的制备方法、阵列基板以及显示装置
CN113867043A (zh) * 2020-06-30 2021-12-31 京东方科技集团股份有限公司 发光基板及其制备方法、显示装置
CN115236907A (zh) * 2022-07-26 2022-10-25 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置和制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577085A (zh) * 2003-06-30 2005-02-09 Hoya株式会社 灰调掩模的制造方法和灰调掩模
CN101079429A (zh) * 2006-05-24 2007-11-28 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板及其制造方法
CN103715137A (zh) * 2013-12-26 2014-04-09 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104637955A (zh) * 2015-01-30 2015-05-20 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN105161499A (zh) * 2015-08-07 2015-12-16 京东方科技集团股份有限公司 一种显示基板及其制作方法和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577085A (zh) * 2003-06-30 2005-02-09 Hoya株式会社 灰调掩模的制造方法和灰调掩模
CN101079429A (zh) * 2006-05-24 2007-11-28 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板及其制造方法
CN103715137A (zh) * 2013-12-26 2014-04-09 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104637955A (zh) * 2015-01-30 2015-05-20 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN105161499A (zh) * 2015-08-07 2015-12-16 京东方科技集团股份有限公司 一种显示基板及其制作方法和显示装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081737A (zh) * 2019-12-05 2020-04-28 深圳市华星光电半导体显示技术有限公司 一种阵列基板制备方法及阵列基板
CN111446266A (zh) * 2020-05-12 2020-07-24 武汉华星光电技术有限公司 显示面板和显示面板的制备方法
CN111446266B (zh) * 2020-05-12 2022-08-23 武汉华星光电技术有限公司 显示面板和显示面板的制备方法
CN113867043A (zh) * 2020-06-30 2021-12-31 京东方科技集团股份有限公司 发光基板及其制备方法、显示装置
CN113867043B (zh) * 2020-06-30 2023-01-10 京东方科技集团股份有限公司 发光基板及其制备方法、显示装置
CN112445061A (zh) * 2020-09-15 2021-03-05 阿德文泰克全球有限公司 掩模板的定位点制作方法和掩模板
CN112445061B (zh) * 2020-09-15 2024-06-07 常州友机光显电子科技有限公司 掩模板的定位点制作方法和掩模板
CN113611664A (zh) * 2021-07-30 2021-11-05 惠科股份有限公司 阵列基板的制备方法、阵列基板以及显示装置
CN115236907A (zh) * 2022-07-26 2022-10-25 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置和制作方法
CN115236907B (zh) * 2022-07-26 2023-11-03 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置和制作方法

Similar Documents

Publication Publication Date Title
CN106887439A (zh) 阵列基板及其制作方法、显示面板
CN103149760B (zh) 薄膜晶体管阵列基板、制造方法及显示装置
CN106932990B (zh) 显示面板、显示装置及显示面板的制作方法
CN103299429B (zh) 有源矩阵基板及其制造方法以及显示面板
CN101267003B (zh) 薄膜晶体管、使用该薄膜晶体管的显示装置及其制造方法
CN102656698B (zh) 有源矩阵基板及其制造方法
CN1992293B (zh) 薄膜晶体管阵列基板***及其制造方法
CN105116655B (zh) 液晶显示面板、阵列基板及其制造方法
CN106292103A (zh) 一种阵列基板及其制作方法、显示面板、显示装置
CN108107637A (zh) 一种薄膜晶体管液晶显示器阵列基板及其制作方法
CN105655290B (zh) 液晶显示面板、阵列基板及其制造方法
CN106847830A (zh) 阵列基板及其制作方法、显示面板
CN103489877A (zh) 阵列基板及其制造方法和显示装置
CN107065347A (zh) 阵列基板、液晶显示面板及阵列基板的制作方法
CN104347641B (zh) 薄膜晶体管阵列基板
CN103151304A (zh) 显示面板的阵列基板及其制作方法
CN104808408B (zh) 一种coa基板、显示装置以及coa基板的制作方法
CN108054140A (zh) Ffs模式阵列基板及其制造方法
CN103033997B (zh) 显示装置及其制造方法
CN106653767A (zh) 一种阵列基板及其制作方法
CN101488479B (zh) 薄膜晶体管阵列基板及其制造方法
CN101477989B (zh) 薄膜晶体管基板及其制造方法
CN106935660A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN104020621B (zh) 一种阵列基板及其制备方法、显示装置
CN104362127A (zh) 薄膜晶体管基板的制作方法及制造设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170623