CN106887249A - 静态随机存取存储器及其操作方法 - Google Patents

Abstract

本发明公开了一种静态随机存取存储器以及对其进行操作的方法。所述静态随机存取存储器包括：锁存单元，连接在第一节点和第二节点之间；第一传输晶体管，其第一端连接到第一位线，第二端连接到所述第一节点，第一栅极连接到第一字线，第二栅极连接到第二字线；以及第二传输晶体管，其第一端连接到所述第二节点，第二端连接到第二位线，第一栅极连接到第一字线，第二栅极连接到第二字线。所述传输晶体管具有电子导电或空穴导电两种工作模式，可以通过调节第一字线和第二字线的电平选择所述传输晶体管电子导电或空穴导电的工作模式，并且控制所述传输晶体管在相应工作模式中导通或断开的状态。所述传输晶体管导通时驱动能力可调，断开时泄漏电流很低，从而降低锁存单元保持数据时的功耗。

Description

静态随机存取存储器及其操作方法

技术领域

本发明涉及半导体技术领域，具体涉及一种静态随机存取存储器(SRAM)及其操作方法。

背景技术

一直以来，半导体集成电路领域一直按照摩尔定律的规律不断发展。其中，随着技术的进步，SRAM中CMOS器件的特征尺寸已经从微米级缩小到了深亚微米级。然而，当器件缩小到纳米尺度之后，给SRAM带来了诸多严峻挑战，比如工艺复杂性提高、短沟特性退化、可靠性下降、泄露电流和功耗升高等。其中，器件中的短沟效应和各种泄露电流(及其导致的功耗)已经成为SRAM技术发展的重要障碍。通常，很难在SRAM存储器的设计中使容量、速度、面积和功耗等性能指标同时得到很好的优化并进而满足各种应用要求，功耗方面的性能限制，在某种程度上也使得SRAM中CMOS器件的进一步小型化变得越来越困难。同时，电池驱动的移动和可穿戴设备需求的增大等方面的发展也使得SRAM设计的功率需求变得越发重要。

SRAM中数据的存储、读取和写入很大程度上依赖于SRAM中的晶体管的相对驱动能力。举例来讲，在传统6管SRAM结构中，整个单元具有对称性，其中两个PMOS上拉管和两个NMOS下拉管构成双稳态电路，用来锁存一位数字信号，另外两个NMOS晶体管是传输晶体管，它们在对存储器进行读取或者写入操作时将SRAM与***电路进行连接或断开。为了保持读取操作稳定，应该使传输晶体管的驱动能力比下拉管弱，而为了保持写入操作稳定，应该使传输晶体管的驱动能力比上拉管强。因此，如何在不影响噪声容限的条件下尽量降低泄露电流并从而降低功耗并且同时满足读取操作和写入操作时驱动管驱动能力的限制，是SRAM设计中亟待解决的问题。

发明内容

为了解决现有技术中存在的上述问题，本发明提出了如下SRAM以及对其进行保持、读取和写入操作的方法。

根据本发明的一个方面，提供了一种SRAM。该SRAM包括：锁存单元，连接在第一节点和第二节点之间；第一传输晶体管，其第一端连接到第一位线，第二端连接到所述第一节点，第一栅极连接到第一字线，第二栅极连接到第二字线；以及第二传输晶体管，其第一端连接到所述第二节点，第二端连接到第二位线，第一栅极连接到第一字线，第二栅极连接到第二字线。

优选地，所述锁存单元包括：存储模块，包括第一存储晶体管和第二存储晶体管，所述第一存储晶体管的第一端连接到所述第一节点，控制端连接到所述第二节点，所述第二存储晶体管的第二端连接到所述第二节点，控制端连接到所述第一节点，所述第一存储晶体管的第二端和所述第二存储晶体管的第一端均接地。

优选地，所述锁存单元可包括：负载模块，包括第一负载晶体管和第二负载晶体管，所述第一负载晶体管的第一端连接到所述第一节点，控制端连接到所述第二节点，所述第二负载晶体管的第二端连接到所述第二节点，控制端连接到所述第一节点，所述第一负载晶体管的第二端和所述第二负载晶体管的第一端均接电源电压。

可替换地，所述锁存单元可包括：负载模块，包括第一电阻和第二电阻，所述第一电阻的第一端连接到所述第一节点，所述第二电阻的第二端连接到所述第二节点，所述第一电阻的第二端和所述第二电阻的第一端均接电源电压。

优选地，所述第一传输晶体管和所述第二传输晶体管的第一栅极分别用于选择第一传输晶体管和第二传输晶体管的工作模式，所述第一传输晶体管和所述第二传输晶体管的第二栅极分别用于在通过第一栅极选择的工作模式中控制第一传输晶体管和所述第二传输晶体管的导通和断开。

优选地，所述工作模式包括电子导电模式和空穴导电模式。

优选地，所述第一传输晶体管和所述第二传输晶体管的沟道材料是以下中的至少一个：碳纳米管、本征硅、低掺杂硅、石墨烯。

优选地，所述第一传输晶体管和所述第二传输晶体管的第一端和第二端的材料是金属硅化物等禁带中央金属化合物。

优选地，所述第一传输晶体管的第一端是源极和漏极中的一个，所述第一传输晶体管的第二端是源极和漏极中的另一个；所述第二传输晶体管的第一端是源极和漏极中的一个，所述第二传输晶体管的第二端是源极和漏极中的另一个。

优选地，所述第一存储晶体管的第一端是源极和漏极中的一个，所述第一存储晶体管的第二端是源极和漏极中的另一个；所述第二存储晶体管的第一端是源极和漏极中的一个，所述第二存储晶体管的第二端是源极和漏极中的另一个。

优选地，所述第一负载晶体管的第一端是源极和漏极中的一个，所述第一负载晶体管的第二端是源极和漏极中的另一个；所述第二负载晶体管的第一端是源极和漏极中的一个，所述第二负载晶体管的第二端是源极和漏极中的另一个。

优选地，所述第一存储晶体管和所述第二存储晶体管是NMOS晶体管。

优选地，所述第一负载晶体管和所述第二负载晶体管是PMOS晶体管。

优选地，通过调节第一字线和第二字线的电平，能够使得第一传输晶体管和第二传输晶体管断开或导通。

优选地，通过调节第一字线和第二字线的电平，能够使得第一传输晶体管和第二传输晶体管导通，并且使得所述第一传输晶体管的驱动能力弱于第一存储晶体管的驱动能力和/或第二传输晶体管的驱动能力弱于第二存储晶体管的驱动能力。

优选地，通过调节第一字线和第二字线的电平，能够使得第一传输晶体管和第二传输晶体管导通，并且使得所述第一传输晶体管的驱动能力强于第一负载晶体管的驱动能力和/或第二传输晶体管的驱动能力强于第二负载晶体管的驱动能力。

根据本发明的另一方面，提出了一种对上述SRAM进行保持操作的方法。所述方法包括：通过调节第一字线的电平，选择第一传输晶体管和第二传输晶体管的工作模式；根据第一传输晶体管和所述第二传输晶体管的工作模式，通过调节第二字线的电平，使所述第一传输晶体管和所述第二传输晶体管断开。

根据本发明的另一方面，提出了一种对上述SRAM进行读取操作的方法。所述方法包括：通过调节第一字线和第二字线的电平，使得第一传输晶体管和第二传输晶体管导通，并且使得所述第一传输晶体管的驱动能力弱于第一存储晶体管的驱动能力和/或第二传输晶体管的驱动能力弱于第二存储晶体管的驱动能力；以及通过调节第一位线和第二位线的电平，从所述锁存单元读取所存储的数据。

根据本发明的另一方面，提出了一种对上述SRAM进行写入操作的方法。所述方法包括：通过调节第一字线和第二字线的电平，使得第一传输晶体管和第二传输晶体管导通，并且使得所述第一传输晶体管的驱动能力强于第一负载晶体管的驱动能力和/或第二传输晶体管的驱动能力强于第二负载晶体管的驱动能力；以及通过调节第一位线和第二位线的电平，向所述锁存单元写入要存储的数据。

在本发明提出的SRAM及其操作方法中，在不增加SRAM中管子数量的情况下，通过使用驱动能力编程可调并且泄漏电流很低的传输晶体管(比如，可重构场效应晶体管)，不但能够降低SRAM单元保持数据时的泄漏电流并从而降低功耗，而且还通过对两条字线施加恰当的编程栅电压和控制栅电压来调节传输晶体管的驱动能力优化了SRAM的设计方案。

附图说明

图1示出了根据本发明的实施例的SRAM的结构示意图；

图2示出了一种示例性可重构场效应晶体管器件的结构示意图；

图3示出了一种示例性可重构场效应晶体管器件在施加电压工作时的电流特性图；

图4示出了根据本发明的实施例的一种对SRAM进行保持操作的方法的流程图；

图5示出了根据本发明的实施例的一种对SRAM进行读取操作的方法的流程图；

图6示出了根据本发明的实施例的一种对SRAM进行写入操作的方法的流程图；

图7示出了根据本发明的实施例的示例性6管SRAM的结构示意图；

图8A和图8B示出了对如图7所示的6管SRAM进行保持操作的施压情况示意图；

图9示出了对如图7所示的6管SRAM进行读取操作的施压情况示意图；

图10A和图10B示出了对如图7所示的6管SRAM进行写入操作的施压情况示意图。

具体实施方式

以下参考附图对本发明进行具体描述。

首先，图1示出了根据本发明的实施例的SRAM 100的结构示意图。所述SRAM 100包括锁存单元110、第一传输晶体管120-1(R1)和第二传输晶体管120-2(R2)。所述锁存单元110连接在第一节点A1和第二节点A2之间。所述第一传输晶体管120-1中，第一端连接到第一位线BL，第二端连接到所述第一节点A1，第一栅极连接到第一字线WL1，第二栅极连接到第二字线WL2。所述第二传输晶体管120-2中，第一端连接到所述第二节点A2，第二端连接到第二位线BLB，第一栅极连接到第一字线WL1，第二栅极连接到第二字线WL2。

所述锁存单元110包括存储模块。所述存储模块包括第一存储晶体管和第二存储晶体管。所述第一存储晶体管的第一端连接到所述第一节点A1，控制端连接到所述第二节点A2。所述第二存储晶体管的第二端连接到所述第二节点A2，控制端连接到所述第一节点A1。所述第一存储晶体管的第二端和所述第二存储晶体管的第一端均接地。

优选地，所述第一存储晶体管的第一端是源极和漏极中的一个，所述第一存储晶体管的第二端是源极和漏极中的另一个；所述第二存储晶体管的第一端是源极和漏极中的一个，所述第二存储晶体管的第二端是源极和漏极中的另一个。

优选地，所述第一存储晶体管和所述第二存储晶体管是NMOS晶体管。

在一些优选实施例中，所述锁存单元还可包括负载模块。所述负载模块包括第一负载晶体管和第二负载晶体管。所述第一负载晶体管的第一端连接到所述第一节点A1，控制端连接到所述第二节点A2。所述第二负载晶体管的第二端连接到所述第二节点A2，控制端连接到所述第一节点A1。所述第一负载晶体管的第二端和所述第二负载晶体管的第一端均接电源电压。

优选地，所述第一负载晶体管的第一端是源极和漏极中的一个，所述第一负载晶体管的第二端是源极和漏极中的另一个；所述第二负载晶体管的第一端是源极和漏极中的一个，所述第二负载晶体管的第二端是源极和漏极中的另一个。

优选地，所述第一负载晶体管和所述第二负载晶体管是PMOS晶体管。

在另一些优选实施例中，所述锁存单元可包括负载模块。所述负载模块包括第一电阻和第二电阻。所述第一电阻的第一端连接到所述第一节点A1，所述第二电阻的第二端连接到所述第二节点A2，所述第一电阻的第二端和所述第二电阻的第一端均接电源电压。

在本发明的实施例中，所述第一传输晶体管120-1和所述第二传输晶体管120-2的第一栅极分别用于选择第一传输晶体管120-1和第二传输晶体管120-2的工作模式。优选地，所述工作模式包括电子导电模式和空穴导电模式。

在本发明的实施例中，所述第一传输晶体管120-1和所述第二传输晶体管120-2的第二栅极分别用于在通过第一栅极选择的工作模式中控制第一传输晶体管120-1和所述第二传输晶体管120-2的导通和断开。优选地，通过调节第一字线WL1和第二字线WL2的电平，使得第一传输晶体管120-1和第二传输晶体管120-2断开或导通。

在本发明的实施例中，可以通过调节第一字线WL1和第二字线WL2的电平，使得第一传输晶体管120-1和第二传输晶体管120-2导通，并且使得所述第一传输晶体管120-1的驱动能力弱于第一存储晶体管的驱动能力和/或第二传输晶体管120-2的驱动能力弱于第二存储晶体管的驱动能力。

在本发明的实施例中，可以通过调节第一字线WL1和第二字线WL2的电平，使得第一传输晶体管120-1和第二传输晶体管120-2导通，并且使得所述第一传输晶体管120-1的驱动能力强于第一负载晶体管的驱动能力和/或第二传输晶体管120-2的驱动能力强于第二负载晶体管的驱动能力。

优选地，本发明的实施例中的第一传输晶体管120-1和所述第二传输晶体管120-2的沟道材料是以下中的至少一个：碳纳米管、本征硅、低掺杂硅、石墨烯。

优选地，本发明的实施例中的第一传输晶体管120-1和所述第二传输晶体管120-2的第一端和第二端的材料是禁带中央金属化合物，比如金属硅化物。金属硅化物电阻率低，并且金属硅化物的费米能级靠近硅的本征费米能级，有利于调节传输晶体管读取操作和写入操作时的驱动能力。

优选地，第一传输晶体管120-1的第一端是源极和漏极中的一个，所述第一传输晶体管120-1的第二端是源极和漏极中的另一个；所述第二传输晶体管120-2的第一端是源极和漏极中的一个，所述第二传输晶体管120-2的第二端是源极和漏极中的另一个。

优选地，本发明的实施例中的第一传输晶体管120-1和所述第二传输晶体管120-2是可重构场效应晶体管。图2示出了一种示例性可重构场效应晶体管器件的结构示意图。该结构采用金属-半导体-金属的异质纳米线结构，并且具有两个独立的栅极，编程栅和控制栅(对应于第一栅极和第二栅极)。编程栅(即第一栅极)用来选择晶体管工作在n型(电子导电)还是p型(空穴导电)的工作模式，控制栅(即第二栅极)控制进入晶体管沟道所需的电子或者空穴的注入，调节晶体管沟道的电导。可重构晶体管器件具有极低的泄露电流，并且驱动能力可以通过对控制栅和编程栅的编程调节。

图3示出了一种示例性可重构场效应晶体管器件在施加电压工作时的电流特性图。如图3所示，当编程栅压和漏源电压为正电压时，可重构场效应晶体管工作在n型(电子导电)的工作模式，关态泄漏电流极低。当编程栅压和漏源电压为负电压时，可重构场效应晶体管工作在p型(空穴导电)的工作模式，关态泄漏电流也极低。

以下描述对如图1所示的SRAM进行操作的方法。其中，图4示出了根据本发明的实施例的一种对SRAM进行保持操作的方法400的流程图。图5示出了根据本发明的实施例的一种对SRAM进行读取操作的方法500的流程图。图6示出了根据本发明的实施例的一种对SRAM进行写入操作的方法600的流程图。

在图4中，所述对SRAM进行保持操作的方法400开始于S410，其中通过调节第一字线WL1的电平，选择第一传输晶体管120-1和第二传输晶体管120-2的工作模式。然后，在S420中，根据第一传输晶体管120-1和所述第二传输晶体管120-2的工作模式，通过调节第二字线WL2的电平，使所述第一传输晶体管120-1和所述第二传输晶体管120-2断开。

在方法400中，通过将第一传输晶体管120-1和所述第二传输晶体管120-2断开，使得在锁存单元110中(亦即第一节点A1和第二节点A2处)存储的数据与外部隔离，从而得以保持。

在图5中，所述对SRAM进行读取操作的方法500开始于S510，其中通过调节第一字线WL1和第二字线WL2的电平，使得第一传输晶体管120-1和第二传输晶体管120-2导通，并且使得所述第一传输晶体管120-1的驱动能力弱于第一存储晶体管的驱动能力和/或第二传输晶体管120-2的驱动能力弱于第二存储晶体管的驱动能力。然后，在S520中，通过调节第一位线BL和第二位线BLB的电平，从所述锁存单元110读取所存储的数据。

在方法500中，通过将第一传输晶体管120-1和所述第二传输晶体管120-2导通，使得能够从锁存单元110中读取存储的数据。

在图6中，所述对SRAM进行写入操作的方法600开始于S610，其中通过调节第一字线WL1和第二字线WL2的电平，使得第一传输晶体管120-1和第二传输晶体管120-2导通，并且使得所述第一传输晶体管120-1的驱动能力强于第一负载晶体管的驱动能力和/或第二传输晶体管120-2的驱动能力强于第二负载晶体管的驱动能力。然后，在S620中，通过调节第一位线BL和第二位线BLB的电平，向所述锁存单元110写入要存储的数据。

在方法600中，通过将第一传输晶体管120-1和所述第二传输晶体管120-2导通，使得能够向锁存单元110中(亦即第一节点A1和第二节点A2处)写入要存储的数据。

为了更清楚的示出以上技术方案，下文在图7中示出了一种示例性的6管SRAM的结构示意图，并且在图8-10中结合图7中的SRAM结构对上述保持、读取、写入操作进行具体描述。

在图7中，所示出的六管SRAM结构包括六个晶体管、字线(WL1，WL2)和位线(BL，BLB)。6个晶体管包括两个负载晶体管(PMOS上拉管P1，P2)、两个存储晶体管(NMOS下拉管N1，N2)和两个传输晶体管(可重构场效应晶体管R1，R2)。其中P1、P2、N1和N2四个晶体管对应于图1中的锁存单元110，R1和R2对应于图1中的第一传输晶体管120-1和第二传输晶体管120-2，结点1和结点2对应于A1和A2。R1和R2均包括编程栅和控制栅(即第一栅极和第二栅极)，编程栅极连接到字线WL1，控制栅连接到字线WL2。整个SRAM具有对称性，其中P1和P2以及N1和N2构成双稳态电路，用来锁存一位数字信号。R1和R2由可重构场效应晶体管构成，它们在进行读取或者写入操作时将SRAM与***电路进行导通或断开。

如图8A和8B所示，当图7中的SRAM要保持数据时，对字线WL1和WL2施加恰当的编程栅电压和控制栅电压，从而确保传输晶体管处于关断状态。如图8A所示，当结点1处的电位为低电平“0”时，结点2处的电位就是高电平“1”，此时字线WL1接电源电压Vdd，字线WL2接地(Gnd)，从而使可重构场效应晶体管关断，降低作为传输晶体管的可重构场效应晶体管的泄露电流。如图8B所示，当结点1处的电位为高电平“1”时，结点2处的电位就是低电平“0”，此时字线WL1接地(Gnd)，字线WL2接电源电压Vdd，从而使可重构场效应晶体管关断，降低作为传输晶体管的可重构场效应晶体管的泄露电流。

如图9所示，当对图7中的SRAM进行读取操作时，对字线WL1和WL2施加恰当的编程栅电压和控制栅电压，从而确保传输晶体管导通，使所存储的数据传递到位线BL，所存储的数据的反信号传递到位线BLB，从而，***电路通过BL和BLB读取数据。在SRAM的读取操作中，字线(WL1和WL2)和位线(BL和BLB)同时接电源电压Vdd。如图9所示，结点1处的电压由于NMOS下拉管N1和传输晶体管R1的分压会从“0”电平升高至某一电位。为了避免存储数据的改变，应当通过对字线WL1和WL2施加恰当的编程栅电压和控制栅电压使传输晶体管R1和R2的驱动能力比下拉管N1和N2弱。

如图10A和10B所示，当对图7中的SRAM进行写入操作时，SRAM的***电路将电压传递到BL和BLB上作为输入，对字线WL1和WL2施加恰当的编程栅电压和控制栅电压从而确保传输晶体管导通，数据写入SRAM。在SRAM的写入操作中，两条字线WL1和WL2同时接电源电压Vdd，并且数据被驱动到位线上。如图10A所示，当结点1处的电位为低电平“0”时，结点2处的电位就是高电平“1”，结点2处的电压由于PMOS上拉管P2和传输晶体管R2的分压会从“1”电平下降至某一电位。为了加快存储数据的改变，应当通过对字线WL1和WL2施加恰当的编程栅电压和控制栅电压使传输晶体管R2的驱动能力比上拉管P2强。如图10B所示，同理可得通过对字线WL1和WL2施加恰当的编程栅电压和控制栅电压使传输晶体管R1的驱动能力比上拉管P1强。因此当对这种SRAM进行写入操作时，应当通过对字线WL1和WL2施加恰当的编程栅电压和控制栅电压使传输晶体管R1和R2的驱动能力比上拉管P1和P2强。

本发明中，“第一元件与第二元件连接”或类似描述可以指第一元件与第二元件直接连接，也可以指第一元件与第二元件通过其他元件或中间介质间接连接。

尽管以上已经结合本发明的优选实施例示出了本发明，但是本领域的技术人员将会理解，在不脱离本发明的精神和范围的情况下，可以对本发明进行各种修改、替换和改变。因此，本发明不应由上述实施例来限定，而应由所附权利要求及其等价物来限定。

Claims (20)

1.一种静态随机存取存储器，包括：

锁存单元，连接在第一节点和第二节点之间；

第一传输晶体管，其第一端连接到第一位线，第二端连接到所述第一节点，第一栅极连接到第一字线，第二栅极连接到第二字线；以及

第二传输晶体管，其第一端连接到所述第二节点，第二端连接到第二位线，第一栅极连接到第一字线，第二栅极连接到第二字线。

2.根据权利要求1所述的静态随机存取存储器，其中，所述锁存单元包括：

存储模块，包括第一存储晶体管和第二存储晶体管，所述第一存储晶体管的第一端连接到所述第一节点，控制端连接到所述第二节点，所述第二存储晶体管的第二端连接到所述第二节点，控制端连接到所述第一节点，所述第一存储晶体管的第二端和所述第二存储晶体管的第一端均接地。

3.根据权利要求2所述的静态随机存取存储器，其中，所述锁存单元还包括：

负载模块，包括第一负载晶体管和第二负载晶体管，所述第一负载晶体管的第一端连接到所述第一节点，控制端连接到所述第二节点，所述第二负载晶体管的第二端连接到所述第二节点，控制端连接到所述第一节点，所述第一负载晶体管的第二端和所述第二负载晶体管的第一端均接电源电压。

4.根据权利要求2所述的静态随机存取存储器，其中，所述锁存单元还包括：

负载模块，包括第一电阻和第二电阻，所述第一电阻的第一端连接到所述第一节点，所述第二电阻的第二端连接到所述第二节点，所述第一电阻的第二端和所述第二电阻的第一端均接电源电压。

5.根据权利要求1所述的静态随机存取存储器，其中，所述第一传输晶体管和所述第二传输晶体管的第一栅极分别用于选择第一传输晶体管和第二传输晶体管的工作模式，

所述第一传输晶体管和所述第二传输晶体管的第二栅极分别用于在通过第一栅极选择的工作模式中控制第一传输晶体管和所述第二传输晶体管的导通和断开。

6.根据权利要求1所述的静态随机存取存储器，其中，所述工作模式包括电子导电模式和空穴导电模式。

7.根据权利要求1所述的静态随机存取存储器，其中，所述第一传输晶体管和所述第二传输晶体管的沟道材料是以下中的至少一个：碳纳米管、本征硅、低掺杂硅、石墨烯。

8.根据权利要求1所述的静态随机存取存储器，其中，所述第一传输晶体管和所述第二传输晶体管的第一端和第二端的材料是禁带中央金属化合物。

9.根据权利要求8所述的静态随机存取存储器，其中，所述禁带中央金属化合物是金属硅化物。

10.根据权利要求1-9中的任一项所述的静态随机存取存储器，其中，

所述第一传输晶体管的第一端是源极和漏极中的一个，所述第一传输晶体管的第二端是源极和漏极中的另一个；

所述第二传输晶体管的第一端是源极和漏极中的一个，所述第二传输晶体管的第二端是源极和漏极中的另一个。

11.根据权利要求2-4中的任一项所述的静态随机存取存储器，其中，

所述第一存储晶体管的第一端是源极和漏极中的一个，所述第一存储晶体管的第二端是源极和漏极中的另一个；

所述第二存储晶体管的第一端是源极和漏极中的一个，所述第二存储晶体管的第二端是源极和漏极中的另一个。

12.根据权利要求3所述的静态随机存取存储器，其中，

所述第一负载晶体管的第一端是源极和漏极中的一个，所述第一负载晶体管的第二端是源极和漏极中的另一个；

所述第二负载晶体管的第一端是源极和漏极中的一个，所述第二负载晶体管的第二端是源极和漏极中的另一个。

13.根据权利要求2-4中的任一项所述的静态随机存取存储器，其中，

所述第一存储晶体管和所述第二存储晶体管是NMOS晶体管。

14.根据权利要求3所述的静态随机存取存储器，其中，

所述第一负载晶体管和所述第二负载晶体管是PMOS晶体管。

15.根据权利要求1所述的静态随机存取存储器，其中，

通过调节第一字线和第二字线的电平，能够使得第一传输晶体管和第二传输晶体管断开或导通。

16.根据权利要求2-4中的任一项所述的静态随机存取存储器，其中，

通过调节第一字线和第二字线的电平，能够使得第一传输晶体管和第二传输晶体管导通，并且使得所述第一传输晶体管的驱动能力弱于第一存储晶体管的驱动能力和/或第二传输晶体管的驱动能力弱于第二存储晶体管的驱动能力。

17.根据权利要求3所述的静态随机存取存储器，其中，

通过调节第一字线和第二字线的电平，能够使得第一传输晶体管和第二传输晶体管导通，并且使得所述第一传输晶体管的驱动能力强于第一负载晶体管的驱动能力和/或第二传输晶体管的驱动能力强于第二负载晶体管的驱动能力。

18.一种对根据权利要求1-17中的任一项所述的静态随机存取存储器进行保持操作的方法，包括：

通过调节第一字线的电平，选择第一传输晶体管和第二传输晶体管的工作模式；

根据第一传输晶体管和所述第二传输晶体管的工作模式，通过调节第二字线的电平，使所述第一传输晶体管和所述第二传输晶体管断开。

19.一种对根据权利要求1-17中的任一项所述的静态随机存取存储器进行读取操作的方法，包括：

通过调节第一字线和第二字线的电平，使得第一传输晶体管和第二传输晶体管导通，并且使得所述第一传输晶体管的驱动能力弱于第一存储晶体管的驱动能力和/或第二传输晶体管的驱动能力弱于第二存储晶体管的驱动能力；以及

通过调节第一位线和第二位线的电平，从所述锁存单元读取所存储的数据。

20.一种对根据权利要求1-17中的任一项所述的静态随机存取存储器进行写入操作的方法，包括：

通过调节第一字线和第二字线的电平，使得第一传输晶体管和第二传输晶体管导通，并且使得所述第一传输晶体管的驱动能力强于第一负载晶体管的驱动能力和/或第二传输晶体管的驱动能力强于第二负载晶体管的驱动能力；以及

通过调节第一位线和第二位线的电平，向所述锁存单元写入要存储的数据。