CN106856179A - 一种新型集成电路封装工艺 - Google Patents

一种新型集成电路封装工艺 Download PDF

Info

Publication number
CN106856179A
CN106856179A CN201710052236.3A CN201710052236A CN106856179A CN 106856179 A CN106856179 A CN 106856179A CN 201710052236 A CN201710052236 A CN 201710052236A CN 106856179 A CN106856179 A CN 106856179A
Authority
CN
China
Prior art keywords
copper
electrode
integrated circuit
metal
new type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710052236.3A
Other languages
English (en)
Inventor
何忠亮
郭秋卫
汪元元
朱争鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ACCELERATED PRINTED CIRCUIT INDUSTRIAL Co Ltd
Original Assignee
ACCELERATED PRINTED CIRCUIT INDUSTRIAL Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ACCELERATED PRINTED CIRCUIT INDUSTRIAL Co Ltd filed Critical ACCELERATED PRINTED CIRCUIT INDUSTRIAL Co Ltd
Priority to CN201710052236.3A priority Critical patent/CN106856179A/zh
Publication of CN106856179A publication Critical patent/CN106856179A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提出了一种新型自由平面无引脚封装的集成电路封装工艺过程包括:(1)在金属基板上涂覆感光材料;(2)感光材料图形转移,露出线路槽;(3)在图形化区金属基板露出部分镀底电极;(4)在底电极上继续镀铜层;(5)在铜层上镀顶电极;(6)去除剩余感光材料;(7)在铜层侧面修饰有机金属转化膜;(8)将芯片邦定在顶电极上并灌注封装树脂材料;(9)树脂固化成型后去除掉金属基板,露出底电极,完成封装。本发明可解决线宽设计,布线设计以及孤岛电极设计自由性的缺点,可显著增加集成电路封装I/O数,另外,通过顶电极和底电极之间的铜表面黑氧化或棕氧化,大大增强了与封装树脂材料的结合,提升封装散热能力与封装电路可靠性。

Description

一种新型集成电路封装工艺
技术领域
本发明涉及一种新型集成电路封装工艺,本发明属于电子技术领域。
背景技术
集成电路产业是信息化社会的基础性和先导性产业,集成电路封装测试是整个产业链中的重要一环,表面贴装技术(SMT)是目前广泛采用的中高端封装技术,也是许多先进封装技术的基础。
方形扁平无引脚封装(Quad Flat No-lead Package,QFN)技术是一种重要的集成电路封装工艺,具有表面贴装式封装,焊盘尺寸小、体积小、占有PCB区域小、元件厚度薄、非常低的阻抗、自感,可满足高速或者微波的应用等优点。由于底部中央的大面积裸露焊盘被焊接到PCB的散热焊盘上,使得QFN具有极佳的电和热性能。但缺点在于QFN中部向四周连续布线,线宽受限于铜厚、且难以设计孤岛电极,增加I/0数会带来的生产成本和可靠性问题,限制了芯片和PCB板的设计自由度。
发明内容
针对现有技术的不足,本发明提出了一种新型自由平面无引脚封装的集成电路封装工艺,其特征在于:工艺过程包括:(1)在金属基板上涂覆感光材料;(2)感光材料图形转移,露出线路槽;(3)在图形化区金属基板露出部分镀底电极;(4)在底电极上继续镀铜层;(5)在铜层上镀顶电极;(6)去除剩余感光材料;(7)在铜层侧面修饰有机金属转化膜;(8)将芯片邦定在顶电极上并灌注封装树脂材料;(9)树脂固化成型后去除掉金属基板,露出底电极,完成封装。
感光材料优选聚丙烯酸酯类的干膜、湿膜。
所述底电极为标准电极电势高于铜的金属材料,优选金、银、钯或其合金,顶电极为标准电极电势高于铜且易于焊接的金属,优选银、钯或其合金。
铜层侧面修饰有机金属转化膜优选采用棕氧化或黑氧化工艺在铜的表面反应来获取。
封装树脂材料优选环氧树脂。
所述金属基板为标准电极电势不高于铜的金属或者表面为镜面级不锈钢金属,标准电极电势不高于铜的金属优选铜、铁、铝或其合金,树脂固化成型后采用化学蚀刻方式去除,镜面级不锈钢金属表面粗糙度小于0.04,树脂固化成型后采用物理剥离方式去除。
本发明相比于目前的QFN封装工艺,保留了原有QFN的优势,同时解决线宽设计,布线设计以及孤岛电极设计自由性的缺点,可显著增加集成电路封装I/0数,另外,通过顶电极和底电极之间的铜表面黑氧化或棕氧化,大大增强了与封装树脂材料的结合,提升封装散热能力与封装电路可靠性。
附图说明
图1采用本发明侧面金属镀层结构示意图。1-金属基板;2-底电极;3-铜层;4-顶电极。
图2采用本发明工艺流程图。a-在金属基板上涂覆感光材料;b-在图形化获得线路槽;c-镀底电极;d-镀铜层;e-镀顶电极;f-去除剩余感光材料并在铜层侧面修饰有机金属转化膜;g-邦线;h-灌注封装树脂;i-去除掉金属基板。
具体实施方式
实施例1:
在铜基板上涂覆聚丙烯酸酯干膜,通过曝光图形转移,露出线路槽;在图形化区铜基板露出部分镀3μm银作为底电极,在银底电极上继续镀40μm铜层;在铜层上再镀3μm银作为顶电极,金属层侧面结构如图1所示。去除剩余聚丙烯酸酯干膜,将全部材料浸入硫酸-过氧化氢棕氧化溶液中使得铜表面生成有机金属转化膜,在芯片邦定在顶电极上后灌注环氧封装树脂材料,最后,将铜基板完全腐蚀掉露出银底电极完成封装。工艺流程如图2所示。
实施例2:
在铁基板上涂覆聚丙烯酸酯湿膜,通过曝光图形转移,露出线路槽;在图形化区铁基板露出部分镀2μm金作为底电极,在金底电极上继续镀50μm铜层;在铜层上再镀3μm银作为顶电极。去除剩余聚丙烯酸酯湿膜,将全部材料浸入硫酸-过氧化氢棕氧化溶液中使得顶电机和底电机之间铜层侧表面生成有机金属转化膜,在芯片邦定在顶电极上后灌注环氧封装树脂材料,最后,将铁基板完全腐蚀掉露出金底电极完成封装。
实施例3:
在铝基板上涂覆聚丙烯酸酯湿膜,通过曝光图形转移,露出线路槽;在图形化区铝基板露出部分镀2μm银作为底电极,在银底电极上继续镀45μm铜层;在铜层上再镀2μm银作为顶电极。去除剩余聚丙烯酸酯湿膜,将全部材料浸入氢氧化钠-亚硝酸钠-磷酸三钠黑氧化溶液中使得铜表面生成有机金属转化膜,在芯片邦定在顶电极上后灌注环氧封装树脂材料,最后,将铝基板完全腐蚀掉露出银底电极完成封装。
实施例4:
在镜面不锈钢基板上涂覆聚丙烯酸酯湿膜,通过曝光图形转移,露出线路槽;在图形化区不锈钢基板露出部分镀1μm金作为底电极,在金底电极上继续镀30μm铜层;在铜层上再镀1μm银作为顶电极。去除剩余聚丙烯酸酯湿膜,将全部材料浸入氢氧化钠-亚硝酸钠-磷酸三钠黑氧化溶液中使得铜表面生成有机金属转化膜,在芯片邦定在顶电极上后灌注环氧封装树脂材料,最后,将镜面不锈钢基板物理剥离露出金底电极完成封装。

Claims (6)

1.一种新型集成电路封装工艺,其特征在于:工艺过程包括:(1)在金属基板上涂覆感光材料;(2)感光材料图形转移,露出线路槽;(3)在图形化区金属基板露出部分镀底电极;(4)在底电极上继续镀铜层;(5)在铜层上镀顶电极;(6)去除剩余感光材料;(7)在铜层侧面修饰有机金属转化膜;(8)将芯片邦定在顶电极上并灌注封装树脂材料;(9)树脂固化成型后去除掉金属基板,露出底电极,完成封装。
2.根据权利要求1所述一种新型集成电路封装工艺,其特征在于:所述感光材料优选聚丙烯酸酯类的干膜、湿膜。
3.根据权利要求1所述一种新型集成电路封装工艺,其特征在于:所述底电极为标准电极电势高于铜的金属材料,优选金、银、钯或其合金,顶电极为标准电极电势高于铜且易于焊接的金属,优选银、钯或其合金。
4.根据权利要求1所述一种新型集成电路封装工艺,其特征在于:铜层侧面修饰有机金属转化膜优选采用棕氧化或黑氧化工艺在铜的表面反应来获取。
5.根据权利要求1所述一种新型集成电路封装工艺,其特征在于:封装树脂材料优选环氧树脂。
6.根据权利要求1所述一种新型集成电路封装工艺,其特征在于:所述金属基板为标准电极电势不高于铜的金属或者表面为镜面级不锈钢金属,标准电极电势不高于铜的金属优选铜、铁、铝或其合金,树脂固化成型后采用化学蚀刻方式去除,镜面级不锈钢金属表面粗糙度小于0.04,树脂固化成型后采用物理剥离方式去除。
CN201710052236.3A 2017-01-20 2017-01-20 一种新型集成电路封装工艺 Pending CN106856179A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710052236.3A CN106856179A (zh) 2017-01-20 2017-01-20 一种新型集成电路封装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710052236.3A CN106856179A (zh) 2017-01-20 2017-01-20 一种新型集成电路封装工艺

Publications (1)

Publication Number Publication Date
CN106856179A true CN106856179A (zh) 2017-06-16

Family

ID=59125115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710052236.3A Pending CN106856179A (zh) 2017-01-20 2017-01-20 一种新型集成电路封装工艺

Country Status (1)

Country Link
CN (1) CN106856179A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1538518A (zh) * 2003-04-16 2004-10-20 �¹������ҵ��ʽ���� 导体衬底,半导体器件及其制造方法
CN1599046A (zh) * 2004-08-09 2005-03-23 江苏长电科技股份有限公司 集成电路或分立元件超薄无脚封装工艺及其封装结构
CN1702846A (zh) * 2005-04-07 2005-11-30 江苏长电科技股份有限公司 新型集成电路或分立元件超薄无脚封装工艺及其封装结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1538518A (zh) * 2003-04-16 2004-10-20 �¹������ҵ��ʽ���� 导体衬底,半导体器件及其制造方法
CN1599046A (zh) * 2004-08-09 2005-03-23 江苏长电科技股份有限公司 集成电路或分立元件超薄无脚封装工艺及其封装结构
CN1702846A (zh) * 2005-04-07 2005-11-30 江苏长电科技股份有限公司 新型集成电路或分立元件超薄无脚封装工艺及其封装结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
潘江桥: "《航天电子互联技术》", 31 December 2015, 中国宇航出版社 *

Similar Documents

Publication Publication Date Title
CN103367300B (zh) 引线框、半导体装置以及引线框的制造方法
JP3947292B2 (ja) 樹脂封止型半導体装置の製造方法
JP5354376B2 (ja) 半導体装置および半導体装置の製造方法
CN102456648B (zh) 封装基板的制法
US20110057301A1 (en) Semiconductor package
WO2009026509A3 (en) Semiconductor package having buss-less substrate
JP2010238693A (ja) 半導体素子用基板の製造方法および半導体装置
TWI395526B (zh) 印刷電路板帶與印刷電路板盤
JP3983930B2 (ja) 回路部材の製造方法
CN107342354B (zh) 一种ic封装工艺
JP2014078658A (ja) 半導体パッケージ用基板、及びその製造方法
CN108807192A (zh) 一种ic封装工艺
US8878346B2 (en) Molded SiP package with reinforced solder columns
CN206907754U (zh) 一种ic封装用载板
CN106856179A (zh) 一种新型集成电路封装工艺
CN102646645B (zh) 封装结构及其制造方法
CN103887225A (zh) 基于铝合金引线框架的半导体器件及制备方法
CN104167400B (zh) 一种四边无引脚封装件及其封装工艺、制作工艺
JP5626402B2 (ja) 半導体装置、半導体装置の製造方法、およびシールド板
CN107068577A (zh) 一种新型集成电路封装工艺
CN100372084C (zh) 热增强型球栅阵列集成电路封装基板制造方法及封装基板
CN105206594A (zh) 单面蚀刻水滴凸点式封装结构及其工艺方法
CN109461663A (zh) 一种集成电路封装工艺
TWI387080B (zh) 四方扁平無引腳之半導體封裝結構及封裝方法
CN107146774A (zh) 一种ic封装用载板及其封装工艺

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170616