CN106849828B - 一种基于故障诊断的mosfet并联均流电路 - Google Patents

Abstract

一种基于故障诊断的MOSFET并联均流电路，包括主控单元和至少两路MOSFET并联支路，主控单元与每路MOSFET并联支路之间通过故障检测单元进行连接；每路MOSFET并联支路分别完成各支路的信号采集，主控单元根据采集的信号判断支路工作是否正常，分别为每个支路发送对应的驱动信号；故障检测单元根据接收的该路电流信号进行过流判断，根据过流判断结果、接收的驱动欠压信号以及驱动信号完整性检测信号确定最终输出的驱动信号；本发明中每个MOSFET并联支路有独立的驱动信号，独立的故障检测单元，可以检测支路电流、温度、门极驱动是否欠压和驱动信号是否完整。本发明在实现了并联支路均流的同时，还实现了对并联支路的故障检测，保证多个支路并联工作时可靠性更高。

Description

一种基于故障诊断的MOSFET并联均流电路

技术领域

本发明涉及电力电子技术领域，具体涉及一种包含故障检测单元的并联均流电路。

背景技术

并联均流电路主要应用于电机驱动器。目前的电机驱动器主要采用IGBT或者MOSFET作主要功率器件，MOSFET较IGBT有价格比较低廉、体积较小等优点，尤其在等功率低电压体系下，MOSFET较IGBT更容易通过并联方式实现低电压大电流的功率驱动方式。

多只MOSFET并联满足了大电流功率驱动的同时，并联支路的均流也尤为重要。现有的并联均流电路大部分是被动均流方式，即并联每个回路的驱动信号为共用，依据功率器件的自身调节特性和相应的电路达到均流效果，但由于功率器件自身参数及电路参数的差异性，会导致器件并联应用时出现电流分配不均的问题。并且当并联支路出现故障时，无法进行判断并及时隔离，严重时，会使有关的并联功率器件过载而损坏。

发明内容

本发明的技术解决问题是：克服现有技术的不足，提供了一种基于故障诊断的MOSFET并联均流电路。

本发明的技术解决方案是：一种基于故障诊断的MOSFET并联均流电路，包括主控单元和至少两路MOSFET并联支路，主控单元与每路MOSFET并联支路之间通过故障检测单元进行连接；

每路MOSFET并联支路中包括故障采集单元和包含MOSFET的驱动单元；每路MOSFET并联支路中的故障采集单元采集MOSFET工作时的温度以及MOSFET开通时通过的电流，将采集的上述信号以及驱动单元的驱动欠压信号发送至主控单元；将采集的上述除温度信号外的所有信号以及驱动单元的驱动欠压信号发送至故障检测单元；

主控单元采集每路故障检测单元发送的驱动信号完整性检测信号以及MOSFET并联支路发送的信号，并根据采集的信号判断每路MOSFET并联支路工作状态是否正常；根据判断结果，发送隔离驱动信号至对应不正常支路的故障检测单元，分别给所有正常MOSFET并联支路产生一致的驱动信号，结合采集的正常MOSFET并联支路的电流信号，分别对正常MOSFET并联支路的驱动信号电平宽度进行调整补偿，得到每路正常MOSFET并联支路的调节驱动信号并发送至对应的故障检测单元；

每路MOSFET并联支路对应的故障检测单元根据接收的该路电流信号进行过流判断，根据过流判断结果、接收的驱动欠压信号以及驱动信号完整性检测信号确定最终输出的驱动信号；所述的驱动信号完整性检测信号为根据主控单元发送的隔离驱动信号或者产生的一致的驱动信号与当前能够采集到的最终输出的驱动信号进行一致性判断后产生的信号，驱动信号完整性检测信号的初始值为高电平；

包含MOSFET的驱动单元根据接收的最终的驱动信号进行工作。

进一步的，所述的主控单元对正常MOSFET并联支路的驱动信号电平宽度进行调整补偿的步骤如下：

假设当前有m个MOSFET并联支路正常工作，m个并联支路电流分别为Ii(i＝1～m)，电流算术平均值为I，则Ii-I为每个并联支路电流与电流平均值的差值，因此，取-t*(Ii-I)/Ii为对每个并联支路驱动信号高电平调整的时间，t为驱动信号的周期；当Ii〉I时，应将该支路驱动信号高电平持续时间调整-t*(Ii-I)/Ii，即减小t*(Ii-I)/Ii，低电平持续时间增大t*(Ii-I)/Ii；当Ii<I时，应将该支路驱动信号高电平持续时间调整-t*(Ii-I)/Ii，即增大t*(I-Ii)/Ii，低电平持续时间减小t*(Ii-I)/Ii。

进一步的，所述的驱动信号完整性检测信号的确定步骤如下：

将主控单元发送的隔离驱动信号或者产生的一致的驱动信号与当前能够采集到的最终输出的驱动信号进行异或处理，当两个信号的不同时间超过阈值时间时，输出为高电平，再经非门输出低电平；否则，经非门输出高电平；经过非门输出的信号即为驱动信号完整性检测信号。

进一步的，所述的阈值时间为主控单元输出的隔离驱动信号或者产生的一致的驱动信号周期的4-6％。

进一步的，阈值时间通过在异或处理之后增加RC滤波电路进行调整。

进一步的，故障检测单元采用硬件的方式实现。

进一步的，主控单元根据采集的信号判断每路MOSFET并联支路工作状态是否正常的实现方式如下：

(1)判断采集到的某支路的驱动信号完整性检测信号是否为高电平，若为高电平，则执行步骤(2)，否则，认定该支路不正常；

(2)判断采集到的某支路的驱动欠压信号是否为高电平，若为高电平，则执行步骤(3)，否则，认定该支路不正常；

(3)判断存在几路MOSFET并联支路，当只存在2路MOSFET并联支路时，主控单元直接认定两路工作状态正常；当大于两路时，转步骤(3)；

(4)确定比较的电流基线，所述的电流基线为采集的所有支路的电流信号去除最大、最小两个值后的均值，转步骤(4)；

(5)将采集的所有支路的电流信号与确定的基线进行做差比较，当差值超过所选用MOSFET的额定电流的20％，认定该支路不正常，否则转步骤(5)；

(6)确定比较的温度基线，所述的电流基线为采集的所有支路的温度信号去除最大、最小两个值后的均值，转步骤(6)；

(7)将采集的所有支路的温度信号与确定的温度基线进行做差比较，当差值超过A时，认定该支路不正常，否则正常；A的范围为20度～50度。

进一步的，所述的故障检测单元的过流判断使用的阈值电流为所选用MOSFET的额定电流的90％。

本发明与现有技术相比有益效果为：

本发明中每个MOSFET并联支路有独立的驱动信号，独立的故障检测单元，可以检测支路电流、温度、门极驱动是否欠压和驱动信号是否完整。

本发明在实现了并联支路均流的同时，还实现了对并联支路的故障检测，保证多个支路并联工作时可靠性更高。

本发明针对故障采用了软、硬件分级故障处理机制，相对于硬件而言软件处理机制更严。针对紧急故障(体现为并联支路电流突然增大到一个预定值)，硬件直接进行隔离。针对非紧急故障，采取硬件、软件分级处理机制，主控芯片通过信号采样单元采集电流、温度和故障信号，通过电流、温度和故障信号综合进行判断以及预测并联支路工作状态，对有故障隐患的并联支路进行隔离。

本发明故障检测部分对驱动信号完整性进行了检测，驱动信号完整性判断在电力电子领域应用还较少。

附图说明

图1为本发明MOSFET并联支路原理图；

图2为本发明主控单元和一路故障检测单元示意图；

图3为本发明一个MOSFET并联支路对应的故障检测单元原理图；

图4为本发明驱动信号完整性检测阈值时间设定原理图。

具体实施方式

下面结合附图及实例对本发明做详细说明。

如图1所示，一种基于故障诊断的MOSFET并联均流电路，包括主控单元和至少两路MOSFET并联支路，主控单元与每路MOSFET并联支路之间通过故障检测单元进行连接；下面分别对每部分进行详细说明。

(一)MOSFET并联支路

每路MOSFET并联支路中包括故障采集单元和包含MOSFET的驱动单元；每路MOSFET并联支路中的故障采集单元采集MOSFET工作时的温度以及MOSFET开通时通过的电流，将采集的上述信号以及驱动单元的驱动欠压信号发送至主控单元；将采集的上述除温度信号外的所有信号以及驱动单元的驱动欠压信号发送至故障检测单元；

需要说明的是，驱动欠压信号在本例中由驱动芯片自主发出，正常工作时该信号为高，当门极驱动欠压时，该信号为低电平。若驱动单元中的驱动芯片不能自主发出该信号时，可以采用增加电路来测量门极驱动电压值并进行比较判断的方式获得该信号。

(二)主控单元

如图2所示，本例中主控单元包括信号采集单元、主控芯片DSP和调节单元。信号采集单元完成主控单元中的信号采集功能。主控芯片DSP根据采集的信号判断每路MOSFET并联支路工作状态是否正常；根据判断结果，发送隔离驱动信号至对应不正常支路的故障检测单元，分别给所有正常MOSFET并联支路产生一致的驱动信号；调节单元接收主控DSP信号产生的所有驱动信号，结合采集的正常MOSFET并联支路的电流信号，分别对正常MOSFET并联支路的驱动信号电平宽度进行调整补偿，得到每路正常MOSFET并联支路的调节驱动信号并发送至对应的故障检测单元。

1、主控芯片DSP

主控芯片DSP根据采集的信号判断每路MOSFET并联支路工作状态是否正常的实现方式如下：

(1)判断采集到的某支路的驱动信号完整性检测信号是否为高电平，若为高电平，则执行步骤(2)，否则，认定该支路不正常；

(2)判断采集到的某支路的驱动欠压信号是否为高电平，若为高电平，则执行步骤(3)，否则，认定该支路不正常；

(3)判断存在几路MOSFET并联支路，当只存在2路MOSFET并联支路时，主控单元直接认定两路工作状态正常；当大于两路时，转步骤(3)；

(4)确定比较的电流基线，所述的电流基线为采集的所有支路的电流信号去除最大、最小两个值后的均值，转步骤(4)；

(5)将采集的所有支路的电流信号与确定的基线进行做差比较，当差值超过所选用MOSFET的额定电流的20％，认定该支路不正常，否则转步骤(5)；

(6)确定比较的温度基线，所述的电流基线为采集的所有支路的温度信号去除最大、最小两个值后的均值，转步骤(6)；

(7)将采集的所有支路的温度信号与确定的温度基线进行做差比较，当差值超过A时(A的范围为20度～50度)，认定该支路不正常，否则正常。

2、调节单元

调节单元采集并联支路电流信号，运行均流算法对并联支路驱动信号的高电平宽度(高电平对应MOSFET开通时间)进行调整、补偿，达到各并联支路电流均流效果。

本例中调节单元采用CPLD硬件控制方式，各个并联支路的电流、故障输出信号、主控芯片DSP发出的驱动信号均输入调节单元，调节单元依据各个并联支路的电流来调整每个并联支路的MOSFET开通时间，包含以下步骤：

假设当前有m个支路正常工作(总故障输出信号为低电平或主控芯片DSP发出的驱动信号正常)，取m个正常工作的并联支路来进行调节，m个并联支路电流分别为Ii(i＝1～m)，电流算术平均值为I，则Ii-I为每个并联支路电流与电流平均值的差值，因此，取-t*(Ii-I)/Ii为对每个并联支路驱动信号高电平调整的时间，t为驱动信号的周期。当Ii〉I时，应将该支路驱动信号高电平持续时间调整-t*(Ii-I)/Ii，即减小t*(Ii-I)/Ii，低电平持续时间增大t*(Ii-I)/Ii；当Ii<I时，应将该支路驱动信号高电平持续时间调整-t*(Ii-I)/Ii，即增大t*(I-Ii)/Ii，低电平持续时间减小t*(Ii-I)/Ii。

(三)故障检测单元

每路MOSFET并联支路对应的故障检测单元根据接收的该路电流信号进行过流判断，根据过流判断结果、接收的驱动欠压信号以及驱动信号完整性检测信号确定最终输出的驱动信号；包含MOSFET的驱动单元根据接收的最终的驱动信号进行工作。

本例中的过流判断可以通过下述方式实现：每个并联支路通过电流传感器进行电流采样后，输出与电流相对应的电压，电压值与比较器设定的电压阈值(该阈值为所选用MOSFET的额定电流的90％对应的电压)进行比较，输出过流比较信号，若超过设定的阈值则过流比较信号为低电平，反之为高电平。

过流判断使用的阈值电流为所选用MOSFET的额定电流的90％。

上述驱动信号完整性检测信号为根据主控单元发送的隔离驱动信号或者产生的一致的驱动信号与当前能够采集到的最终输出的驱动信号进行一致性判断后产生的信号，驱动信号完整性检测信号的初始为高电平，具体为：

将主控单元发送的隔离驱动信号或者产生的一致的驱动信号与当前能够采集到的最终输出的驱动信号进行异或处理，当两个信号的不同时间超过阈值时间时，输出为高电平，再经非门输出低电平；否则，经非门输出高电平；经过非门输出的信号即为驱动信号完整性检测信号。

上述阈值时间为主控单元输出的隔离驱动信号或者产生的一致的驱动信号周期的4-6％，比较简单的实现方式，阈值时间通过在异或处理之后增加RC滤波电路进行调整。

如图4所示，根据RC电路的充电特性与逻辑非器件可识别的最低高电平选择关键性的控制允许信号不同时间的R、C的值。

假设驱动信号周期为100us，驱动信号完整性判断阈值时间取4us

RC电路的时间常数为τ＝RC，假设逻辑非器件可识别的最低高电平为2V，由RC电路的充电特性，当t等于0.9τ时，RC电路输出2V。即0.9τ＝4us

计算可得

τ＝RC＝4.44us

根据该公式来选取R、C值，比如：R＝2KΩ，C＝2.2nF。

如图3所示，过流比较信号、驱动欠压信号、驱动信号完整性检测信号，同时输入一个逻辑与门，输出信号为总故障输出信号。总故障输出信号送至信号输出单元使能端来控制调节单元输出的驱动信号的使能输出。过流比较信号、驱动欠压信号、驱动信号完整性检测信号中任意一种故障信号为低电平，总故障输出信号均为低电平，信号输出单元均禁止输出，从而实现相应并联支路的隔离。

本例中，信号输出单元包含一个电压转换器，可以将DSP发出的驱动信号(+3.3V)转换为驱动芯片所需的驱动信号(+5V)并输出，该芯片有一使能端，使能端接每个并联支路的总故障输出总信号。使能端输入为高电平时，DSP发出的驱动信号经过转换后输出；使能端输入为低电平时，信号禁止输出。

本发明未详细说明部分属于本领域技术人员公知常识。

Claims (8)

1.一种基于故障诊断的MOSFET并联均流电路，其特征在于：包括主控单元和至少两路MOSFET并联支路，主控单元与每路MOSFET并联支路之间通过故障检测单元进行连接；

每路MOSFET并联支路中包括故障采集单元和包含MOSFET的驱动单元；每路MOSFET并联支路中的故障采集单元采集MOSFET工作时的温度以及MOSFET开通时通过的电流，将采集的上述信号以及驱动单元的驱动欠压信号发送至主控单元；将采集的上述除温度信号外的所有信号以及驱动单元的驱动欠压信号发送至故障检测单元；

主控单元采集每路故障检测单元发送的驱动信号完整性检测信号以及MOSFET并联支路发送的信号，并根据采集的信号判断每路MOSFET并联支路工作状态是否正常；根据判断结果，发送隔离驱动信号至对应不正常支路的故障检测单元，分别给所有正常MOSFET并联支路产生一致的驱动信号，结合采集的正常MOSFET并联支路的电流信号，分别对正常MOSFET并联支路的驱动信号电平宽度进行调整补偿，得到每路正常MOSFET并联支路的调节驱动信号并发送至对应的故障检测单元；

每路MOSFET并联支路对应的故障检测单元根据接收的该路电流信号进行过流判断，根据过流判断结果、接收的驱动欠压信号以及驱动信号完整性检测信号确定最终输出的驱动信号；所述的驱动信号完整性检测信号为根据主控单元发送的隔离驱动信号或者产生的一致的驱动信号与当前能够采集到的最终输出的驱动信号进行一致性判断后产生的信号，驱动信号完整性检测信号的初始值为高电平；

包含MOSFET的驱动单元根据接收的最终的驱动信号进行工作。

2.根据权利要求1所述的电路，其特征在于：所述的主控单元对正常MOSFET并联支路的驱动信号电平宽度进行调整补偿的步骤如下：

假设当前有m个MOSFET并联支路正常工作，m个并联支路电流分别为Ii(i＝1～m)，电流算术平均值为I，则Ii-I为每个并联支路电流与电流平均值的差值，因此，取-t*(Ii-I)/Ii为对每个并联支路驱动信号高电平调整的时间，t为驱动信号的周期；当Ii〉I时，应将该支路驱动信号高电平持续时间调整-t*(Ii-I)/Ii，即减小t*(Ii-I)/Ii，低电平持续时间增大t*(Ii-I)/Ii；当Ii<I时，应将该支路驱动信号高电平持续时间调整-t*(Ii-I)/Ii，即增大t*(I-Ii)/Ii，低电平持续时间减小t*(Ii-I)/Ii。

3.根据权利要求1所述的电路，其特征在于：所述的驱动信号完整性检测信号的确定步骤如下：

将主控单元发送的隔离驱动信号或者产生的一致的驱动信号与当前能够采集到的最终输出的驱动信号进行异或处理，当两个信号的不同时间超过阈值时间时，输出为高电平，再经非门输出低电平；否则，经非门输出高电平；经过非门输出的信号即为驱动信号完整性检测信号。

4.根据权利要求3所述的电路，其特征在于：所述的阈值时间为主控单元输出的隔离驱动信号或者产生的一致的驱动信号周期的4-6％。

5.根据权利要求4所述的电路，其特征在于：阈值时间通过在异或处理之后增加RC滤波电路进行调整。

6.根据权利要求1所述的电路，其特征在于：故障检测单元采用硬件的方式实现。

7.根据权利要求1所述的电路，其特征在于：主控单元根据采集的信号判断每路MOSFET并联支路工作状态是否正常的实现方式如下：

(1)判断采集到的某支路的驱动信号完整性检测信号是否为高电平，若为高电平，则执行步骤(2)，否则，认定该支路不正常；

(2)判断采集到的某支路的驱动欠压信号是否为高电平，若为高电平，则执行步骤(3)，否则，认定该支路不正常；

(3)判断存在几路MOSFET并联支路，当只存在2路MOSFET并联支路时，主控单元直接认定两路工作状态正常；当大于两路时，转步骤(4)；

(4)确定比较的电流基线，所述的电流基线为采集的所有支路的电流信号去除最大、最小两个值后的均值，转步骤(5)；

(5)将采集的所有支路的电流信号与确定的基线进行做差比较，当差值超过所选用MOSFET的额定电流的20％，认定该支路不正常，否则转步骤(6)；

(6)确定比较的温度基线，所述的电流基线为采集的所有支路的温度信号去除最大、最小两个值后的均值，转步骤(7)；

(7)将采集的所有支路的温度信号与确定的温度基线进行做差比较，当差值超过A时，认定该支路不正常，否则正常；A的范围为20度～50度。

8.根据权利要求1所述的电路，其特征在于：所述的故障检测单元的过流判断使用的阈值电流为所选用MOSFET的额定电流的90％。