CN106847699B - 基于Ga2O3材料的帽层复合双栅NMOSFET及其制备方法 - Google Patents
基于Ga2O3材料的帽层复合双栅NMOSFET及其制备方法 Download PDFInfo
- Publication number
- CN106847699B CN106847699B CN201611123674.6A CN201611123674A CN106847699B CN 106847699 B CN106847699 B CN 106847699B CN 201611123674 A CN201611123674 A CN 201611123674A CN 106847699 B CN106847699 B CN 106847699B
- Authority
- CN
- China
- Prior art keywords
- forming
- gate dielectric
- dielectric layer
- gate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000463 material Substances 0.000 title claims abstract description 63
- 239000002131 composite material Substances 0.000 title claims abstract description 49
- 238000002360 preparation method Methods 0.000 title claims description 17
- 238000000034 method Methods 0.000 claims abstract description 75
- 238000004544 sputter deposition Methods 0.000 claims abstract description 43
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000005468 ion implantation Methods 0.000 claims abstract description 20
- 238000001451 molecular beam epitaxy Methods 0.000 claims abstract description 10
- 238000001312 dry etching Methods 0.000 claims abstract description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 34
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 27
- 229910052786 argon Inorganic materials 0.000 claims description 17
- 239000007789 gas Substances 0.000 claims description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 15
- 239000001301 oxygen Substances 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 15
- 239000013077 target material Substances 0.000 claims description 14
- 238000000231 atomic layer deposition Methods 0.000 claims description 11
- 238000005477 sputtering target Methods 0.000 claims description 10
- 229910052594 sapphire Inorganic materials 0.000 claims description 9
- 239000010980 sapphire Substances 0.000 claims description 9
- 239000002243 precursor Substances 0.000 claims description 5
- 239000000956 alloy Substances 0.000 abstract description 13
- 230000005540 biological transmission Effects 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 22
- 239000004065 semiconductor Substances 0.000 description 21
- 239000010931 gold Substances 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 229910052737 gold Inorganic materials 0.000 description 11
- 229910045601 alloy Inorganic materials 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- 230000009977 dual effect Effects 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 229910052718 tin Inorganic materials 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 108091006146 Channels Proteins 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 3
- 229910001195 gallium oxide Inorganic materials 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 238000013329 compounding Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- NLQFUUYNQFMIJW-UHFFFAOYSA-N dysprosium(III) oxide Inorganic materials O=[Dy]O[Dy]=O NLQFUUYNQFMIJW-UHFFFAOYSA-N 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种基于Ga2O3材料的帽层复合双栅NMOSFET及其制备方法。该方法包括：选取半绝缘衬底，采用分子束外延生长P型β‑Ga2O3层并采用干法刻蚀形成台面；在台面两侧位置处采用离子注入工艺形成源区和漏区；生长源电极和漏电极；在β‑Ga2O3台面另外两侧的斜面位置处分别在靠近源区侧和靠近漏区侧溅射形成第一和第二栅介质层以形成复合双栅介质层；在复合双栅介质层表面形成盖帽层；在盖帽层表面形成栅电极，最终形成NMOSFET。本发明通过采用两种不同介电常数的材料作为复合型栅氧化层以传输电子阻挡空穴提高传输速率，并采用较薄的盖帽层，通过高温工艺在栅氧化层/Ga2O3界面处形成偶极子层，实现带边功函数的调节，提高器件可靠性。
Description
技术领域
本发明属于集成电路技术领域，具体涉及一种基于Ga2O3材料的帽层复合双栅NMOSFET及其制备方法。
背景技术
MOS器件，即金属-氧化物-半导体场效应管，自问世起其结构、性能就完全不同于早先的双极型集成电路，MOS集成电路具有输入阻抗高、抗干扰能力强、功耗小、集成度大等优点，因而成为超大规模集成电路时代的主流。MOS器件根据衬底的不同，导电沟道的不同，分为NMOS、PMOS、CMOS，其中采用P型衬底形成N型沟道的MOS器件为NMOS。
NMOS在Vgs大于定值后导通，该器件电流传输所依靠的载流子是电子，故适合源极接地的情况，其特点是栅极高电平导通，低电平断开，可用来控制与地间的驱动，相比PMOS导通电阻小，发热小。
目前第三代宽禁带半导体材料Ga2O3材料的MOSFET作为半导体集成电路功率器件及光电器件的新兴研究方向，但由于β-Ga2O3衬底应用于高速器件时存在电子传输速率不足、热导率相较其他宽禁带材料不高等缺点，此外金属栅/高k栅介质结构应用于Ga2O3衬底时出现较严重的费米钉扎效应，极大影响Ga2O3NMOSFET的器件性能。
因此，如何制作出高性能的基于Ga2O3材料的NMOSFET就变得极其重要。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于Ga2O3材料的帽层复合双栅NMOSFET及其制备方法。
本发明的一个实施例提供了一种基于Ga2O3材料的帽层复合双栅 NMOSFET的制备方法，包括：
步骤1、选取半绝缘衬底，并在所述半绝缘衬底表面采用分子束外延法生长P型β-Ga2O3层，并通过干法刻蚀形成P型β-Ga2O3台面；
步骤2、在所述β-Ga2O3台面表面两侧采用离子注入工艺形成源区和漏区；
步骤3、采用第一掩膜版，在所述源区和漏区侧的斜面上分别生长源电极和漏电极；
步骤4、采用第二掩膜版，在所述β-Ga2O3台面另外两侧的斜面利用磁控溅射工艺在所述源区侧溅射形成第一栅介质层；
步骤5、采用第三掩膜版，在所述β-Ga2O3台面另外两侧的斜面利用磁控溅射工艺在所述漏区侧溅射形成第二栅介质层；
步骤6、在所述复合双栅介质层表面形成盖帽层；
步骤7、采用第四掩膜版，在所述盖帽层表面形成栅电极，最终形成所述NMOSFET。
在本发明的一个实施例中，在所述β-Ga2O3台面表面两侧采用离子注入工艺形成源区和漏区，包括：
在所述β-Ga2O3台面表面相对的两侧位置处采用离子注入工艺形成源漏轻掺杂区；
在所述源漏轻掺杂区的边缘处采用离子注入工艺形成源漏重掺杂区。
在本发明的一个实施例中，采用第二掩膜版，在所述β-Ga2O3台面另外两侧的斜面利用磁控溅射工艺在所述源区侧溅射形成第一栅介质层，包括：
采用所述第二掩膜版，选用Al材料作为溅射靶材，以氩气和氧气作为溅射气体通入溅射腔，在所述β-Ga2O3台面另外两侧的斜面靠近所述源区侧溅射Al2O3材料以形成所述第一栅介质层。
在本发明的一个实施例中，采用第三掩膜版，在所述β-Ga2O3台面另外两侧的斜面利用磁控溅射工艺在所述漏区侧溅射形成第二栅介质层，包括：
采用所述第三掩膜版，选用Y2O3材料作为溅射靶材，以氩气和氧气作为溅射气体通入溅射腔，在所述β-Ga2O3台面另外两侧的斜面靠近所述漏区侧溅射Y2O3材料形成所述第二栅介质层。
在本发明的一个实施例中，在所述复合双栅介质层表面形成盖帽层，包括：
利用ALD工艺，在所述复合双栅介质层表面以La源和等离子氧作为前驱气体形成所述盖帽层。
本发明的另一个实施例提供了一种基于Ga2O3材料的帽层复合双栅NMOSFET，其中，所述NMOSFET由上述实施例中任一所述的方法制备形成。
本发明的又一个实施例提供了一种基于Ga2O3材料的帽层复合双栅 NMOSFET的制备方法，包括：
步骤1、在SiC或蓝宝石的P型衬底上采用分子束外延法生长P型β-Ga2O3层，并通过干法刻蚀工艺形成P型β-Ga2O3台面以制备出NMOSFET 的有源区；
步骤2、在所述β-Ga2O3台面表面两侧采用离子注入工艺形成源区和漏区；
步骤3、在所述β-Ga2O3台面另外两侧的斜面形成盖帽层；
步骤4、在所述盖帽层表面在靠近所述源区侧形成第一栅介质层且在靠近所述漏区侧形成第二栅介质层以形成复合双栅介质层；
步骤5、在所述复合双栅介质层表面形成栅电极，最终形成所述 NMOSFET。
在本发明的一个实施例中，在所述β-Ga2O3台面表面两侧采用离子注入工艺形成源区和漏区之后，还包括：
在所述源区和所述漏区表面分别生长源电极和漏电极。
本发明的再一个实施例提供了一种基于Ga2O3材料的帽层复合双栅 NMOSFET，其中，所述NMOSFET由上述实施例中任一所述的方法制备形成。
本发明实施例的复合双栅高速NMOSFET，相对于现有技术至少具有如下优点：
1、本发明的NMOSFET采用两种不同介电常数的材料作为复合型栅氧化层传输电子阻挡空穴，从而有效提高了电子沿沟道方向的传输速率，进一步有效降低短沟道效应和热载流子效应，增大击穿电压，克服了传统双栅结构中电子传输速率不够高的缺点，通过选择不同组合的两种材料作为栅介质层可调节阈值电压，进一步发挥了双栅结构本有的高跨导、高载流子迁移率、良好的亚阈值斜率特性的优点。
2、本发明的NMOSFET在栅氧化层与金属栅电极之间引入一层较薄的盖帽层，或者在Ga2O3衬底与栅氧化层之间引入一层较薄的盖帽层，通过后续的高温工艺为栅氧化层/Ga2O3界面处提供Mg、La、Dy、Al、Ba、Cs 等元素形成偶极子层，实现带边功函数的调节，通过改变盖帽层厚度及退火条件进一步更好地实现阈值的调节，可以避免多层金属栅电极的叠层效应，并且有效缓解金属栅与高k栅介质间比较严重的费米钉扎效应，进一步提高器件的可靠性。
附图说明
图1为本发明实施例提供的一种基于Ga2O3材料的帽层复合双栅 NMOSFET的第一截面示意图；
图2为本发明实施例提供的一种基于Ga2O3材料的帽层复合双栅 NMOSFET的第二截面示意图；
图3为本发明实施例提供的一种基于Ga2O3材料的帽层复合双栅 NMOSFET的第三截面示意图；
图4为本发明实施例提供的一种基于Ga2O3材料的帽层复合双栅 NMOSFET的俯视示意图；
图5为本发明实施例提供的一种基于Ga2O3材料的帽层复合双栅 NMOSFET的制备方法流程示意图；
图6a-图6l为本发明实施例提供的一种基于Ga2O3材料的帽层复合双栅NMOSFET的制备方法示意图；
图7为本发明实施例提供的另一种基于Ga2O3材料的帽层复合双栅 NMOSFET的第一截面示意图；
图8为本发明实施例提供的另一种基于Ga2O3材料的帽层复合双栅NMOSFET的第二截面示意图；
图9为本发明实施例提供的另一种基于Ga2O3材料的帽层复合双栅 NMOSFET的第三截面示意图；
图10为本发明实施例提供的另一种基于Ga2O3材料的帽层复合双栅 NMOSFET的俯视示意图；
图11为本发明实施例提供的另一种基于Ga2O3材料的帽层复合双栅 NMOSFET的制备方法流程示意图；
图12a-图12k为本发明实施例提供的另一种基于Ga2O3材料的帽层复合双栅NMOSFET的制备方法示意图；
图13a-图13b为本发明实施例提供的一种第一掩膜版组的结构示意图；
图14a-图14b为本发明实施例提供的一种第二掩膜版组的结构示意图；
图15a-图15b为本发明实施例提供的一种第三掩膜版组的结构示意图；以及
图16a-图16b为本发明实施例提供的一种第四掩膜版组的结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1、图2、图3及图4，图1为本发明实施例提供的一种基于Ga2O3材料的帽层复合双栅NMOSFET的第一截面示意图(沿XY轴形成的平面截取)；图2为本发明实施例提供的一种基于Ga2O3材料的帽层复合双栅NMOSFET的第二截面示意图(沿ZY轴形成的平面截取，观看角度为：漏电极→源电极的方向)；图3为本发明实施例提供的一种基于Ga2O3材料的帽层复合双栅NMOSFET的第三截面示意图(沿ZY轴形成的平面截取，观看角度为：源电极→漏电极的方向)；图4为本发明实施例提供的一种基于Ga2O3材料的帽层复合双栅NMOSFET的俯视示意图。该帽层复合双栅 NMOSFET包括氧化镓台面1、由靠近源端区域栅氧化层2和靠近漏端区域栅氧化层3组成的复合型栅介质层、盖帽层4、双金属栅电极9、源漏轻掺杂区7、8、源漏重掺杂区11、12、源漏电极5、6和半绝缘衬底10组成。
所述衬底为P型的半绝缘衬底SiC或蓝宝石，所述氧化镓台面为无掺杂或掺杂Cu、Al等元素的P型β-Ga2O3(-201)、P型β-Ga2O3(010)或P型β-Ga2O3(001)材料，厚度20-35nm，掺杂浓度1017cm-3量级；所述栅介质层靠近漏端区域为TiO2或Y2O3或HfO2材料；所述栅介质层靠近源端区域为 Al2O3或SiO2或Si3N4材料；所述盖帽层为MgO或La2O3或Dy2O3等包含 IIA、IIIB组元素的材料；所述双栅电极为Au、Al、Ti、Sn、Ge、In、Ni、 Co、Pt、W、Mo、Cr、Cu、Pb等金属材料、包含这些金属中2种以上合金或ITO等导电性化合物形成。另外，可以具有由不同的2种以上金属构成的2层结构，例如Al/Ti。所述源漏重掺杂区掺杂元素可为Sn、Si或Al；所述源漏电极为Au、Al、Ti、Sn、Ge、In、Ni、Co、Pt、W、Mo、Cr、Cu、Pb等金属材料、包含这些金属中2种以上合金或ITO等导电性化合物形成。另外，可以具有由不同的2种及以上金属构成的2层结构，例如Al/Ti。
请参见图5，图5为本发明实施例提供的一种基于Ga2O3材料的帽层复合双栅NMOSFET的制备方法流程示意图。该方法包括如下步骤：
步骤1、选取衬底SiC或蓝宝石衬底，在P型半绝缘衬底SiC或蓝宝石上采用分子束外延法生长P型β-Ga2O3层，并通过干法刻蚀形成P型β-Ga2O3台面以制备出NMOSFET的有源区；
步骤2、在所述有源区表面两侧采用离子注入工艺形成源区和漏区；
步骤3、采用第一掩膜版，在所述β-Ga2O3台面侧的斜面上分别生长源电极和漏电极；
步骤4、采用第二掩膜版，在所述β-Ga2O3台面另外两侧的斜面利用磁控溅射工艺在靠近所述源区侧溅射形成第一栅介质层；
步骤5、采用第三掩膜版，在所述β-Ga2O3台面另外两侧的斜面利用磁控溅射工艺在靠近所述漏区侧溅射形成第二栅介质层以形成复合双栅介质层；
步骤6、在所述复合双栅介质层表面形成盖帽层；
步骤7、采用第四掩膜版，在所述盖帽层表面形成栅电极，最终形成所述NMOSFET。
对于步骤2，可以包括：
步骤21、在所述β-Ga2O3台面表面相对的两侧位置处采用离子注入工艺形成源漏轻掺杂区；
步骤22、在所述源漏轻掺杂区的边缘处采用离子注入工艺形成源漏重掺杂区。
对于步骤4，可以包括：
采用所述第二掩膜版，选用Al材料作为溅射靶材，以氩气和氧气作为溅射气体通入溅射腔，在所述β-Ga2O3台面另外两侧的斜面靠近所述源区侧溅射形成Al2O3材料以形成所述第一栅介质层。
对于步骤5，可以包括：
采用所述第三掩膜版，选用Y2O3材料作为溅射靶材，以氩气和氧气作为溅射气体通入溅射腔，在所述β-Ga2O3台面另外两侧的斜面靠近所述漏区侧溅射Y2O3材料形成所述第二栅介质层。
对于步骤7，可以包括：
利用ALD工艺，在所述复合双栅介质层表面以La源和等离子氧作为前驱气体形成所述盖帽层。
本发明实施例，通过采用两种不同介电常数的材料作为复合型栅氧化层传输电子阻挡空穴，从而有效提高了电子沿沟道方向的传输速率，并在栅氧化层和金属栅极之间采用较薄的盖帽层，通过后续的高温工艺在栅氧化层/Ga2O3界面处形成偶极子层，实现带边功函数的调节，且通过改变盖帽层厚度及退火条件进一步更好地实现阈值的调节，提高器件的可靠性。
实施例二
请一并参见图6a-图6l及图13a-图13b、图14a-图14b、图15a-图15b 及图16a-图16b，图6a-图6l为本发明实施例提供的一种基于Ga2O3材料的帽层复合双栅NMOSFET的制备方法示意图，图13a-图13b为本发明实施例提供的一种第一掩膜版组的结构示意图；图14a-图14b为本发明实施例提供的一种第二掩膜版组的结构示意图；图15a-图15b为本发明实施例提供的一种第三掩膜版组的结构示意图；以及图16a-图16b为本发明实施例提供的一种第四掩膜版组的结构示意图。。本实施例在上述实施例的基础上，对本发明的基于Ga2O3材料的帽层复合双栅NMOSFET的制备方法进行详细说明如下：
步骤1：请参见图6a，准备P型SiC或蓝宝石衬底1，厚度为350μm，对衬底进行RCA清洗。
步骤2：请参见图6b及图6c，在步骤1所准备的半绝缘衬底表面采用分子束外延生长β-Ga2O3层1厚度20-35nm掺杂浓度1×1017cm-3，后通过干法刻蚀形成β-Ga2O3台面1。
步骤3：请参见图6d，在步骤2所准备的β-Ga2O3台面1两侧进行离子注入，使两侧区域为源漏轻掺杂区7、8，掺杂浓度为1×1014～1×1016cm-3，注入离子可为Sn、Si或Al。
请参见图6e，在所述源漏轻掺杂区的边缘处采用离子注入工艺形成源漏重掺杂区11、12。该重掺杂区的浓度例如为1×1018～1×1020cm-3，注入离子可为Cu或N、Zn共掺杂。
步骤4：请参见图6f及图13a-图13b，在步骤2所准备的左右两侧重掺杂β-Ga2O3区上使用第一掩膜版，通过磁控溅射Au形成源漏电极5、6，并进行退火形成欧姆接触。其中，图13a为漏电极的掩膜版，图13b为源电极的掩膜版，由于整个衬底表面为台状结构，所以防止掩膜版弯曲，在斜面部分采用如图所示的小尺寸掩膜版，在未被掩膜版覆盖的区域使用无尘纸贴敷。
溅射靶材选用质量比纯度>99.99％的金，以质量百分比纯度为99.999％的Ar作为溅射气体通入溅射腔，溅射前，用高纯氩气对磁控溅射设备腔体进行5分钟清洗，然后抽真空。在真空度为6×10-4-1.3×10-3Pa、氩气流量为 20-30cm3/秒、靶材基距为10cm和工作功率为20W-100W的条件下，制备源漏电极金，电极厚度为40nm-100nm。溅射完成后进行快速热退火，在氮气或氩气环境下，500℃退火3min。
源漏电极5、6的金属可选Au、Al、Ti等不同元素及其组成的2层结构，源漏电极可选用Al、Ti、Ni、Ag、Pt等金属替代，但替换后需要更改磁控溅射各项工艺参数。其中Au、Ag、Pt化学性质稳定；Al、Ti、Ni成本低。
步骤5：请参见图6g及图14a-图14b，在步骤1所准备的P型β-Ga2O3台面另外两侧的斜面使用第二掩膜版，通过磁控溅射靠近源端的Al2O3栅氧化层形成第一栅介质层2。图14a为其中一个斜面的掩膜版，图14b为另一个斜面的掩膜版，台状结构的顶部平面上同样采用无尘纸处理。
溅射靶材选用质量比纯度>99.99％的铝靶材，以质量百分比纯度为 99.999％的氩气和氧气作为溅射气体通入溅射腔，溅射前用高纯氩气对磁控溅射设备腔体进行5分钟清洗，然后抽真空。在真空度为6×10-4-1.3×10-3Pa、氩气和氧气的流量为20-30cm3/秒、靶材基距为10cm和工作功率为 250W-350W的条件下，制备靠近源端的Al2O3栅氧化层2，栅氧化层2厚度为5nm-15nm。
靠近源端的栅氧化层可选用SiO2或Si3N4材料替代。但替代后提高电子传输速率的效果变差且磁控溅射得更换靶材并修改各项工艺参数。
步骤6：请参见图6h及图15a-图15b，在步骤1所准备的P型β-Ga2O3台面另外两侧的斜面使用第三掩膜版，通过磁控溅射靠近漏端的TiO2栅氧化层作为第二栅介质层3。图15a为其中一个斜面的掩膜版，图15b为另一个斜面的掩膜版，台状结构的顶部平面上同样采用无尘纸处理。
溅射靶材选用质量比纯度>99.99％的Y2O3陶瓷靶，以质量百分比纯度为99.999％的氧气和氩气作为溅射气体通入溅射腔，溅射前用高纯氩气对磁控溅射设备腔体进行5分钟清洗，然后抽真空。在真空度为 6×10-4-1.3×10-3Pa、氧气和氩气流量为20-30cm3/秒、靶材基距为10cm和工作功率为40W-70W的条件下，制备靠近漏端的栅氧化层TiO2，栅氧化层厚度与步骤3厚度一样。
靠近源端的栅氧化层可选用TiO2或HfO2材料替代。但替代后提高电子传输速率的效果变差且磁控溅射得更换靶材并修改各项工艺参数。
步骤7：请参见图6i、图6j，在复合型栅氧化层上原子层沉积一层La2O3材料，形成盖帽层4。
采用原子层沉积ALD工艺，在步骤6所得复合型栅氧化层上沉积，以 La源和等离子氧为前驱体，制备盖帽层，经过化学机械抛光使表面平滑，盖帽层厚度为0.5-3nm。
盖帽层可选用MgO或Dy2O3等包含IIA、IIIB族元素的材料，可采用 MBE工艺实现，其对盖帽层4的厚度控制相对比较精准。当然也可以采用磁控溅射、PVD、MOCVD等工艺实现，但是盖帽层厚度不能精确控制。
步骤8：请参见图6k、图6l及图16a-图16b，使用第四掩膜版，在盖帽层4上磁控溅射栅电极金材料9。图16a为其中一个斜面的掩膜版，图 16b为另一个斜面的掩膜版，台状结构的顶部平面上同样采用无尘纸处理。
采用磁控溅射工艺在步骤6所得盖帽层4上使用第四掩膜版，通过磁控溅射生长栅电极Au，溅射靶材选用质量比纯度>99.99％的金，以质量百分比纯度为99.999％的Ar作为溅射气体通入溅射腔，溅射前，用高纯氩气对磁控溅射设备腔体进行5分钟清洗，然后抽真空。在真空度为 6×10-4-1.3×10-3Pa、氩气流量为20-30cm3/秒、靶材基距为10cm和工作功率为20W-100W的条件下，制备栅电极金，电极厚度为40nm-100nm。
栅电极的金属可选Au、Al、Ti等不同元素及其组成的2层结构，栅电极可选用Al\Ti\Ni\Ag\Pt等金属替代。其中Au\Ag\Pt化学性质稳定；Al\Ti\Ni 成本低。
实施例三
请参见图7、图8、图9及图10，图7为本发明实施例提供的另一种基于Ga2O3材料的帽层复合双栅NMOSFET的第一截面示意图(沿XY轴形成的平面截取)；图8为本发明实施例提供的另一种基于Ga2O3材料的帽层复合双栅NMOSFET的第二截面示意图(沿ZY轴形成的平面截取，观看角度为：漏电极→源电极的方向)；图9为本发明实施例提供的另一种基于 Ga2O3材料的帽层复合双栅NMOSFET的第三截面示意图(沿ZY轴形成的平面截取，观看角度为：源电极→漏电极的方向)；图10为本发明实施例提供的另一种基于Ga2O3材料的帽层复合双栅NMOSFET的俯视示意图。该复合双栅NNMOSFET包括：氧化镓台面1、由靠近源端区域栅氧化层2和靠近漏端区域栅氧化层3组成的复合型栅介质层、盖帽层4、双金属栅电极 9、源漏重掺杂区7、8、源漏重掺杂区11、12、源漏电极5、6和衬底10 组成。请各组成部分的具体描述与上述实施例一一致，此处不再赘述。
请参见图11，图11为本发明实施例提供的另一种基于Ga2O3材料的帽层复合双栅NMOSFET的制备方法流程示意图。该制备方法包括如下步骤：
步骤1、选取衬底SiC或蓝宝石衬底，在P型半绝缘衬底SiC或蓝宝石上采用分子束外延法生长P型β-Ga2O3层，并通过干法刻蚀形成P型β-Ga2O3台面以制备出NMOSFET的有源区；
步骤2、在所述β-Ga2O3台面表面两侧采用离子注入工艺形成源区和漏区；
步骤3、在所述β-Ga2O3台面另外两侧的斜面形成盖帽层；
步骤4、在所述盖帽层表面在靠近所述源区侧形成第一栅介质层且在靠近所述漏区侧形成第二栅介质层以形成复合双栅介质层；
步骤5、在所述复合双栅介质层表面形成栅电极，最终形成所述 NMOSFET。
其中，在步骤2之后，还可以包括：
在所述β-Ga2O3台面表面靠近所述源区的侧面生长源电极且在靠近所述漏区的侧面生长漏电极。
其中，步骤4可以包括：
步骤41、采用第二掩膜版，在所述盖帽层表面利用磁控溅射工艺在靠近所述源区侧溅射形成第一栅介质层；
步骤42、采用第三掩膜版，在所述盖帽层表面利用磁控溅射工艺在靠近所述漏区侧溅射形成第二栅介质层以形成复合双栅介质层。
本发明实施例，通过采用两种不同介电常数的材料作为复合型栅氧化层传输电子阻挡空穴，从而有效提高了电子沿沟道方向的传输速率，并在Ga2O3衬底和栅氧化层之间采用较薄的盖帽层，通过后续的高温工艺在栅氧化层/Ga2O3界面处形成偶极子层，实现带边功函数的调节，且通过改变盖帽层厚度及退火条件进一步更好地实现阈值的调节并且提高电子传输速率，提高器件的可靠性。
实施例四
请一并参见图12a-图12k及图13a-图13b、图14a-图14b、图15a-图 15b及图16a-图16b，图12a-图12k为本发明实施例提供的另一种基于 Ga2O3材料的帽层复合双栅NMOSFET的制备方法示意图本实施例在上述实施例三的基础上对本发明的制备进行详细说明入下：
步骤1：请参见图12a，准备P型蓝宝石或SiC衬底1，厚度为350μm，对衬底进行RCA清洗。本步骤与实施例二对应的步骤1类似，此处不再赘述。
步骤2：请参见图12b及图12c，在步骤1所准备的半绝缘衬底表面采用分子束外延生长β-Ga2O3层1厚度20-35nm掺杂浓度1×1017cm-3，后通过干法刻蚀形成β-Ga2O3台面1。
步骤3：请参见图12d、图12e，在步骤2所准备的P型β-Ga2O3台面1 表面两侧进行离子注入，掺杂使两侧区域为源漏轻掺杂区7、8，掺杂浓度为1×1014～1×1016cm-3，注入离子可为Sn、Si或Al。
在所述源漏轻掺杂区的边缘处采用离子注入工艺形成源漏重掺杂11、 12。该重掺杂区的浓度例如为1×1018～1×1020cm-3，注入离子可为Sn、Si或 Al。
步骤4：请参见图12f及图13a-图13b，在步骤3所准备的左右两侧重掺杂β-Ga2O3区上使用第一掩膜版，通过磁控溅射Au源漏电极5、6，并进行退火形成欧姆接触。本步骤与实施例二对应的步骤4类似，此处不再赘述。
步骤5：请参见图12g，在步骤2所准备的β-Ga2O3台面1另外两侧的斜面原子层沉积一层La2O3材料，后进行化学机械抛光，形成盖帽层4。
采用原子层沉积ALD工艺，以La源和等离子氧为前驱体，制备盖帽层4，经过化学机械抛光使表面平滑，盖帽层厚度为0.5-2nm。本步骤与实施例二对应的步骤7类似，此处不再赘述。
步骤6：请参见图12i及图14a-图14b，在步骤4所制备的盖帽层4上使用第二掩膜版，通过磁控溅射靠近源端的Al2O3栅氧化层作为第一栅介质层2。本步骤与实施例二对应的步骤5类似，此处不再赘述。
步骤7：请参见图12h及图15a-图15b，在步骤4所制备的盖帽层上使用第三掩膜版，通过磁控溅射靠近漏端的TiO2栅氧化层作为第二栅介质层 3，生长后通过化学机械抛光使表面平滑。本步骤与实施例二对应的步骤6 类似，此处不再赘述。
步骤8：请参见图12j及图16a-图16b，使用第四掩膜版，在复合型栅氧化层上磁控溅射金材料形成栅电极9。本步骤与实施例二对8应的步骤7 类似，此处不再赘述。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (9)
1.一种基于Ga2O3材料的帽层复合双栅NMOSFET的制备方法，其特征在于，包括：
步骤1、选取半绝缘衬底，并在所述半绝缘衬底表面采用分子束外延法生长P型β-Ga2O3层，并通过干法刻蚀形成P型β-Ga2O3台面；
步骤2、在所述β-Ga2O3台面表面两侧采用离子注入工艺形成源区和漏区；
步骤3、采用第一掩膜版，在所述源区和漏区侧的斜面上分别生长源电极和漏电极；
步骤4、采用第二掩膜版，在所述β-Ga2O3台面另外两侧的斜面利用磁控溅射工艺在所述源区侧溅射形成第一栅介质层；
步骤5、采用第三掩膜版，在所述β-Ga2O3台面另外两侧的斜面利用磁控溅射工艺在所述漏区侧溅射形成第二栅介质层以形成复合双栅介质层，其中，所述第二栅介质层与所述第一栅介质层的介电常数不同；
步骤6、在所述复合双栅介质层表面形成盖帽层；
步骤7、采用第四掩膜版，在所述盖帽层表面形成栅电极，最终形成所述NMOSFET。
2.根据权利要求1所述的方法，其特征在于，在所述β-Ga2O3台面表面两侧采用离子注入工艺形成源区和漏区，包括：
在所述β-Ga2O3台面表面相对的两侧位置处采用离子注入工艺形成源漏轻掺杂区；
在所述源漏轻掺杂区的边缘处采用离子注入工艺形成源漏重掺杂区。
3.根据权利要求1所述的方法，其特征在于，采用第二掩膜版，在所述β-Ga2O3台面另外两侧的斜面利用磁控溅射工艺在所述源区侧溅射形成第一栅介质层，包括：
采用所述第二掩膜版，选用Al材料作为溅射靶材，以氩气和氧气作为溅射气体通入溅射腔，在所述β-Ga2O3台面另外两侧的斜面靠近所述源区侧溅射Al2O3材料以形成所述第一栅介质层。
4.根据权利要求1所述的方法，其特征在于，采用第三掩膜版，在所述β-Ga2O3台面另外两侧的斜面利用磁控溅射工艺在所述漏区侧溅射形成第二栅介质层，包括：
采用所述第三掩膜版，选用Y2O3材料作为溅射靶材，以氩气和氧气作为溅射气体通入溅射腔，在所述β-Ga2O3台面另外两侧的斜面靠近所述漏区侧溅射Y2O3材料形成所述第二栅介质层。
5.根据权利要求1所述的方法，其特征在于，在所述复合双栅介质层表面形成盖帽层，包括：
利用ALD工艺，在所述复合双栅介质层表面以La源和等离子氧作为前驱气体形成所述盖帽层。
6.一种基于Ga2O3材料的帽层复合双栅NMOSFET，其特征在于，所述NMOSFET由权利要求1-5任一项所述的方法制备形成。
7.一种基于Ga2O3材料的帽层复合双栅NMOSFET的制备方法，其特征在于，包括：
步骤1、在SiC或蓝宝石的P型衬底上采用分子束外延法生长P型β-Ga2O3层，并通过干法刻蚀工艺形成P型β-Ga2O3台面以制备出NMOSFET的有源区；
步骤2、在所述β-Ga2O3台面表面两侧采用离子注入工艺形成源区和漏区；
步骤3、在所述β-Ga2O3台面另外两侧的斜面形成盖帽层；
步骤4、在所述盖帽层表面在靠近所述源区侧形成第一栅介质层且在靠近所述漏区侧形成第二栅介质层以形成复合双栅介质层，其中，所述第二栅介质层与所述第一栅介质层的介电常数不同；
步骤5、在所述复合双栅介质层表面形成栅电极，最终形成所述NMOSFET。
8.根据权利要求7所述的方法，其特征在于，在所述β-Ga2O3台面表面两侧采用离子注入工艺形成源区和漏区之后，还包括：
在所述源区和所述漏区表面分别生长源电极和漏电极。
9.一种基于Ga2O3材料的帽层复合双栅NMOSFET，其特征在于，所述帽层复合双栅NMOSFET由权利要求7-8任一项所述的方法制备形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611123674.6A CN106847699B (zh) | 2016-12-08 | 2016-12-08 | 基于Ga2O3材料的帽层复合双栅NMOSFET及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611123674.6A CN106847699B (zh) | 2016-12-08 | 2016-12-08 | 基于Ga2O3材料的帽层复合双栅NMOSFET及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106847699A CN106847699A (zh) | 2017-06-13 |
| CN106847699B true CN106847699B (zh) | 2020-02-14 |
Family
ID=59139036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611123674.6A Active CN106847699B (zh) | 2016-12-08 | 2016-12-08 | 基于Ga2O3材料的帽层复合双栅NMOSFET及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106847699B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090051827A (ko) * | 2007-11-20 | 2009-05-25 | 고려대학교 산학협력단 | 나노선 트랜지스터 제조방법 |
| CN105425493A (zh) * | 2016-01-11 | 2016-03-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI494673B (zh) * | 2012-09-21 | 2015-08-01 | Innocom Tech Shenzhen Co Ltd | 顯示裝置 |
-
2016
- 2016-12-08 CN CN201611123674.6A patent/CN106847699B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090051827A (ko) * | 2007-11-20 | 2009-05-25 | 고려대학교 산학협력단 | 나노선 트랜지스터 제조방법 |
| CN105425493A (zh) * | 2016-01-11 | 2016-03-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106847699A (zh) | 2017-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7741169B2 (en) | Mobility enhancement by strained channel CMOSFET with single workfunction metal-gate and fabrication method thereof | |
| KR101774520B1 (ko) | 고성능 금속 산화물 및 금속 산질화물 박막 트랜지스터들을 제조하기 위한 게이트 유전체의 처리 | |
| US7863695B2 (en) | Complementary MISFET semiconductor device having an atomic density ratio aluminum/lanthanum (Al/La) in the gate insulating layer of PMIS is larger than that of the NMIS | |
| US10636916B2 (en) | High electron mobility thin film transistors | |
| KR102163730B1 (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| US9893151B2 (en) | Method and apparatus providing improved thermal conductivity of strain relaxed buffer | |
| JP2007005534A (ja) | 半導体装置 | |
| WO2010092810A1 (ja) | トランジスタの製造方法、トランジスタ及びスパッタリングターゲット | |
| CN106920833B (zh) | 半导体器件及其制造方法 | |
| JP5657878B2 (ja) | トランジスタの作製方法 | |
| JP2014107303A (ja) | 酸化物半導体薄膜および薄膜トランジスタ | |
| CN106449415B (zh) | 基于P型Ga2O3材料的复合型双栅NMOS器件及其制备方法 | |
| KR20120082479A (ko) | 반도체 메모리 장치 | |
| CN106783979B (zh) | 基于Ga2O3材料的帽层复合双栅PMOSFET及其制备方法 | |
| US9646823B2 (en) | Semiconductor dielectric interface and gate stack | |
| JP3262747B2 (ja) | 半導体装置及びその製造方法 | |
| CN114664938A (zh) | 一种GaN基HEMT器件及其制备方法和应用 | |
| US20210249527A1 (en) | Forming semiconductor structures with two-dimensional materials | |
| CN106449416B (zh) | 基于Ga2O3材料的复合型双栅PMOS器件及其制备方法 | |
| CN106847699B (zh) | 基于Ga2O3材料的帽层复合双栅NMOSFET及其制备方法 | |
| US9049061B2 (en) | CMOS device and method for manufacturing the same | |
| CN109461772B (zh) | 一种基于石墨烯的隧穿晶体管、反相器及其制备方法 | |
| CN102569407A (zh) | 硅基石墨烯场效应晶体管及其制作方法 | |
| JP5612299B2 (ja) | トランジスタの作製方法 | |
| JP6046794B2 (ja) | トランジスタの作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20170613 Assignee: Shaanxi Zhongchuang Jiesheng Network Technology Co.,Ltd. Assignor: XIDIAN University Contract record no.: X2024980006218 Denomination of invention: Cap layer composite dual gate NMOSFET based on Ga2O3material and its preparation method Granted publication date: 20200214 License type: Common License Record date: 20240527 |
|
| EE01 | Entry into force of recordation of patent licensing contract |