CN106816141B - 阵列基板与应用其的显示装置 - Google Patents

阵列基板与应用其的显示装置 Download PDF

Info

Publication number
CN106816141B
CN106816141B CN201610935312.0A CN201610935312A CN106816141B CN 106816141 B CN106816141 B CN 106816141B CN 201610935312 A CN201610935312 A CN 201610935312A CN 106816141 B CN106816141 B CN 106816141B
Authority
CN
China
Prior art keywords
drain electrode
transistor
grid
source electrode
extending direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610935312.0A
Other languages
English (en)
Other versions
CN106816141A (zh
Inventor
吴汶锦
沈柏元
陈耀铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN106816141A publication Critical patent/CN106816141A/zh
Application granted granted Critical
Publication of CN106816141B publication Critical patent/CN106816141B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/344—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on particles moving in a fluid or in a gas, e.g. electrophoretic devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/348—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on the deformation of a fluid drop, e.g. electrowetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开一种阵列基板包含基板、扫描线、数据线、像素单元与栅极驱动电路。基板具有显示区与周边区。像素单元电性连接扫描线与数据线。至少一像素单元设置于显示区。栅极驱动电路设置于周边区，且包含多个移位暂存器，沿第一方向依序设置于基板上。至少一移位暂存器包含上拉单元。上拉单元包含第一晶体管，用以输出栅极信号至扫描线。第一晶体管包含第一栅极、第一通道层、第一源极与第一漏极。第一源极与第一漏极分别具有至少一条状部。两相邻的第一源极的条状部与第一漏极的条状部之间具有第一通道长度，第一通道长度的延伸方向沿第一方向。

Description

阵列基板与应用其的显示装置
技术领域
本发明是有关于一种阵列基板以及显示装置，且特别是有关于一种曲面阵列基板以及曲面显示装置。
背景技术
随着科技的进步，显示装置(如电脑或电视荧幕)的技术也不断地发展。目前市面上常见的有平面显示器与曲面显示器。相较于平面显示器，曲面显示器除了能让人眼看影像更加平衡、舒适之外，也具有更宽阔的全景视角以及降低外来光线反射干扰，让使用者观看曲面显示器各个角落的影像都不会变形、失真。因此，近年来普遍受到消费者青睐。
发明内容
本发明提供一种阵列基板，包含基板、至少一扫描线、至少一数据线、至少一像素单元与栅极驱动电路。基板具有显示区以及位于显示区至少一侧的周边区。数据线与扫描线交错。像素单元电性连接扫描线与数据线。至少一像素单元设置于基板的显示区。栅极驱动电路设置于周边区。栅极驱动电路包含多个移位暂存器，沿第一方向依序设置于基板上，并且至少一移位暂存器包含上拉单元。上拉单元包含第一晶体管，用以输出栅极信号至扫描线。第一晶体管包含第一栅极、第一通道层、第一源极与第一漏极。第一源极和第一漏极与第一栅极和第一通道层对应设置。第一源极与第一漏极分别具有至少一条状部。两相邻的第一源极的条状部与第一漏极的条状部之间具有第一通道长度(Channel length)，第一通道长度的延伸方向沿第一方向。
在一或多个实施方式中，第一漏极更具有连接部，连接第一漏极的两条状部，且第一漏极的两条状部与第一源极的条状部沿第一方向交错设置。
在一或多个实施方式中，第一漏极的形状包含U字型，第一源极的形状包含I字型。
在一或多个实施方式中，第一源极的I字型朝扫描线的延伸方向延伸。
在一或多个实施方式中，第一漏极与扫描线电性连接。
在一或多个实施方式中，至少一移位暂存器更包含输入单元，用以输出驱动控制电压至上拉单元的第一晶体管的第一栅极。输入单元包含第二晶体管。第二晶体管包含第二栅极、第二通道层、第二源极与第二漏极。第二源极和第二漏极与第二栅极和第二通道层对应设置。第二源极与第二漏极分别具有至少一条状部。两相邻的第二源极的条状部与第二漏极的条状部之间具有第二通道长度(Channel length)，第二通道长度的延伸方向沿第一方向。
在一或多个实施方式中，第一栅极电性连接至第二漏极。
在一或多个实施方式中，至少一移位暂存器更包含下拉单元，用以将上拉单元输出的栅极信号下拉至低电源电压。
在一或多个实施方式中，下拉单元包含第三晶体管。第三晶体管包含第三栅极、第三通道层、第三源极与第三漏极。第三源极和第三漏极与第三栅极和第三通道层对应设置。第三源极与第三漏极分别具有至少一条状部，两相邻的第三源极的条状部与第三漏极的条状部之间具有一第三通道长度(Channel length)。第三通道长度的延伸方向沿第一方向。
在一或多个实施方式中，上拉单元的第一晶体管的第一漏极与第一栅极电性连接至下拉单元。
在一或多个实施方式中，第一源极用以电性连接至时脉信号源。
在一或多个实施方式中，第一晶体管的第一源极与第一漏极之间具有第一通道宽度。通道长度的延伸方向沿着第一方向所占第一通道宽度的比例为50％以上。
本发明提供一种显示装置，包含显示面板与背光模块。显示面板具有沿曲率中心轴线弯曲的显示面。显示面板包含阵列基板、对向基板与显示介质。阵列基板包含基板、多条扫描线、多条数据线、多个像素单元与栅极驱动电路。基板具有显示区以及周边区。数据线与扫描线交错。像素单元电性连接扫描线与数据线。像素单元设置于基板的显示区。栅极驱动电路设置于周边区。栅极驱动电路包含至少一移位暂存器。至少一移位暂存器包含上拉单元。上拉单元包含第一晶体管。第一晶体管包含第一栅极、第一通道层、第一源极与第一漏极。第一源极和第一漏极与第一通道层重叠设置。第一漏极与对应的扫描线电性连接。第一源极与第一漏极之间具有第一通道宽度(Channel width)以及第一通道长度(Channellength)。第一通道长度的延伸方向沿着曲率中心轴线延伸方向所占第一通道宽度的比例为50％以上。显示介质置于阵列基板与对向基板之间。背光模块与显示面板相对设置。
在一或多个实施方式中，第一源极与第一漏极分别具有至少一I字型结构，且I字型结构的延伸方向与曲率中心轴线的夹角为85度至95度。
在一或多个实施方式中，扫描线沿着曲率中心轴线延伸方向依序设置于基板上，或数据线沿着曲率中心轴线延伸方向依序设置于基板上。
在一或多个实施方式中，至少一移位暂存器更包含输入单元。输入单元包含第二晶体管。第二晶体管包含第二栅极、第二通道层、第二源极与第二漏极。第二源极和第二漏极与第二通道层重叠设置，且第二漏极电性连接至第一栅极。第二源极与第二漏极之间具有第二通道宽度(Channel width)以及第二通道长度。第二晶体管的第二通道长度的延伸方向沿着曲率中心轴线延伸方向所占第二通道宽度的比例为50％以上。
在一或多个实施方式中，至少一移位暂存器更包含下拉单元，用以将上拉单元输出的栅极信号下拉至低电源电压。下拉单元包含第三晶体管。第三晶体管包含第三栅极、第三通道层、第三源极与第三漏极。第三源极和第三漏极与第三栅极和第三通道层对应设置。第三源极与第三漏极之间具有第三通道宽度(Channel width)以及第三通道长度。第三晶体管的第三通道长度的延伸方向沿着曲率中心轴线延伸方向所占第三通道宽度的比例为50％以上。
在一或多个实施方式中，第一源极用以电性连接至一时脉信号源。
通过上述的结构，当显示装置弯曲时，第一晶体管整体的通道长度的变化量并不大。第一晶体管的开启电流(Ion)与通道长度成反比，第一晶体管整体的通道长度不会因显示装置弯曲而明显变化，因此第一晶体管的开启电流不会因显示装置弯曲而产生损失。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是依照本发明的一实施例的一种显示装置的侧视图。
图2为图1的阵列基板的正视图。
图3为图2的之移位暂存器的电路图。
图4为图2的移位暂存器根据一实施方式的上视示意图。
图5为图4的区域M的放大图。
图6为沿图5的线段6-6的剖面图。
图7为图2的移位暂存器根据另一实施方式的上视示意图。
图8A为图7的区域N的放大图。
图8B为图7的之区域O的放大图。
图9为比较例的移位暂存器的上视示意图。
图10A为图4中具不同通道长度与通道宽度的晶体管T21于阵列基板弯曲前与弯曲后的开启电流值的关系图。
图10B为图9中具不同通道长度与通道宽度的晶体管T21’于阵列基板弯曲前与弯曲后的开启电流值的关系图。
附图标号：
1：显示装置
10：显示面板
12：显示面
20：背光模块
100：阵列基板
110：基板
112：显示区
114：周边区
120：扫描线
130：数据线
140：像素单元
150：栅极驱动电路
160：源极驱动电路
210：移位暂存器
220：输入单元
225：上拉单元
230：下拉单元
232：主下拉单元
234：第一辅助下拉单元
236：第二辅助下拉单元
240、250：时脉信号源
262、264、266、268、270、272：贯穿结构
302、302’、312、322、332、342、352：栅极
303：介电层
304、304’、314、324、334、344、354：通道层
305：保护层
306、306’、316、326、336、346、356：源极
307a、309a、327a、329a、337a、339a：条状部
307b、309b、329b、337b：连接部
308、308’、318、328、338、348、358：漏极
329：连接线
500：对向基板
600：显示介质
A：曲率中心轴线
D1：第一方向
D2、D3、D3’、D5、D6、D7、D8、D9：延伸方向
Gn：栅极信号
Gn-2、Qn-2、Gn+1：输入信号
HC1、HC3、LC1、LC2：时脉信号
L1、L2、L3：通道长度
M、N、O、P1、P2、P3、P4、Q1、Q2、Q3：区域
Qn：驱动控制电压
T11、T12、T21、T21’、T31、T32、T33、T41、T42、T43、T51、T52、T53、T54、T61、T62、T63、T64：晶体管
VSS：低电源电压
W1、W3、W5：通道宽度
W2、W4、W6：长度
θ1、θ2：夹角
6-6：线段
具体实施方式
以下将以图式揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些习知惯用的结构与元件在图式中将以简单示意的方式绘示之。
图1是依照本发明的一实施例的一种显示装置1的侧视图。显示装置1包含显示面板10与背光模块20。背光模块20与显示面板10相对设置。显示面板10具有沿曲率中心轴线A弯曲的显示面12，亦即，显示装置1可为曲面显示装置，而显示装置1可沿曲率中心轴线A弯曲(显示装置1可以曲率中心轴线A为轴而弯曲)，如图1所示。显示面板10包含阵列基板100、对向基板500与显示介质600。显示介质600置于阵列基板100与对向基板500之间。另外，阵列基板100置于对向基板500与背光模块20之间。对向基板500可为透明材质，其上可具有遮光层(未绘示)。显示介质600用以改变显示面板10所显示的影像光的物理性质。显示介质600依显示面板10的种类而有所不同，例如液晶显示面板的显示介质600为液晶分子，电湿润显示面板的显示介质600为极性或非极性液体，而电泳显示面板的显示介质600为微胶囊。
图2为图1的阵列基板100的正视图。阵列基板100包含基板110、至少一扫描线120、至少一数据线130、至少一像素单元140与栅极驱动电路150。例如，在图2中，阵列基板100包含多条扫描线120、多条数据线130与多个像素单元140。数据线130与扫描线120交错，例如数据线130与扫描线120实质垂直，然而本发明不以此为限。应了解到，本文的“实质”是用以修饰任何可些微变化的关系，但这种些微变化并不会改变其本质。基板110具有显示区112以及位于显示区112至少一侧的周边区114。例如，在图2中，周边区114位于显示区112的左侧，然而在其他的实施方式中，周边区114可位于显示区112的左侧、右侧、上侧与/或下侧、环绕显示区112设置或置于显示区112的相对两侧，本发明不以此为限。像素单元140电性连接扫描线120与数据线130。至少一像素单元140设置于基板110的显示区112。栅极驱动电路150设置于周边区114。栅极驱动电路150包含多个移位暂存器210，沿第一方向D1依序设置于基板110上，而扫描线120亦沿着第一方向D1依序设置于基板110上。多个移位暂存器210用以输出多个栅极信号(或扫描信号)，移位暂存器210分别对应多条扫描线120，并以一预定顺序(predetermined sequence)驱动扫描线120。另外，阵列基板100可更包含源极驱动电路160，电性连接并驱动数据线130。
在一些实施方式中，显示面板10(如图1所示)的曲率中心轴线A的延伸方向D2实质与第一方向D1为同方向。换言之，移位暂存器210与扫描线120分别沿着曲率中心轴线A的延伸方向D2依序设置于基板110上。在一些实施方式中，曲率中心轴线A的延伸方向D2与第一方向D1之间的夹角可小于5度，如延伸方向D2与第一方向D1为同方向，则夹角为0度，如图2所示。不过，在其他的实施方式中，数据线130可沿着曲率中心轴线A的延伸方向D2依序设置于基板110上，本发明不以此为限。
图3为图2的移位暂存器210的电路图，图4为图2的移位暂存器210根据一实施方式的上视示意图。请一并参照图3与图4。移位暂存器210包含输入单元220、上拉单元225与下拉单元230。应注意的是，为了清楚起见，图4的下拉单元230仅绘示部分元件，并省略一些元件，且图4的输入单元220、上拉单元225与下拉单元230之间的相对位置仅为例示，并非用以限制本发明。本领域所属技术的通常知识者，可视实际需求而弹性设计输入单元220、上拉单元225与下拉单元230的相对位置。
输入单元220用以根据输入信号Qn-2、Gn-2与时脉信号HC3以输出驱动控制电压Qn，其中输入信号Qn-2与Gn-2分别为图3与图4绘示的移位暂存器210的上两个移位暂存器的驱动控制电压与栅极信号。上拉单元225电性连接输入单元220与对应的扫描线120，并用以根据驱动控制电压Qn与时脉信号HC1以上拉栅极信号Gn，而与上拉单元225连接的扫描线120则用以传输栅极信号Gn。下拉单元230电性连接输入单元220与上拉单元225，并用以将上拉单元225输出的栅极信号Gn下拉至低电源电压VSS。
图5为图4的区域M的放大图，图6为沿图5的线段6-6的剖面图。请一并参照图4至图6。上拉单元225包含晶体管T21，用以输出栅极信号Gn(如图3所示)至扫描线120。具体而言，晶体管T21包含栅极302、通道层304、源极306与漏极308。源极306和漏极308与栅极302和通道层304对应设置。举例而言，在图6中，栅极302置于基板110上，通道层304置于栅极302上，而源极306与漏极308置于通道层304上，此种设置为底栅(bottom gate)型晶体管结构。在一些实施方式中，介电层303可置于通道层304与栅极302之间，而保护层305可覆盖源极306、漏极308与通道层304，以作为保护之用。然而在其他的实施方式中，晶体管T21可为顶栅(top gate)型晶体管结构，亦即通道层置于源极与漏极上，且栅极置于通道层上，或其他合适的晶体管结构，本发明不以此为限。
源极306具有至少一条状部307a，且漏极308具有至少一条状部309a。举例而言，在图4中，源极306具有8个条状部307a，且漏极308具有10个条状部309a，然而本发明不以此为限。在其他的实施方式中，可依实际需求而选择条状部307a、309a的数量。图5中，两相邻的源极306的条状部307a与漏极308的条状部309a之间具有通道长度(Channel length)L1的延伸方向D3。通道长度L1为通道层304在电流(或电子流)的流动方向上的长度，在本文中为条状部307a与309a之间的间距，而延伸方向D3即为条状部307a与309a之间电流(或电子流)的流动方向。延伸方向D3沿第一方向D1，换言之，延伸方向D3与第一方向D1实质平行或同方向。
从另一个角度来说明，源极306与漏极308之间更具有通道宽度(Channel width)W1，其为通道层304实质上垂直于通道长度L1的方向上的宽度。以图5来看，通道长度L1的延伸方向D3沿着曲率中心轴线A(图4所示)的延伸方向D2(在此实施方式中亦为第一方向D1)所占通道宽度W1的比例为50％以上。具体而言，以图5来看，在区域P1与P2中，通道长度L1的延伸方向D3沿着第一方向D1(亦即延伸方向D2)，亦即在区域P1与P2中，延伸方向D3、第一方向D1与延伸方向D2实质平行或同方向。区域P1与P2的长度之和(W2+W2)占通道宽度W1的50％以上。
通过如此的结构，当图1的显示装置1沿着曲率中心轴线A而弯曲时，因在区域P1与P2中，晶体管T21的通道长度L1的延伸方向D3实质与曲率中心轴线A的延伸方向D2(在本实施方式中亦为第一方向D1)同方向，因此区域P1与P2中的通道长度L1于显示装置弯曲时几乎不改变，或者改变量不大，亦即通道长度L1几乎不会因显示装置弯曲而增加，或者增加辐度不大。而又因区域P1与P2的长度之和占通道宽度W1的50％以上，因此显示装置弯曲时，晶体管T21整体的通道长度L1的变化量并不大。晶体管T21的开启电流(Ion)与通道长度L1成反比，晶体管T21整体的通道长度L1不会因显示装置弯曲而明显变化，因此晶体管T21的开启电流不会因显示装置弯曲而产生损失太，其中若开启电流损失过大会造成充电不足或错充的情况发生，而本实施方式的结构可改善这些情况。在一些实施例中，开启电流的损失幅度小于约15％。
请参照图4与图5。晶体管T21的漏极308更具有连接部309b，连接部309b连接漏极308的两条状部309a，亦即条状部309a通过连接部309b而互相电性连接。连接部309b与两条状部309a形成U字型的形状，然而本发明不以此为限。在图4中，漏极308的形状可由多个U字型重复排列与/或镜像排列所形成，亦即连接部309b可连接多个条状部309a，因此漏极308整体可形成梳状结构。
另一方面，源极306的条状部307a可为I字型，并朝扫描线120的延伸方向D5延伸，亦即条状部307a与扫描线120可实质平行。源极306可更包含连接部307b，连接条状部307a，亦即条状部307a通过连接部307b而互相电性连接。源极306整体可呈另一梳状结构。然而在其他的实施方式中，源极306与漏极308的形状可相反，亦即源极306可为U字型，而漏极308的条状部309a可为I字型。
请参照图4。漏极308的条状部309a与源极306的条状部307a皆为I字型结构。条状部307a的延伸方向D6与曲率中心轴线A的夹角θ1为85至95度，例如约90度。另外，条状部309a的延伸方向D7与曲率中心轴线A的夹角θ2亦为85至95度，例如约90度。另外，条状部309a与307a沿第一方向D1(在本实施方式中亦为曲率中心轴线A的延伸方向D2)交错设置。如此的结构可提升通道宽度W1与通道长度L1(如图5所绘示)的比值，藉此增加晶体管T21的开启电流。晶体管T21的总通道宽度为各U字型之漏极308所具有的通道宽度W1(如图5所示)的总合，例如在图4中，漏极308由八个U字型所组成，因此晶体管T21的总通道宽度为8W1。应注意的是，在图4中，晶体管T21是由图5所绘示的晶体管单元(一U字型的漏极308与一I字型的源极306)重复排列所组成，不过在其他的实施方式中，晶体管T21可由实质平行排列的一条状源极与一条状漏极所形成，只要晶体管T21的通道长度的延伸方向实质沿第一方向D1(与/或曲率中心轴线A的延伸方向D2)延伸，即在本发明的范畴中。
请回到图3与图4。晶体管T21的栅极302与输入单元220电性连接，输入单元220用以输出驱动控制电压Qn至栅极302。晶体管T21的源极306用以电性连接至时脉信号源240，其中时脉信号源240提供时脉信号HC1。晶体管T21的漏极308与对应的扫描线120电性连接，例如漏极308通过贯穿结构262而连接至扫描线120。
输入单元220包含晶体管T11与T12。晶体管T12的栅极312接收输入信号Qn-2，而晶体管T12的源极316电性连接至时脉信号源250，其中时脉信号源250提供输入信号HC3。输入信号HC3与HC1可具有相同或相异的工作周期。晶体管T12的漏极318电性连接至晶体管T11的栅极322，例如漏极318通过贯穿结构264而连接至栅极322，而晶体管T11的源极326接收输入信号Gn-2，例如源极326通过贯穿结构270而连接至连接线329，而输入信号Gn-2通过连接线329与贯穿结构270传至源极326。晶体管T11的漏极328连接上拉单元225的晶体管T21的栅极302，例如漏极328通过贯穿结构266而连接至栅极302，以输出驱动控制电压Qn至上拉单元225的晶体管T21。
上拉单元225的晶体管T21的漏极308与栅极302电性连接至下拉单元230。下拉单元230包含主下拉单元232、第一辅助下拉单元234与第二辅助下拉单元236。为了清楚起见，第二辅助下拉单元236未绘示于图4中。主下拉单元232包含晶体管T31与T41。晶体管T31的栅极332与T41的栅极342接收输入信号Gn+1，其中输入信号Gn+1为图3与图4绘示的移位暂存器210的下一个移位暂存器所输出的栅极信号。晶体管T31的源极336电性连接晶体管T21的漏极308，晶体管T31的漏极338电性连接低电源电压VSS，晶体管T31的通道层334置于源极336和漏极338下以及栅极332上。晶体管T41的源极346电性连接晶体管T21的栅极302，例如源极346通过贯穿结构268而连接至栅极302，晶体管T41的漏极348电性连接低电源电压VSS。晶体管T41的通道层344置于源极346和漏极348下以及栅极342上。
在图4中，源极336与源极346的形状为多个I字型，而漏极338与漏极348的条状部的形状为U字型，然而在其他的实施方式中，源极336(346)与漏极338(348)的形状可相反，或者皆为长条状或其他合适的形状，本发明不以此为限。另外，晶体管T31与T41可为顶栅型晶体管结构或其他合适的晶体管结构。
第一辅助下拉单元234包含晶体管T32、T42、T51、T52、T53与T54。为了清楚起见，图4仅绘示晶体管T42。晶体管T32的栅极与晶体管T42的栅极352电性连接至晶体管T53的漏极与晶体管T54的源极。晶体管T32的源极通过一电容C而电性连接至晶体管T21的栅极302，并且与晶体管T21的漏极308电性连接。晶体管T32的漏极电性连接低电源电压VSS。晶体管T42的源极356电性连接栅极信号Gn，晶体管T42的漏极358电性连接至晶体管T21的栅极302，例如漏极358通过贯穿结构272而连接至栅极302。晶体管T42的通道层354置于源极356和漏极358下以及栅极352上。晶体管T51的栅极电性连接晶体管T51的源极与晶体管T53的源极，并用以接收时脉信号LC1，晶体管T51的漏极电性连接晶体管T52的源极与晶体管T53的栅极。晶体管T52的栅极电性连接晶体管T54的栅极，并用以接收输入信号Qn，晶体管T52的漏极与晶体管T54的漏极电性连接低电源电压VSS。
在图4中，源极356的形状为多个U字型，而漏极358的条状部的形状为I字型，然而在其他的实施方式中，源极356与漏极358的形状可相反，或者皆为长条状或其他合适的形状，本发明不以此为限。另外，晶体管T32、T51、T52、T53与T54可与晶体管T42具有相同或相异的晶体管结构，晶体管T32、T42、T51、T52、T53与/或T54可为顶栅型晶体管结构或其他合适的晶体管结构。
第二辅助下拉单元236包含晶体管T33、T43、T61、T62、T63与T64，其中晶体管T43的线路布局可与图4的晶体管T42相同。晶体管T33的栅极与晶体管T43的栅极电性连接至晶体管T63的漏极与晶体管T64的源极。晶体管T33的源极通过电容C而电性连接至晶体管T21的栅极302，并且与晶体管T21的漏极308电性连接。晶体管T33的漏极电性连接低电源电压VSS。晶体管T43的源极电性连接栅极信号Gn，晶体管T43的漏极电性连接至晶体管T21的栅极302。晶体管T61的栅极电性连接晶体管T61的源极与晶体管T63的源极，并用以接收时脉信号LC2，其中时脉信号LC2的相位可与时脉信号LC1的相位实质相差180度。晶体管T61的漏极电性连接晶体管T62的源极与晶体管T63的栅极。晶体管T62的栅极电性连接晶体管T64的栅极，并用以接收输入信号Qn，晶体管T62的漏极与晶体管T64的漏极电性连接低电源电压VSS。
在一些实施方式中，晶体管T33、T43、T61、T62、T63与T64可与图4的晶体管T42具有相同或相异的晶体管结构。或者，晶体管T33、T43、T61、T62、T63与/或T64可为顶栅型晶体管结构或其他合适的晶体管结构。
图7为图2的移位暂存器210根据另一实施方式的上视示意图。图7与图4的不同处在于晶体管T11、T12、T31、T41与T42的方位。在图7中，晶体管T11、T12、T31、T41与T42的方位实质与晶体管T21相同，亦即图4的晶体管T11、T12、T31、T41与T42皆旋转了约90度或约270度。
详细而言，请参照图8A，其为图7的区域N的放大图。晶体管T11的源极326具有至少一条状部327a，且漏极328具有至少一条状部329a。举例而言，在图7中，源极326具有1个条状部327a，且漏极328具有2个条状部329a，然而本发明不以此为限。在其他的实施方式中，可依实际需求而选择条状部327a、329a的数量。图8A中，两相邻的源极326的条状部327a与漏极328的条状部329a之间具有通道长度(Channel length)L2的延伸方向D8。通道长度L2为通道层324在电流(或电子流)的流动方向上的长度，在本文中为条状部327a与329a之间的间距，而延伸方向D8即为条状部327a与329a之间电流(或电子流)的流动方向。延伸方向D8沿第一方向D1，换言之，延伸方向D8与第一方向D1实质平行或同方向。
从另一个角度来说明，源极326与漏极328之间更具有通道宽度(Channel width)W3，其为通道层324实质上垂直于通道长度L2的方向上的宽度。以图8A来看，通道长度L2的延伸方向D8沿着曲率中心轴线A(如图7所示)的延伸方向D2(在此实施方式中亦为第一方向D1)所占通道宽度W3的比例为50％以上。具体而言，以图8A来看，在区域P3与P4中，通道长度L2的延伸方向D8沿着第一方向D1(亦即延伸方向D2)，亦即在区域P3与P4中，延伸方向D8、第一方向D1与延伸方向D2实质平行或同方向。区域P3与P4的长度之和(W4+W4)占通道宽度W3的50％以上。至于本实施方式的晶体管T11的其他细节因与晶体管T21相似，因此便不再赘述。另外，晶体管T12的晶体管结构亦与T11相似，因此亦不再赘述。
请参照图8B，其为图7的区域O的放大图。晶体管T31的源极336具有至少一条状部337a，且漏极338具有至少一条状部339a。举例而言，在图7中，源极336具有3个条状部337a，且漏极338具有4个条状部339a，然而本发明不以此为限。在其他的实施方式中，可依实际需求而选择条状部337a、339a的数量。图8B中，两相邻的源极336的条状部337a与漏极338的条状部339a之间具有通道长度(Channel length)L3的延伸方向D9。通道长度L3为通道层334在电流(或电子流)的流动方向上的长度，在本文中为条状部337a与339a之间的间距，而延伸方向D9即为条状部337a与339a之间电流(或电子流)的流动方向。延伸方向D9沿第一方向D1，换言之，延伸方向D8与第一方向D1实质平行或同方向。
从另一个角度来说明，源极336与漏极338之间更具有通道宽度(Channel width)W5，其为通道层334实质上垂直于通道长度L3的方向上的宽度。以图8B来看，通道长度L3的延伸方向D9沿着曲率中心轴线A(如图7所示)的延伸方向D2(在此实施方式中亦为第一方向D1)所占通道宽度W5的比例为50％以上。具体而言，以图8B来看，在区域P5与P6中，通道长度L3的延伸方向D9沿着第一方向D1(亦即延伸方向D2)，亦即在区域P5与P6中，延伸方向D9、第一方向D1与延伸方向D2实质平行或同方向。区域P5与P6的长度之和(W6+W6)占通道宽度W5的50％以上。至于本实施方式的晶体管T31的其他细节因与晶体管T21相似，因此便不再赘述。另外，图7的晶体管T41与T42的晶体管结构亦与T21相似，因此亦不再赘述。
虽然在图7中，晶体管T11、T12、T21、T31、T41与T42具有相同的方位，但在其他的实施方式中，晶体管T11、T12、T31、T32、T33、T41、T42、T43、T51、T52、T53、T54、T61、T62、T63与/或T64具有与晶体管T21实质相同的方位，皆在本发明的范畴中。
请回到图2。在一些实施方式中，阵列基板100为可挠式基板，亦即基板110为可挠式材质，例如为聚亚酰胺(polyimide,PI)、聚碳酸酯(polycarbonate,PC)、聚醚砜(polyethersulfone,PES)、聚原冰烯(polynorbornene,PNB)、聚醚亚酰胺(polyetherimide,PEI)、聚苯并咪唑(poly(p-phenylene benzobisimidazole),PBI)、聚苯并恶唑(poly(p-phenylene benzobisoxazole),PBO)、聚对苯二甲酰对苯二胺(poly(p-phenylene terephthalamide),PPTA)或上述组合。阵列基板100可沿着曲率中心轴线A弯曲。
以下，将对于显示装置的比较例与上述的显示装置1的实施例进行比较与说明。图9为比较例的移位暂存器的上视示意图。在图9中，曲率中心轴线A的延伸方向D2与第一方向D1(如图4所示)为同方向。晶体管T21’包含栅极302’、通道层304’、源极306’与漏极308’。两相邻的源极306’的条状部与漏极308’的条状部之间具有通道长度的延伸方向D3’。延伸方向D3’与延伸方向D2实质垂直。亦即，图9的晶体管T21’相较于图4的晶体管T21实质旋转约90度。至于图9的其他细节与图4相似，因此便不再赘述。
图10A为图4中具不同通道长度与通道宽度的晶体管T21于阵列基板弯曲前与弯曲后之开启电流值的关系图，且图10B图9中具不同通道长度与通道宽度的晶体管T21’于阵列基板弯曲前与弯曲后的开启电流值的关系图。A组与A’组实施例中，通道长度为约4.5微米，通道宽度为约100微米；B组与B’组实施例中，通道长度为约4.5微米，通道宽度为约500微米；C组与C’组实施例中，通道长度为约4.5微米，通道宽度为约1000微米。在各组实施例中，阵列基板未弯曲时实质为平面状，而阵列基板弯曲的曲率半径为约2000毫米，源极与漏极之间的压差为约15伏特，栅极与源极之间的压差为约20伏特。
在图10A中，阵列基板弯曲后，开启电流会些微下降。通道宽度为100微米时，开启电流约下降3％；通道宽度为500微米时，开启电流约下降4％；而通道宽度为1000微米时，开启电流约下降14％。另外，在图10B的比较例中，阵列基板弯曲后，开启电流的下降幅度较大。通道宽度为100微米时，开启电流约下降6％；通道宽度为500微米时，开启电流约下降7％；而通道宽度为1000微米时，开启电流约下降18％。由上述数据可知，相对于比较例而言，当阵列基板具有晶体管T21的结构时，开启电流的损失较少，亦即本发明各实施例的晶体管结构能够有效地改善开启电流损失。
虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求范围所界定者为准。

Claims (17)

1.一种阵列基板，其特征在于，包含：
一基板，具有一显示区以及位于该显示区至少一侧的一周边区；
至少一扫描线；
至少一数据线，与该扫描线交错；
至少一像素单元，电性连接该扫描线与该数据线，其中该至少一像素单元设置于该基板的该显示区；以及
一栅极驱动电路，设置于该周边区，其中该栅极驱动电路包含多个移位暂存器，该等移位暂存器沿一第一方向依序设置于该基板上，并且至少一移位暂存器包含一上拉单元，该上拉单元包含：
一第一晶体管，用以输出一栅极信号至该扫描线，该第一晶体管包含：
一第一栅极与一第一通道层；以及
一第一源极与一第一漏极，与该第一栅极和该第一通道层对应设置，其中该第一源极与该第一漏极分别具有至少一条状部，其中该第一源极的该至少一条状部或该第一漏极的该至少一条状部朝向该扫描线的延伸方向延伸，且两相邻的该第一源极的条状部与该第一漏极的条状部之间具有一第一通道长度，该第一通道长度的延伸方向沿该第一方向，
该第一晶体管的该第一源极与该第一漏极之间具有一第一通道宽度，且该第一通道长度的延伸方向沿着该第一方向所占该第一通道宽度的比例为50％以上。
2.如权利要求1所述的阵列基板，其特征在于，该第一漏极更具有一连接部，连接该第一漏极的两条状部，且该第一漏极的两条状部与该第一源极的条状部沿该第一方向交错设置。
3.如权利要求1所述的阵列基板，其特征在于，该第一漏极的形状包含U字型，该第一源极的形状包含I字型。
4.如权利要求3所述的阵列基板，其特征在于，该第一源极的I字型朝该扫描线的延伸方向延伸。
5.如权利要求1所述的阵列基板，其特征在于，该第一漏极与该扫描线电性连接。
6.如权利要求1所述的阵列基板，其特征在于，该至少一移位暂存器更包含一输入单元，用以输出一驱动控制电压至该上拉单元的该第一晶体管的该第一栅极，该输入单元包含一第二晶体管，其中该第二晶体管包含：
一第二栅极和一第二通道层；以及
一第二源极和一第二漏极，与该第二栅极和该第二通道层对应设置，其中该第二源极与该第二漏极分别具有至少一条状部，两相邻的该第二源极的条状部与该第二漏极的条状部之间具有一第二通道长度，该第二通道长度的延伸方向沿该第一方向。
7.如权利要求6所述的阵列基板，其特征在于，该第一栅极电性连接至该第二漏极。
8.如权利要求1所述的阵列基板，其特征在于，该至少一移位暂存器更包含一下拉单元，用以将该上拉单元输出的该栅极信号下拉至一低电源电压。
9.如权利要求8所述的阵列基板，其特征在于，该下拉单元包含一第三晶体管，该第三晶体管包含：
一第三栅极和一第三通道层；以及
一第三源极和一第三漏极，与该第三栅极和该第三通道层对应设置，其中该第三源极与该第三漏极分别具有至少一条状部，两相邻的该第三源极的条状部与该第三漏极的条状部之间具有一第三通道长度，该第三通道长度的延伸方向沿该第一方向。
10.如权利要求8所述的阵列基板，其特征在于，该上拉单元的该第一晶体管的该第一漏极与该第一栅极电性连接至该下拉单元。
11.如权利要求1所述的阵列基板，其特征在于，该第一源极用以电性连接至一时脉信号源。
12.一种显示装置，其特征在于，包含：
一显示面板，具有沿一曲率中心轴线弯曲的一显示面，其中该显示面板包含：
一阵列基板，包含：
一基板，具有一显示区以及一周边区；
多条扫描线；
多条数据线，与该等扫描线交错；
多个像素单元，电性连接该等扫描线与该等数据线，其中该等像素单元设置于该基板的该显示区；以及
一栅极驱动电路，设置于该周边区，其中该栅极驱动电路包含至少一移位暂存器，该至少一移位暂存器包含一上拉单元，该上拉单元包含一第一晶体管，该第一晶体管包含：
一第一栅极与一第一通道层；以及
一第一源极与一第一漏极，与该第一通道层重叠设置，该第一漏极与对应的一扫描线电性连接，其中该第一源极与该第一漏极之间具有一第一通道宽度以及一第一通道长度，该第一通道长度的延伸方向沿着该曲率中心轴线延伸方向所占该第一通道宽度的比例为50％以上，其中该第一源极与该第一漏极分别具有至少一条状部，其中该第一源极的该至少一条状部或该第一漏极的该至少一条状部朝向该扫描线的延伸方向延伸；
一对向基板；以及
一显示介质，置于该阵列基板与该对向基板之间；以及
一背光模块，与该显示面板相对设置。
13.如权利要求12所述的显示装置，其特征在于，该第一源极与该第一漏极分别具有至少一I字型结构，且该I字型结构的延伸方向与该曲率中心轴线的夹角为85度至95度。
14.如权利要求12所述的显示装置，其特征在于，该等扫描线沿着该曲率中心轴线延伸方向依序设置于该基板上，或该等数据线沿着该曲率中心轴线延伸方向依序设置于该基板上。
15.如权利要求12所述的显示装置，其特征在于，该至少一移位暂存器更包含一输入单元，该输入单元包含一第二晶体管，其中该第二晶体管包含：
一第二栅极和一第二通道层；以及
一第二源极和一第二漏极，与该第二通道层重叠设置，且该第二漏极电性连接至该第一栅极，其中该第二源极与该第二漏极之间具有一第二通道宽度以及一第二通道长度，该第二晶体管的该第二通道长度的延伸方向沿着该曲率中心轴线延伸方向所占该第二通道宽度的比例为50％以上。
16.如权利要求12所述的显示装置，其特征在于，该至少一移位暂存器更包含一下拉单元，用以将该上拉单元输出的该栅极信号下拉至一低电源电压，该下拉单元包含一第三晶体管，该第三晶体管包含：
一第三栅极和一第三通道层；以及
一第三源极和一第三漏极，与该第三栅极和该第三通道层对应设置，其中该第三源极与该第三漏极之间具有一第三通道宽度以及一第三通道长度，该第三晶体管的该第三通道长度的延伸方向沿着该曲率中心轴线延伸方向所占该第三通道宽度比例为50％以上。
17.如权利要求12所述的显示装置，其特征在于，该第一源极用以电性连接至一时脉信号源。
CN201610935312.0A 2016-09-07 2016-11-01 阵列基板与应用其的显示装置 Active CN106816141B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105128968A TWI594223B (zh) 2016-09-07 2016-09-07 陣列基板與應用其之顯示裝置
TW105128968 2016-09-07

Publications (2)

Publication Number Publication Date
CN106816141A CN106816141A (zh) 2017-06-09
CN106816141B true CN106816141B (zh) 2019-10-22

Family

ID=59106066

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610935312.0A Active CN106816141B (zh) 2016-09-07 2016-11-01 阵列基板与应用其的显示装置

Country Status (4)

Country Link
US (1) US20180069031A1 (zh)
EP (1) EP3293730A1 (zh)
CN (1) CN106816141B (zh)
TW (1) TWI594223B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102576214B1 (ko) * 2018-06-28 2023-09-07 삼성디스플레이 주식회사 배선 기판 및 이를 포함하는 표시 장치
JP2023535853A (ja) * 2020-06-04 2023-08-22 京東方科技集團股▲ふん▼有限公司 表示基板、その製作方法、及び表示装置
US11900881B2 (en) 2020-06-04 2024-02-13 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, manufacturing method thereof, and display device
WO2022183313A1 (zh) * 2021-03-01 2022-09-09 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路和显示面板
CN112925136B (zh) * 2021-03-29 2023-03-10 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板
TWI774330B (zh) * 2021-04-21 2022-08-11 友達光電股份有限公司 閘極驅動裝置及顯示面板
US20240087536A1 (en) * 2021-12-22 2024-03-14 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and manufacturing method therefor, and display apparatus
WO2024065106A1 (zh) * 2022-09-26 2024-04-04 京东方科技集团股份有限公司 阵列基板及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1801488A (zh) * 2005-01-06 2006-07-12 三星电子株式会社 阵列基板与包含阵列基板的显示设备
CN101969060A (zh) * 2010-08-18 2011-02-09 友达光电股份有限公司 主动元件阵列基板、显示面板与修补方法
CN102714220A (zh) * 2009-11-25 2012-10-03 夏普株式会社 移位寄存器和显示装置
CN102760772A (zh) * 2012-05-21 2012-10-31 友达光电股份有限公司 晶体管结构以及驱动电路结构
JP5436049B2 (ja) * 2009-05-29 2014-03-05 三菱電機株式会社 シフトレジスタ回路、シフトレジスタ回路の設計方法及び半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100776768B1 (ko) * 2001-07-21 2007-11-16 삼성전자주식회사 액정표시패널용 기판 및 그 제조방법
KR101536218B1 (ko) * 2008-12-26 2015-07-13 삼성디스플레이 주식회사 게이트 구동회로, 이를 갖는 표시 장치 및 이 게이트 구동회로의 제조 방법
TWI393978B (zh) * 2009-07-14 2013-04-21 Au Optronics Corp 液晶顯示器及其移位暫存裝置
KR101828960B1 (ko) * 2010-03-02 2018-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 신호 출력 회로 및 시프트 레지스터
KR101893189B1 (ko) * 2011-09-09 2018-08-30 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
SG11201406630YA (en) * 2012-04-20 2015-01-29 Sharp Kk Display device
KR102147520B1 (ko) * 2013-07-29 2020-08-25 삼성디스플레이 주식회사 곡면표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1801488A (zh) * 2005-01-06 2006-07-12 三星电子株式会社 阵列基板与包含阵列基板的显示设备
JP5436049B2 (ja) * 2009-05-29 2014-03-05 三菱電機株式会社 シフトレジスタ回路、シフトレジスタ回路の設計方法及び半導体装置
CN102714220A (zh) * 2009-11-25 2012-10-03 夏普株式会社 移位寄存器和显示装置
CN101969060A (zh) * 2010-08-18 2011-02-09 友达光电股份有限公司 主动元件阵列基板、显示面板与修补方法
CN102760772A (zh) * 2012-05-21 2012-10-31 友达光电股份有限公司 晶体管结构以及驱动电路结构

Also Published As

Publication number Publication date
EP3293730A1 (en) 2018-03-14
TW201812723A (zh) 2018-04-01
TWI594223B (zh) 2017-08-01
CN106816141A (zh) 2017-06-09
US20180069031A1 (en) 2018-03-08

Similar Documents

Publication Publication Date Title
CN106816141B (zh) 阵列基板与应用其的显示装置
US10670930B2 (en) Liquid crystal display capable of preventing display defect and rubbing failure
TWI607364B (zh) 觸控顯示面板及其驅動方法
CN101140943B (zh) 阵列基底及具有该阵列基底的显示装置
KR101515383B1 (ko) 액정 표시 장치 및 이의 제조를 위한 광 마스크
US11178779B2 (en) Display device
US20160335973A1 (en) Display panel
CN107527599B (zh) 扫描驱动电路、阵列基板与显示面板
KR101501497B1 (ko) 액정 표시 장치
US9335591B2 (en) Array substrate, display panel and display device
US8643802B2 (en) Pixel array, polymer stablized alignment liquid crystal display panel, and pixel array driving method
CN106547127B (zh) 阵列基板、液晶显示面板和显示装置
CN104199222A (zh) 一种阵列基板、显示面板及显示装置
CN108962117B (zh) 一种可折叠的显示面板及可折叠显示装置
JP5771897B2 (ja) 液晶表示装置及びその駆動方法
JP5153011B2 (ja) 液晶表示装置
CN105929610B (zh) 一种阵列基板和包括其的液晶显示面板
CN107422502A (zh) 显示装置
CN105974686A (zh) 一种阵列基板以及显示面板
WO2012144174A1 (ja) 液晶表示装置
CN107229163A (zh) 宽窄视角可切换的液晶显示装置及驱动方法
KR20150133934A (ko) 표시 장치
JP6906066B2 (ja) 液晶表示パネル及び装置
CN111028801B (zh) 显示面板以及显示装置
US9429794B2 (en) Pixel unit, thin film transistor array substrate and liquid crystal display

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant