CN106803479B - 一种提高有效面积的碳化硅外延片的制备方法 - Google Patents

一种提高有效面积的碳化硅外延片的制备方法 Download PDF

Info

Publication number
CN106803479B
CN106803479B CN201611216550.2A CN201611216550A CN106803479B CN 106803479 B CN106803479 B CN 106803479B CN 201611216550 A CN201611216550 A CN 201611216550A CN 106803479 B CN106803479 B CN 106803479B
Authority
CN
China
Prior art keywords
reaction chamber
silicon carbide
silicon
source
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611216550.2A
Other languages
English (en)
Other versions
CN106803479A (zh
Inventor
赵志飞
李赟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN201611216550.2A priority Critical patent/CN106803479B/zh
Publication of CN106803479A publication Critical patent/CN106803479A/zh
Application granted granted Critical
Publication of CN106803479B publication Critical patent/CN106803479B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明公开了一种提高有效面积的碳化硅外延片的制备方法，包括如下步骤：步骤1，将用于外延的碳化硅衬底放置到碳化硅化学气相沉积设备的反应室中；步骤2，控制反应室缓慢达到设定压力和氢气流量，在氢气流中加热反应室至生长温度；步骤3，设置生长条件，开始生长碳化硅外延层；步骤4，缓慢提高反应室氢气流量和气压，在大流量氢气和较高压力气氛下冷却碳化硅衬底；步骤5，待反应室冷却后，抽反应室至高真空或者使用氩气反复置换，最后充填至大气压，取出碳化硅外延片。该制备方法采用不同硅源生长有效减少了最终外延层中浅划痕、三角形、基平面位错等类型的缺陷，提高了外延材料的可用面积。

Description

一种提高有效面积的碳化硅外延片的制备方法
技术领域
本发明涉及一种半导体器件制造技术领域，尤其涉及一种提高有效面积的碳化硅外延片的制备方法。
背景技术
碳化硅(SiC)具有宽带隙、高导热率、高击穿强度、高电子饱和漂移速度、高的硬度等优点，也有着很强的化学稳定性。这些优良的物理和电学性能使碳化硅在应用上具有很多优势，特别适合于高功率、高温和高频应用。近些年，随着碳化硅衬底价格的不断降低和器件工艺的逐步成熟，碳化硅外延材料和器件正在稳步而快速增长，在某些领域其正在逐步替代传统的硅和砷化镓材料。特别是在电力电子器件领域，其市场和应用范围在不断扩大。
碳化硅外延材料的可用面积是在实际应用中用来反映外延材料表面质量和缺陷水平的主要参数，其时实现器件高成品率的主要前提条件之一。因此，提高高碳化硅外延材料可用面积是提高其器件制备成品率的主要手段艺之一。然而，受制于碳化硅衬底晶体质量、表面加工工艺和外延工艺等因素的影响，外延材料中不可避免的存在一些诸如浅划痕、三角形、基平面位错等类型的缺陷，制约了可用面积的进一步提高，而这些缺陷导致不能制备出性能合格的器件或者制备出的器件性能随时间退化，进而影响了器件成品率的提高。
目前，国际上通用的在外延生长过程中引入高质量缓冲层，通过引入缓冲层可以有效地抑制上述浅划痕、三角形等缺陷，同时提高基平面位错缺陷向刃位错的转化率，进而提高外延材料的可用面积。国际上通用工艺其缓冲层和外延层采用同样硅源生长，然而，当前采用的工艺存在一些诸如缓冲层效果不佳、与生长速率等方面相冲突等问题。
因此，亟待解决上述问题。
发明内容
发明目的：本发明的目的是提供一种可有效减少最终外延层中浅划痕、三角形、基平面位错等类型的缺陷，进一步提高了外延材料的可用面积的碳化硅外延片的制备方法。
技术方案：为实现以上目的，本发明所述的一种提高有效面积的碳化硅外延片的制备方法，包括如下步骤：
步骤1，将用于外延的碳化硅衬底放置到碳化硅化学气相沉积设备的反应室中；
步骤2，控制反应室缓慢达到设定压力和氢气流量，在氢气流中加热反应室至生长温度；
步骤3，设置生长条件，开始生长碳化硅外延层，包括下述步骤：
(3.1)当反应室温度达到生长温度时，保持反应室温度、气体流量和压力恒定；
(3.2)向反应室通入硅源和碳源作为生长源，控制硅源、碳源和氢气的流量比，即硅氢比小于0.02％、碳硅比为0.8～1.2，并通入掺杂源，形成生长厚度为0.5～5μm，掺杂浓度为5E17～2E18cm-3的高掺缓冲层；
(3.3)将生长源中的硅源更换为含氯硅源，控制含氯硅源和氢气的流量比，即硅氢比小于0.08％、碳硅比为1～1.5，原位氢气刻蚀10～60s；
(3.4)向反应室通入生长源和掺杂源，根据生长外延结构设定生长源和掺杂源的具体流量值和生长时间，生长对应外延结构的碳化硅外延层；
步骤4，缓慢提高反应室氢气流量和气压，在大流量氢气和较高压力气氛下冷却碳化硅衬底；
步骤5，待反应室冷却后，抽反应室至高真空或者使用氩气反复置换，最后充填至大气压，取出碳化硅外延片。
本发明中的碳化硅外延片利用低碳硅比的硅源和碳源作为生长源，以及掺杂源，低速生长高质量碳化硅高掺缓冲层，有效抑制浅划痕、微管等各类缺陷；进一步在上述高掺缓冲层的基础上利用含氯硅烷高速生长对应外延结构的碳化硅外延层，有效减少了最终外延层中浅划痕、三角形、基平面位错等类型的缺陷，提高了外延材料的可用面积。
其中，所述步骤1中碳化硅衬底选取偏向<11-20>方向4°或者8°的4H碳化硅衬底，包括3～6英寸导电碳化硅衬底和半绝缘碳化硅衬底。
优选的，所述步骤2中控制反应室压力逐渐增大到80～150mbar和氢气流量逐渐增大到60～120L/min后保持不变，再逐渐增大反应室功率缓慢升高反应室温度至生长温度1550～1650℃。
再者，所述步骤3中硅源包括硅烷，碳源包括乙烯和丙烷，含氯硅源包括三氯氢硅和二氯氢硅。
优选的，所述掺杂源为n型掺杂源高纯氮气或者p型掺杂源三甲基铝。
进一步，所述步骤3中的外延结构包括JBS、PiN、JFET、MOSFET和探测器。
再者，所述步骤4中反应室中的氢气流量为生长时氢气流量的1.2倍，反应室中的压力为500-1000mbar。
有益效果：与现有技术相比，本发明具有以下显著优点：首先该碳化硅外延片利用低碳硅比的硅源和碳源作为生长源，以及掺杂源，低速生长高质量碳化硅高掺缓冲层，有效抑制浅划痕、微管等各类缺陷；进一步在上述高掺缓冲层的基础上利用含氯硅烷高速生长对应外延结构的碳化硅外延层，有效减少了最终外延层中浅划痕、三角形、基平面位错等类型的缺陷，提高了外延材料的可用面积；最后该制备方法工艺简单合理且兼容于现有外延工艺，适用于工艺推广。
附图说明
图1为本发明制备的外延材料以2×2mm2器件大小为标准的Candela测试结果。
具体实施方式
下面结合附图对本发明的技术方案作进一步说明。
本发明的一种提高有效面积的碳化硅外延片的制备方法，包括如下步骤：
步骤1，碳化硅衬底选取偏向<11-20>方向4°或者8°偏角的(0001)硅面4H碳化硅衬底，包括3～6英寸导电碳化硅衬底和半绝缘碳化硅衬底，并对其进行标准清洗，放置到的碳化硅化学气相沉积设备的反应室中；
步骤2，控制反应室缓慢达到设定压力和氢气流量，在氢气流中加热反应室至生长温度，具体步骤为：
(2.1)打开通向反应室的氢气开关，控制氢气流量逐渐增大到60～120L/min；
(2.2)同时控制反应室压力逐渐达到80～150mbar；
(2.3)同时逐渐增大反应室功率缓慢升高反应室温度至生长温度1550～1650℃。
步骤3，设置生长条件，开始生长碳化硅外延层，包括下述步骤：
(3.1)当反应室温度达到生长温度时，保持反应室温度、氢气流量和压力恒定；
(3.2)向反应室通入硅源和碳源作为生长源，其中硅源包括硅烷，碳源为气态碳氢化合物，包括乙烯和丙烷；控制硅源、碳源和氢气的流量比，即硅氢比小于0.02％、碳硅比为0.8～1.2，并通入掺杂源，即掺杂源为n型掺杂源高纯氮气或者p型掺杂源三甲基铝，形成生长厚度为0.5～5μm，掺杂浓度为5E17～2E18cm-3的高掺缓冲层；
(3.3)将生长源中的硅源更换为含氯硅源，该含氯硅源包括三氯氢硅和二氯氢硅，控制含氯硅源、碳源和氢气的流量比，即硅氢比小于0.08％、碳硅比为1～1.5，不进入反应室直接排空，原位氢气刻蚀10～60s；
(3.4)向反应室通入生长源和掺杂源，根据生长外延结构设定生长源和掺杂源的具体流量值和生长时间，生长对应外延结构的碳化硅外延层，其中外延结构包括JBS(结肖特基二极管)、PiN、JFET(结场效应晶体管)、MOSFET(金属氧化物半导体场效应晶体管)和探测器；
步骤4，在大流量氢气和较高压力气氛下冷却碳化硅衬底，具体步骤：
(4.1)当外延层生长结束后，关闭生长源、掺杂源和氮气的进入反应室的开关，停止生长；
(4.2)缓慢提高反应室氢气流量和气压，在大流量氢气和较高压力气氛下冷却碳化硅衬底，其中氢气流量为生长时氢气流量的1.2倍，反应室中的压力为800mbar；
步骤5，待反应室冷却后，抽反应室至高真空或者使用氩气反复置换，最后充填至大气压，取出碳化硅外延片。
实施例
一种提高有效面积的碳化硅外延片的制备方法，包括如下步骤：
步骤1，碳化硅衬底选取偏向<11-20>方向4°的(0001)硅面4H-SiC导电衬底并对其进行标准清洗，放置到的碳化硅化学气相沉积设备的反应室中；
步骤2，控制反应室缓慢达到设定压力和氢气流量，在氢气流中加热反应室至生长温度，具体步骤为：
(2.1)打开通向反应室的氢气开关，控制氢气流量逐渐增大到100L/min；
(2.2)同时控制反应室压力逐渐达到95mbar；
(2.3)同时逐渐增大反应室功率缓慢升高反应室温度至生长温度1640℃。
步骤3，设置生长条件，开始生长碳化硅外延层，包括下述步骤：
(3.1)当反应室温度达到生长温度1640℃时，保持反应室温度、氢气流量和压力恒定；
(3.2)向反应室通入流量流量为15ml/min硅烷和流量为5ml/min乙烯作为生长源，并通入流量为800ml/min n型掺杂源高纯氮气，形成生长厚度为1μm，掺杂浓度为1.2E18cm-3的高掺缓冲层；
(3.3)将生长源中的硅烷更换为三氯氢硅(TCS)，其中，三氯氢硅的流量为90ml/min、乙烯的流量为28ml/min及掺杂源高纯氮气的流量为20ml/min，不进入反应室直接排空，原位氢气刻蚀30秒；
(3.4)向反应室通入生长源和掺杂源，根据生长外延结构设定生长源和掺杂源的具体流量值和生长时间，生长JBS结构的碳化硅外延层；
步骤4，在大流量氢气和较高压力气氛下冷却碳化硅衬底，具体步骤：
(4.1)当外延层生长结束后，关闭生长源、掺杂源和氮气的进入反应室的开关，停止生长；
(4.2)缓慢提高反应室氢气流量和气压，在大流量氢气和较高压力气氛下冷却碳化硅衬底，其中氢气流量为生长时氢气流量的1.2倍，反应室中的压力为800mbar；
步骤5，待反应室冷却后，抽反应室至高真空或者使用氩气反复置换，最后充填至大气压，取出碳化硅外延片。
本专利提供的实施例中制备的外延材料以2×2mm2器件大小为标准的Candela测试结果列于附图1，通过数据可以看出可用面积达到98.52％，本发明的碳化硅外延片利用低碳硅比的硅源和碳源作为生长源，以及掺杂源，低速生长高质量碳化硅高掺缓冲层，有效抑制浅划痕、微管等各类缺陷；进一步在上述高掺缓冲层的基础上利用含氯硅烷高速生长对应外延结构的碳化硅外延层，有效减少了最终外延层中浅划痕、三角形、基平面位错等类型的缺陷，提高了外延材料的可用面积；最后该制备方法工艺简单合理且兼容于现有外延工艺，适用于工艺推广。

Claims (6)

1.一种提高有效面积的碳化硅外延片的制备方法，其特征在于，包括如下步骤：
步骤1，将用于外延的碳化硅衬底放置到碳化硅化学气相沉积设备的反应室中；
步骤2，控制反应室缓慢达到设定压力和氢气流量，在氢气流中加热反应室至生长温度；
步骤3，设置生长条件，开始生长碳化硅外延层，包括下述步骤：
(3.1)当反应室温度达到生长温度时，保持反应室温度、氢气流量和压力恒定；
(3.2)向反应室通入硅源和碳源作为生长源，控制硅源、碳源和氢气的流量比，即硅氢比小于0.02％、碳硅比为0.8～1.2，并通入掺杂源，形成生长厚度为0.5～5μm，掺杂浓度为5E17～2E18cm-3的高掺缓冲层；
(3.3)将生长源中的硅源更换为含氯硅源，控制含氯硅源、碳源和氢气的流量比，即硅氢比小于0.08％、碳硅比为1～1.5，不进入反应室直接排空，原位氢气刻蚀10～60s；
(3.4)向反应室通入生长源和掺杂源，根据生长外延结构设定生长源和掺杂源的具体流量值和生长时间，生长对应外延结构的碳化硅外延层；
步骤4，缓慢提高反应室氢气流量和气压，在大流量氢气和较高压力气氛下冷却碳化硅衬底，其中反应室中的氢气流量为生长时氢气流量的1.2倍，反应室中的压力为500-1000mbar；
步骤5，待反应室冷却后，抽反应室至高真空或者使用氩气反复置换，最后充填至大气压，取出碳化硅外延片。
2.根据权利要求1所述的提高有效面积的碳化硅外延片的制备方法，其特征在于：所述步骤1中碳化硅衬底选取偏向<11-20>方向4°或者8°的4H碳化硅衬底，包括3～6英寸导电碳化硅衬底和半绝缘碳化硅衬底。
3.根据权利要求1所述的提高有效面积的碳化硅外延片的制备方法，其特征在于：所述步骤2中控制反应室压力逐渐增大到80～150mbar和氢气流量逐渐增大到60～120L/min后保持不变，再逐渐增大反应室功率缓慢升高反应室温度至生长温度1550～1650℃。
4.根据权利要求1所述的提高有效面积的碳化硅外延片的制备方法，其特征在于：所述步骤3中硅源包括硅烷，碳源包括乙烯和丙烷，含氯硅源包括三氯氢硅和二氯氢硅。
5.根据权利要求1所述的提高有效面积的碳化硅外延片的制备方法，其特征在于：所述掺杂源为n型掺杂源高纯氮气或者p型掺杂源三甲基铝。
6.根据权利要求1所述的提高有效面积的碳化硅外延片的制备方法，其特征在于：所述步骤3中的外延结构包括JBS、PiN、JFET和MOSFET。
CN201611216550.2A 2016-12-26 2016-12-26 一种提高有效面积的碳化硅外延片的制备方法 Active CN106803479B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611216550.2A CN106803479B (zh) 2016-12-26 2016-12-26 一种提高有效面积的碳化硅外延片的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611216550.2A CN106803479B (zh) 2016-12-26 2016-12-26 一种提高有效面积的碳化硅外延片的制备方法

Publications (2)

Publication Number Publication Date
CN106803479A CN106803479A (zh) 2017-06-06
CN106803479B true CN106803479B (zh) 2019-06-14

Family

ID=58985080

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611216550.2A Active CN106803479B (zh) 2016-12-26 2016-12-26 一种提高有效面积的碳化硅外延片的制备方法

Country Status (1)

Country Link
CN (1) CN106803479B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107492482B (zh) * 2017-07-18 2019-11-22 李哲洋 一种提高碳化硅外延层载流子寿命的方法
CN108878257B (zh) * 2018-05-04 2020-09-22 中国电子科技集团公司第五十五研究所 一种降低碳化硅外延表面缺陷密度的方法
CN111270304A (zh) * 2020-03-27 2020-06-12 江苏超芯星半导体有限公司 一种制备4h碳化硅单晶的方法
CN111627797B (zh) * 2020-06-08 2022-06-10 中国电子科技集团公司第二十四研究所 一种提高半导体芯片键合可靠性的处理方法
CN112670165B (zh) * 2020-12-24 2022-11-01 南京百识电子科技有限公司 一种碳化硅外延底层的生长方法
CN114520143B (zh) * 2022-04-20 2023-07-28 浙江大学杭州国际科创中心 抑制双极型退化的碳化硅薄膜外延方法、碳化硅外延片
CN117248275A (zh) * 2023-11-20 2023-12-19 希科半导体科技(苏州)有限公司 碳化硅化学气相沉积外延方法和碳化硅外延片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103228827A (zh) * 2010-11-17 2013-07-31 新日铁住金株式会社 外延碳化硅单晶基板的制造方法
CN104867818A (zh) * 2015-04-02 2015-08-26 中国电子科技集团公司第十三研究所 一种减少碳化硅外延材料缺陷的方法
CN105826186A (zh) * 2015-11-12 2016-08-03 中国电子科技集团公司第五十五研究所 高表面质量碳化硅外延层的生长方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6387799B2 (ja) * 2014-11-14 2018-09-12 株式会社デンソー 半導体基板およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103228827A (zh) * 2010-11-17 2013-07-31 新日铁住金株式会社 外延碳化硅单晶基板的制造方法
CN104867818A (zh) * 2015-04-02 2015-08-26 中国电子科技集团公司第十三研究所 一种减少碳化硅外延材料缺陷的方法
CN105826186A (zh) * 2015-11-12 2016-08-03 中国电子科技集团公司第五十五研究所 高表面质量碳化硅外延层的生长方法

Also Published As

Publication number Publication date
CN106803479A (zh) 2017-06-06

Similar Documents

Publication Publication Date Title
CN106803479B (zh) 一种提高有效面积的碳化硅外延片的制备方法
CN107068539B (zh) 降低碳化硅外延基平面位错密度的方法
CN106711022B (zh) 一种生长掺杂界面清晰的碳化硅外延薄膜的制备方法
CN107492482B (zh) 一种提高碳化硅外延层载流子寿命的方法
CN100555660C (zh) 宽带隙氮化镓基异质结场效应晶体管结构及制作方法
JP5445694B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
CN106783540B (zh) 减少外延片表面划痕的方法
CN103715069B (zh) 一种减少碳化硅外延薄膜中缺陷的方法
CN106711031B (zh) 降低基平面位错对碳化硅外延层影响的方法
CN108166056A (zh) 一种能够有效降低碳化硅外延表面缺陷的生长方法
CN100497760C (zh) 高掺杂浓度的碳化硅外延生长的方法
CN105140102B (zh) 一种优化的在硅衬底上外延生长β-碳化硅薄膜的方法
CN101266999B (zh) 氮化镓基双异质结场效应晶体管结构及制作方法
CN106544643B (zh) 一种氮化物薄膜的制备方法
CN112701031B (zh) 一种碳化硅外延材料的缓冲层生长方法
CN104934318B (zh) 一种n型低缺陷碳化硅外延片的制备方法
CN112466745B (zh) 一种碳化硅外延生长的控制方法及碳化硅外延片
CN109097834A (zh) 多孔网状结构GaN单晶薄膜、其制备方法及应用
CN103422164A (zh) 一种N型4H-SiC同质外延掺杂控制方法
CN105244255A (zh) 一种碳化硅外延材料及其生产方法
CN104091759B (zh) 一种蓝宝石衬底AlN外延层高电子迁移率晶体管生长方法
CN105442045A (zh) 低杂质浓度半绝缘GaN单晶及其制备方法与应用
CN104966767B (zh) 一种GaN基发光二极管外延片的生长方法
CN105006427B (zh) 一种利用低温过渡层生长高质量氮化镓外延结构的方法
CN102064187B (zh) 一种碳化硅同质pin微结构材料及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant