CN106796958A - 薄膜晶体管及其制作方法 - Google Patents
薄膜晶体管及其制作方法 Download PDFInfo
- Publication number
- CN106796958A CN106796958A CN201580049981.1A CN201580049981A CN106796958A CN 106796958 A CN106796958 A CN 106796958A CN 201580049981 A CN201580049981 A CN 201580049981A CN 106796958 A CN106796958 A CN 106796958A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- pattern
- tft
- protection
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 87
- 238000002360 preparation method Methods 0.000 title claims description 39
- 239000010408 film Substances 0.000 claims abstract description 114
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 150000004767 nitrides Chemical class 0.000 claims abstract description 29
- 239000012528 membrane Substances 0.000 claims description 82
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 238000003780 insertion Methods 0.000 claims description 12
- 230000037431 insertion Effects 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 8
- 229910052725 zinc Inorganic materials 0.000 claims description 8
- 239000011701 zinc Substances 0.000 claims description 8
- 150000001875 compounds Chemical class 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 230000000694 effects Effects 0.000 claims description 6
- 229910017464 nitrogen compound Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 150000002830 nitrogen compounds Chemical class 0.000 claims description 5
- 239000011787 zinc oxide Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 108090000765 processed proteins & peptides Proteins 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- NCMAYWHYXSWFGB-UHFFFAOYSA-N [Si].[N+][O-] Chemical class [Si].[N+][O-] NCMAYWHYXSWFGB-UHFFFAOYSA-N 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910010282 TiON Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- -1 silica Compound Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供薄膜晶体管。上述薄膜晶体管包括：基板；活性图案，配置于上述基板上，包括氮化物；保护图案，配置于上述活性图案上，包括非氮化物；栅电极，与上述活性电极重叠；以及栅极绝缘膜，形成于上述栅电极及上述活性图案之间。
Description
技术领域
本发明涉及薄膜晶体管及其制作方法，更详细地，薄膜晶体管及其制作方法包括：活性图案，由氮化物形成；以及保护图案，配置于上述活性图案上，由非氮化物形成。
背景技术
最近，显示器面前处于大面积化、最高分辨率(HUD，Ultra High Definition)化、高速驱动化，并且，具有对于能够适用于可穿戴设备(wearable device)等的柔性显示器的要求。以往的非晶质硅半导体元件(Amorphous Si TFT)具有低的移动度(0.5cm2/Vs以下)，因此，很难使用非晶质硅半导体元件来实现大面积及最高分辨率的显示器，并很难体现柔性显示器装置。
为了解决上述问题，正在进行着对于有机薄膜晶体管、氧化物薄膜晶体管等的研究。例如，在韩国专利公开公报10-2011-0095530(申请号10-2010-0015052)公开了减少工作电压，为了制作工序的简化而包括在上部具有凹陷区域的绝缘膜及配置于上述栅极绝缘膜的上述凹陷区域内的有机半导体层的有机薄膜晶体管。
作为另一例，在韩国专利公开公报10-2008-0054941(申请号10-2006-0127671)中公开了为了防止在大面积显示装置发生的信号延迟，为使化合物半导体层和源/漏电极良好地接触，而由第一导电层和第二导电层形成源/漏电极的技术，上述第二导电层由低电阻形成。
发明内容
本发明要解决的技术问题
本发明所要解决的第一技术问题在于，提供高可靠性的薄膜晶体管及其制作方法。
本发明所要解决的再一技术问题在于，提供高移动度的薄膜晶体管及其制作方法。
本发明所要解决的另一技术问题在于，提供收益率得到提高的薄膜晶体管的制作方法。
本发明所要解决的技术问题并不局限于上述技术问题。
技术方案
为了解决上述技术问题，本发明提供薄膜晶体管。
根据一实施例，薄膜晶体管可包括：基板；活性图案(active pattern)，配置于上述基板上，包括氮化物(nitride)；保护图案，配置于上述活性图案上，包括非氮化物(nonnitride)；栅电极，与上述活性电极重叠；以及栅极绝缘膜，形成于上述栅电极及上述活性图案之间。
根据一实施例，上述保护图案可由半导体性非氮化物形成，上述活性图案具有大于上述保护图案的移动度。
根据一实施例，上述薄膜晶体管可包括：钝化膜，覆盖上述保护图案；源电极，贯通上述钝化膜，与靠近上述栅电极一侧的上述保护图案的一部分相接触；以及漏电极，贯通上述钝化膜，与靠近上述栅电极一侧的上述保护图案的一部分相接触。
根据一实施例，上述薄膜晶体管还可包括上述栅电极一侧的源电极及上述栅电极另一侧的漏电极，上述源电极及上述漏电极分别与靠近上述栅电极的上述一侧及上述另一侧的上述保护图案的一部分相接触。
根据一实施例，上述活性图案可配置于上述保护图案及上述栅电极之间。
根据一实施例，上述保护图案可配置于上述活性图案及上述栅电极之间。
根据一实施例，上述活性图案可由第一元素、第二元素及氮的化合物形成，上述保护图案由上述第一元素及上述第二元素的化合物形成。
根据一实施例，上述第一元素可包括锌，上述第二元素包括氧。
根据一实施例，上述保护图案的厚度可以小于上述活性图案的厚度。
根据一实施例，上述保护图案可以与上述活性图案直接接触(directlycontact)。
为了解决上述技术问题，本发明提供薄膜晶体管的制作方法。
根据一实施例，上述薄膜晶体管的制作方法可包括：在基板上形成包括氮化物的活性膜的步骤；在上述活性膜上形成包括非氮化物的保护膜的步骤；以及按上述保护膜及上述活性膜依次形成图案，来形成层叠于上述基板上的活性图案及保护图案的步骤，上述保护膜从用于上述活性膜的形成图案的溶液工序保护上述活性膜。
根据一实施例，上述活性膜利用可包括第一元素的第一源、包括第二元素的第二源及包括氮的第三源形成，上述保护膜利用上述第一元素及上述第二元素来与通过上述活性膜的制作方法相同制作方法形成。
根据一实施例，在上述薄膜晶体管的制作方法中，在形成上述活性膜之前，还可包括：在上述基板上形成栅电极的步骤；以及在栅电极上形成栅极绝缘膜的步骤。
根据一实施例，在上述薄膜晶体管的制作方法中，在形成上述活性膜之后，还可包括：在上述保护图案上形成栅极绝缘膜的步骤；以及在上述栅极绝缘膜上形成栅电极的步骤。
根据一实施例，上述薄膜晶体管的制作方法可包括：在基板上形成包括氮氧化物的活性膜的步骤；在上述活性膜上形成保护膜的步骤，上述保护膜包括金属氧化物，且具有小于上述活性膜的厚度，并具有小于上述活性膜的移动度；以及利用溶液工序来依次使上述保护膜及上述活性膜形成图案的步骤，上述保护膜从上述溶液工序保护上述活性膜。
根据一实施例，上述活性膜及上述保护膜可通过相同工序来制作，在上述活性膜中的金属和在上述保护膜中的金属相同。
根据一实施例，使上述保护膜及上述活性膜形成图案的步骤可包括在上述保护膜及上述活性膜上形成光阻图案的步骤，上述保护膜从对上述光阻图案进行冲洗的溶液工序保护上述活性膜。
根据一实施例，使上述保护膜及上述活性膜形成图案的步骤可包括：在上述保护膜及上述活性膜形成光阻图案的步骤，上述保护膜将上述光阻图案用作掩膜，以此从对上述保护膜及上述活性膜进行蚀刻的溶液工序保护上述活性膜的过蚀刻现象。
根据一实施例，上述活性膜可包括锌氧氮化物，上述保护膜包括锌氧化物。
根据一实施例，上述保护膜可由半导体性金属氧化物形成。
根据一实施例，上述薄膜晶体管的制作方法还可包括形成与上述活性膜隔开的栅电极的步骤，借助向上述栅电极施加的电压，在上述活性膜内限定性地形成通道，在上述保护膜内不形成通道。
有益效果
本发明实施例的薄膜晶体管可包括：活性图案，由氮化物形成；以及保护图案，配置于上述活性图案上，由非氮化物形成。借助上述保护图案，可从上述活性图案的制作工序中所使用的溶液等保护上述活性图案，借助上述活性图案中的氮，可提高移动度。由此，可提供高可靠性及高移动度的薄膜晶体管。
附图说明
图1a为用于说明本发明一实施例的薄膜晶体管的图。
图1b为用于说明本发明一实施例的变形例的薄膜晶体管的图。
图2为用于说明本发明一实施例的薄膜晶体管的制作方法的流程图。
图3及图4为用于说明本发明一实施例的薄膜晶体管的制作方法的工序剖视图。
图5为用于说明本发明另一实施例的薄膜晶体管的图。
图6为用于说明本发明另一实施例的薄膜晶体管的制作方法的流程图。
图7及图8为用于说明本发明另一实施例的薄膜晶体管的制作方法的工序剖视图。
图9为用于说明本发明实施例的薄膜晶体管的电流电压特性的图表。
图10为用于说明本发明实施例的薄膜晶体管的移动度的图表。
图11为用于说明本发明实施例的薄膜晶体管的显示装置的框图。
具体实施方式
以下，参照附图，详细说明本发明的优选实施例。但是，本发明的技术思想并不局限于在此说明的实施例，而是可具体化成其他形态。反而，上述实施例为使在此介绍的实施例中公开的内容变得完整而且向本发明所述技术领域的普通技术人员充分传递本发明的思想而提供。
在本说明书中，当提及一种结构要素在另一种结构要素上的情况下，这意味着直接形成于另一结构要素上或者在之间隔着第三结构要素。并且，在图中，膜及区域的厚度为了有效说明所记述的内容而被放大。
并且，在说明书中的多种实施例中，第一、第二、第三等的术语仅为了记述多种结构要素而使用，这些结构要素并不局限于上述术语。这些术语仅用于区分一种结构要素和其他结构要素。因此，在一个实施例中所提及的第一结构要素可在另一实施例中提及。在此说明并例示的各个实施例包括与其互补的实施例。并且，在说明书中，“和/或”包括在前后罗列的结构要素中的至少一个。
在说明书中，只要在文脉上并未特殊表示，单数的表现包括复数的表现。并且，“包括”或“具有”等术语用于整理在说明书中记载的特征、数字、步骤、结构要素或这些的组合的存在，而并非排除一个或一个以上的其他特征或数字、步骤、结构要素或这些组合的存在或附加可能性。并且，在本说明书中，“连接”包括多个结构要素的间接连接及直接连接。
并且，以下，在说明本发明的过程中，在判断为对于相关的公知功能或结构的具体说明使本发明的主旨不清楚的情况下，将省略对其的详细说明。
图1a为用于说明本发明一实施例的薄膜晶体管的图。
参照图1a，本发明一实施例的薄膜晶体管可包括基板100上的栅电极110、栅极绝缘膜120、活性图案132、保护图案142、漏电极150d及源电极150s。
上述基板100可以为玻璃基板。与此不同，上述基板100可以为塑料基板、硅基板或化合物半导体基板。上述基板100可以为柔性基板。
上述栅电极110可配置于上述基板100上。上述栅电极110可以为金属。例如，上述栅电极230可以由镍(Ni)、铬(Cr)、钼(Mo)、铝(Al)、肽(Ti)、铜(Cu)、钨(W)及这些的合金。上述栅电极230可以为利用上述金属的单一膜或多重膜。例如，上述栅电极230可以为钼、铝及钼依次层叠的三重膜或者肽和铜依次层叠的双重膜。或者，由肽和铜的合金形成的单一膜。或者，上述栅电极230可由透明的导电性物质形成。
上述栅极绝缘膜120可配置于上述栅电极110上。上述栅极绝缘膜120可由如硅氧化物、硅氮化物、硅氮氧化物或金属氧化物的介质材料(例如，铝氧化物或氧化铪)等形成。
上述活性图案132可配置于上述栅极绝缘膜120上。上述活性图案132隔着上述栅极绝缘膜120与上述栅电极110隔开及重叠。
上述活性图案132可由氮化物形成。根据一实施例，上述活性图案132可由包括第一元素、第二元素及氮的化合物形成。例如，上述第一元素包括金属(例如，锌、锡、铟(In)或肽(Ti))，在上述第二元素包括氧(O)的情况下，上述活性图案132可由金属氮氧化物(例如，ZnON、SnON、InON或TiON)形成。
如上所述，在本发明实施例的上说活性图案132由氮及金属的化合物形成的情况下，通过金属和氮的结合，有效质量(effective mass)有可能会减少。由此，上述活性图案132可以具有高的移动度。
上述保护图案142可配置于上述活性图案132上。由此，上述活性图案132可配置于上述保护图案142及上述栅电极110之间。上述保护图案142的厚度可以小于上述活性图案132的厚度。
上述保护图案142可以与上述活性图案132不同的物质形成。具体地，上述保护图案142可由半导体性非氮化物(non-nitride)形成。如上所述，在上述活性图案132由包含上述第一元素、第二元素及氮的化合物形成的情况下，上述保护图案142可由上述第一元素及上述第二元素的化合物形成。例如，如上所述，在第一元素包括金属(例如，锌)，上述第二元素包括氧的情况下，上述活性图案132包括ZnON，上述保护图案142包括ZnO。
上述源电极150s可以与靠近上述栅电极110的一侧的上述保护图案142的一部分相连接。上述漏电极150d可以与靠近上述栅电极110的另一侧的上述保护图案142的一部分相连接。根据一实施例，上述源电极150s及上述漏电极150d可直接与上述保护图案142的上部面相接触。并且，根据一实施例，上述源电极150s及上述漏电极150d可分别与上述栅电极110的两侧的上述活性图案132的侧面直接接触。
上述源电极150s及上述漏电极150d可由镍、铬、钼、铝、肽、铜、钨及这些的合金形成。上述源电极150s和上述漏电极150d可以为利用上述金属的单一膜或多重膜。或者，上述源电极150s及上述漏电极150d可以为透明的导电性物质形成。
根据本发明的实施例，如上所述，因基于在上述活性图案132所包含的氮的有效质量减少效果，上述活性图案132可以具有高于不包含氮的上述保护图案142的移动度，如上所述，上述保护图案142的厚度可以小于上述活性图案132的厚度。由此，实际上，本发明一实施例的薄膜晶体管的通道形成于具有高移动度的上述活性图案132内，从而可以提供高移动度的薄膜晶体管。
并且，根据本发明的实施例，上述保护图案142配置于上述活性图案132上，并可直接与上述活性图案132的上部面相接触。由此，可使上述活性图案132从上述活性图案132的制作工序中所使用的溶液等受损的程度最小化。由此，防止上述活性图案132的劣化，从而可以提供高可靠性的薄膜晶体管。
与上述本发明一实施例的薄膜晶体管不同，根据本发明一实施例的变形例，在保护图案上形成钝化膜，源/漏电极贯通上述钝化膜与上述保护图案相连接。参照图1b，说明上述情况。
图1b为用于说明本发明一实施例的变形例的薄膜晶体管的图。
参照图1b，本发明一实施例的变形例的薄膜晶体管可包括基板100、栅电极110、栅极绝缘膜120、活性图案132、保护图案142、钝化膜145、漏电极152d及源电极152s。
上述基板100、上述栅电极110、上述栅极绝缘膜120、上述活性图案132及上述保护图案142可分别与参照图1a说明的基板100、栅电极110、栅极绝缘膜120、活性图案132及保护图案142相对应。
上述钝化膜145可配置于上述保护图案142上。上述钝化膜145可由硅氧化物、硅氮化物或硅氮氧化物形成。
上述源电极152s可贯通上述钝化膜145来与靠近上述栅电极110的一侧的上述保护图案142的一部分相连接。上述漏电极152d可贯通钝化膜145来与靠近上述栅电极110的另一侧的上述保护图案142的一部分相连接。上述源电极152s及上述漏电极152d与上述保护图案142直接接触，可以与上述活性图案132不接触。由此，在打开(turn-on)本发明一实施例的变形例的薄膜晶体管的情况下，如参照图1进行的说明，载体(carrier)通过由半导体性非氮化物形成的上述保护图案142来在上述源电极152s及上述漏电极152d之间移动。
或者，如图1b所示，上述源电极152及上述漏电极152d可贯通上述保护图案142来直接与上述活性图案132相接触。
以下，说明本发明一实施例及以实施例的变形例的薄膜晶体管的制作方法。
图2为用于说明本发明一实施例的薄膜晶体管的制作方法的流程图，图3及图4为用于说明本发明一实施例的薄膜晶体管的制作方法的工序剖视图。
参照图2及图3，栅电极110可形成于基板100上(步骤S110)。如参照图1a进行的说明，上述基板100可以为玻璃基板、塑料基板或半导体基板。栅极绝缘膜120可形成于上述栅电极110上(步骤S120)。
活性膜130可形成于上述栅极绝缘膜120。上述活性膜130可包括氮化物。根据一实施例，如参照图1进行的说明，上述活性膜130可由包含第一元素、第二元素及氮的化合物形成。在此情况下，形成上述活性膜130的步骤可包括：准备包含上述第一元素的第一源(source)、包含上述第二元素的第二源及包含氮的第三源的步骤；以及利用上述第一源至第三源来在上述栅极绝缘膜120上蒸镀上述活性膜130的步骤。
保护膜140可形成于上述活性膜130上(步骤S140)。上述保护膜140可包含非氮化物。如上所述，在上述活性膜130利用上述第一源至第三源形成的情况下，上述保护膜140利用在上述活性膜130的制作所使用的第一源及第二源来通过与上述活性膜130的制作方法相同的制作方法形成。例如，在上述活性膜130通过包含锌的源、包含氧的源及包含氮的源的化学气相蒸镀法形成的情况下，上述保护膜140可通过包含锌的源及包含氧的源的化学气相蒸镀法形成。由此，用于形成上述活性膜130及上述保护膜140的源的种类减少，从而源的管理变得简单，工序效率性会提高，且制作费用会减少。
参照图2及图4，上述保护膜140及上述活性膜130依次被形成图案，从而可形成活性图案132及上述活性图案132上的保护图案142(步骤S150)。上述保护膜140及上述活性膜130同时被形成图案，上述活性图案132及上述保护图案142的宽度实际上相同。并且，上述活性图案132的侧壁及上述保护图案142的侧壁可以形成共面(coplanar)。
上述保护膜140可从用于使上述活性膜130形成图案的溶液工序保护上述活性膜130。例如，在上述保护膜140上形成光阻图案的情况下，上述保护膜140可从用于冲洗(develop)上述光阻图案的溶液防止上述活性膜130的损伤。作为另一例，在利用上述光阻图案来使上述保护膜140及上述活性膜130形成图案的情况下，上述保护膜140可从用于蚀刻上述保护膜140和/或上述活性膜130的溶液工序防止上述活性膜130的过蚀刻。由此，上述活性图案132的特性及上述活性图案132的制作收益率得到提高，并可容易地形成相对微细大小的上述活性图案132。
在省略上述保护膜140的情况下，上述活性膜130可从用于对光阻图案进行清洗的溶液工序和/或用于蚀刻上述活性膜130的溶液工序中受损。由此，活性图案的特性及制作收益率会降低，且很难制作具有相对微细大小的活性图案。
但是，如上所述，根据本发明的实施例，借助上述保护膜140，可从用于上述活性膜130的形成图案的溶液工序保护上述活性膜130。由此，可提供高可靠性及高集成度的薄膜晶体管。
之后，参照图1a及图2，在上述活性图案132及上述保护图案142上可形成源/漏电极层。上述源/漏电极层被形成图案，从而可以形成与上述栅电极110的两侧的上述保护图案142的一部分相接触的源电极150s及漏电极150d。
说明本发明一实施例的变形例的薄膜晶体管的制作方法。
参照图1b，通过参照上述图3及图4说明的方法依次形成基板100上的栅电极110、上述栅电极110上的栅极绝缘膜120、上述栅极绝缘膜120上的活性图案132及上述活性图案132上的保护图案142。
钝化膜145可形成于上述保护图案142上。上述钝化膜145被形成图案，从而可以形成露出上述栅电极110两侧的上述保护图案142的一部分的开口部(openings)。形成填充上述开口部的源/漏电极层之后，上述源/漏电极层被形成图案，从而可以形成源电极152s及漏电极152d。
与上述本发明一实施例及其变形例不同，根据本发明的另一实施例，栅电极可配置于活性图案上。参照图5至图8说明上述情况。
图5为用于说明本发明另一实施例的薄膜晶体管的图。
参照图5，本发明另一实施例的薄膜晶体管可包括基板200上的活性图案212、保护图案222、栅极绝缘膜230、栅电极240、钝化膜250、源电极260s及漏电极260d。
上述基板200可以为参照图1a说明的基板100。
如参照图1a说明的活性图案132，上述活性图案212可由氮化物形成。例如，上述活性图案132可包含在ZnON、SnON、InON或TiON的至少一种。
上述保护图案222可配置于上述活性图案212上。如参照图1a说明的保护图案142，上述保护图案222可由半导体性非氮化物形成。例如，在上述活性图案212包含ZnON的情况下，上述保护图案222可包含ZnO。上述保护图案222的厚度可以小于上述活性图案212的厚度。
上述栅极绝缘膜230可覆盖上述活性图案212及上述保护图案222。上述栅极绝缘膜230可由与参照图1a说明的栅极绝缘膜120相同的物质形成。
上述栅电极240以与上述活性图案212重叠的方式配置于上述栅极绝缘膜230上。上述栅电极240可由与参照图1a说明的栅电极110相同的物质形成。
钝化膜250可配置于上述栅电极240。上述钝化膜250可由绝缘性物质(例如，硅氧化物、硅氮化物或硅氮氧化物)形成。
上述源电极260s可贯通上述钝化膜250来与靠近上述栅电极240一侧的上述保护图案222的一部分相连接。上述漏电极260d可贯通上述钝化膜250来与靠近上述栅电极240的另一侧的上述保护图案222的一部分相连接。根据一实施例，上述源电极260s及上述漏电极260d可以与上述保护图案222的上部面直接接触，不与上述活性图案212相接触。或者，与图5不同，上述源电极260s及上述漏电极260d可贯通上述保护图案222来与上述栅电极240两侧的上述活性图案212的一部分直接接触。
以下，说明上述本发明另一实施例的薄膜晶体管的制作方法。
图6为用于说明本发明另一实施例的薄膜晶体管的制作方法的流程图。图7及图8为用于说明本发明另一实施例的薄膜晶体管的制作方法的工序剖视图。
参照图6及图7，在基板200上可形成包括氮化物的活性膜210(步骤S210)。上述活性膜210可通过与参照图2及图3说明的活性膜130相同的方法形成。
在上述活性膜210上可以形成包含非氮化物的保护膜220(步骤S220)。上述保护膜220可通过与参照图2及图3说明的保护膜140相同的方法形成。
参照图6及图7，上述保护膜220及上述活性膜210依次被形成图案，从而可以形成活性图案212及上述活性图案212上的保护图案222(步骤S230)。上述保护膜220及上述活性膜210可通过参照图2及图3说明的保护膜140及活性膜130的形成图案方法相同的方法被形成图案。如参照图2及图4进行的说明，上述保护膜220可从用于上述活性膜210的形成图案的溶液工序保护上述活性膜210。
之后，参照图5及图6，可形成覆盖上述保护图案222及上述活性图案212的栅极绝缘膜230(步骤S240)。栅电极240以与上述活性图案212重叠的方式形成于上述栅极绝缘膜230上(步骤S250)。
在上述栅电极240形成钝化膜250之后，贯通上述钝化膜250，来形成与上述栅电极240两侧的上述保护图案222的一部分相连接的源电极260s及漏电极260d(步骤S260)。
以下，说明本发明实施例的薄膜晶体管的特性评价结果。
图9为用于说明本发明实施例的薄膜晶体管的电流电压特性的图表。图10为用于说明本发明实施例的薄膜晶体管的移动度的图表。
参照图9及图10，利用包含ZnON的活性图案及包含上述ZnON活性图案上的ZnO的保护图案来制作本发明实施例的薄膜晶体管。测定结果，具有-1.19V的threshold voltage、56.4cm2/Vs的saturation mobility及0.51V/decade的sub-threshold voltage swing。即，利用包含氮化物的活性图案及包含非氮化物的保护图案来提供高可靠性及高移动度的薄膜晶体管。
上述本发明实施例的薄膜晶体管可用于显示装置。以下，说明包括本发明实施例的薄膜晶体管和/或根据其制作方法制作的薄膜晶体管。
图11为用于说明本发明实施例的薄膜晶体管的显示装置的框图。
参照图11，包括本发明实施例的有机发光元件的显示装置包括显示部300、时序控制器310、栅电极驱动部330、数据驱动部340及电源部350。
上述显示部100可包括：栅电极线；数据线，与上述栅电极线交叉而成；以及像素单元，形成于上述栅电极线和上述数据线交叉而成的区域。
上述像素单元可包括至少一个本发明实施例的薄膜晶体管。上述像素单元可包括有机发光二极管或液晶层。在上述像素单元中的本发明实施例的薄膜晶体管可体现为PMOS、NMOS。
上述山脊线可向上述刑诉单元供给从上述栅电极驱动部330接收的栅电极信号(GS)。响应上述栅电极信号，上述像素单元中的本发明实施例的薄膜晶体管会开启。上述数据线可供给从上述数据驱动部340供给的显示数据电压(DDV)。
上述时序控制器310从外部接收数据信号(I-data)来向上述数据驱动部340供给，基于从外部接收的信号，可分别向上述栅电极驱动部330和上述数据驱动部340供给栅电极控制信号(GCS)及数据控制信号(DCS)。
上述电源部350向上述栅电极驱动部330供给栅电极导通电压(VON)/栅电极截止电压(VOFF)，向上述数据驱动部340供给模拟驱动电压(AVDD)，并可向上述显示部100供给驱动电压(VDD)及公共电压(Vcom)。
图11中，本发明实施例的薄膜晶体管用于显示装置，但是并不局限于此，本发明实施例的薄膜晶体管可用于多种电子元件。
以上，通过优选实施例详细说明本发明，但是，本发明的范围并不局限于上述实施例，本发明的范围需要通过发明要求保护范围解释。并且，只要是本发明所属技术领域的普通技术人员，均可在不超出本发明的发明要求保护范围的情况下可进行多种修改和变形。
工业实用性
本发明实施例的薄膜晶体管及根据本发明实施例的薄膜晶体管的制作方法制作的薄膜晶体管可适用于TV、智能手机、平板电脑、可佩带元件等多种电子设备。
Claims (20)
1.一种薄膜晶体管，其特征在于，包括：
基板；
活性图案，配置于上述基板上，包括氮化物；
保护图案，配置于上述活性图案上，包括非氮化物；
栅电极，与上述活性图案重叠；以及
栅极绝缘膜，形成于上述栅电极与上述活性图案之间。
2.根据权利要求1所述的薄膜晶体管，其特征在于，
上述保护图案由半导体性非氮化物形成，
上述活性图案具有大于上述保护图案的移动度。
3.根据权利要求1所述的薄膜晶体管，其特征在于，还包括：
钝化膜，覆盖上述保护图案；
源电极，贯通上述钝化膜，与靠近上述栅电极的一侧的上述保护图案的一部分相接触；以及
漏电极，贯通上述钝化膜，与靠近上述栅电极的另一侧的上述保护图案的一部分相接触。
4.根据权利要求1所述的薄膜晶体管，其特征在于，
还包括上述栅电极的一侧的源电极及上述栅电极的另一侧的漏电极，
上述源电极及上述漏电极分别与靠近上述栅电极的上述一侧及上述另一侧的上述保护图案的一部分相接触。
5.根据权利要求1所述的薄膜晶体管，其特征在于，上述保护图案配置于上述活性图案与上述栅电极之间。
6.根据权利要求1所述的薄膜晶体管，其特征在于，
上述活性图案由第一元素、第二元素及氮的化合物形成，
上述保护图案由上述第一元素及上述第二元素的化合物形成。
7.根据权利要求6所述的薄膜晶体管，其特征在于，上述第一元素包括锌，上述第二元素包括氧。
8.根据权利要求1所述的薄膜晶体管，其特征在于，上述保护图案的厚度小于上述活性图案的厚度。
9.根据权利要求1所述的薄膜晶体管，其特征在于，上述保护图案与上述活性图案直接接触。
10.一种薄膜晶体管的制作方法，其特征在于，
包括：
在基板上形成包含氮化物的活性膜的步骤；
在上述活性膜上形成包含非氮化物的保护膜的步骤；以及
按上述保护膜及上述活性膜的顺序依次形成图案，来形成层叠于上述基板上的活性图案及保护图案的步骤，
上述保护膜在用于使上述活性膜形成图案的溶液工序中保护上述活性膜。
11.根据权利要求10所述的薄膜晶体管的制作方法，其特征在于，
上述活性膜利用包含第一元素的第一源、包含第二元素的第二源及包含氮的第三源而成，
上述保护膜利用上述第一源及上述第二源并通过与上述活性膜的制作方法相同的制作方法制作而成。
12.根据权利要求10所述的薄膜晶体管的制作方法，其特征在于，在形成上述活性膜之前，还包括：
在上述基板上形成栅电极的步骤；以及
在上述栅电极上形成栅极绝缘膜的步骤。
13.根据权利要求10所述的薄膜晶体管的制作方法，其特征在于，在形成上述活性膜之后，还包括：
在上述保护图案上形成栅极绝缘膜的步骤；以及
在上述栅极绝缘膜上形成栅电极的步骤。
14.一种薄膜晶体管的制作方法，其特征在于，
包括：
在基板上形成包含金属氮氧化物的活性膜的步骤；
在上述活性膜上形成保护膜的步骤，上述保护膜包含金属氧化物，厚度小于上述活性膜的厚度，具有小于上述活性膜的移动度；以及
利用溶液工序来依次使上述保护膜及上述活性膜形成图案的步骤，
上述保护膜在上述溶液工序中保护上述活性膜。
15.根据权利要求14所述的薄膜晶体管的制作方法，其特征在于，
上述活性膜及上述保护膜通过相同的工序制作而成，
上述活性膜所包含的金属与上述保护膜所包含的金属相同。
16.根据权利要求14所述的薄膜晶体管的制作方法，其特征在于，
使上述保护膜及上述活性膜形成图案的步骤包括：
在上述保护膜及上述活性膜上形成光阻图案的步骤，
上述保护膜在对上述光阻图案进行冲洗的溶液工序中保护上述活性膜。
17.根据权利要求14所述的薄膜晶体管的制作方法，其特征在于，
使上述保护膜及上述活性膜形成图案的步骤包括：
在上述保护膜及上述活性膜上形成光阻图案的步骤，
上述保护膜将上述光阻图案用作掩膜，以此在对上述保护膜及上述活性膜进行蚀刻的溶液工序中防止上述活性膜被过蚀刻。
18.根据权利要求14所述的薄膜晶体管的制作方法，其特征在于，
上述活性膜包含锌氧氮化物，
上述保护膜包含锌氧化物。
19.根据权利要求14所述的薄膜晶体管的制作方法，其特征在于，上述保护膜由半导体性金属氧化物形成。
20.根据权利要求14所述的薄膜晶体管的制作方法，其特征在于，
还包括形成与上述活性膜隔开的栅电极的步骤，
借助向上述栅电极施加的电压，在上述活性膜内限定性地形成通道，在上述保护膜内不形成通道。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140122957A KR101636146B1 (ko) | 2014-09-16 | 2014-09-16 | 박막 트랜지스터 및 그 제조 방법 |
| KR10-2014-0122957 | 2014-09-16 | ||
| PCT/KR2015/009644 WO2016043485A1 (ko) | 2014-09-16 | 2015-09-14 | 박막 트랜지스터 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106796958A true CN106796958A (zh) | 2017-05-31 |
Family
ID=55533467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201580049981.1A Pending CN106796958A (zh) | 2014-09-16 | 2015-09-14 | 薄膜晶体管及其制作方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10510898B2 (zh) |
| KR (1) | KR101636146B1 (zh) |
| CN (1) | CN106796958A (zh) |
| WO (1) | WO2016043485A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102071768B1 (ko) * | 2016-05-09 | 2020-01-31 | 한양대학교 산학협력단 | 아연 및 질소의 화합물을 포함하는 박막, 그 제조 방법, 및 이를 포함하는 박막 트랜지스터 |
| KR101919667B1 (ko) * | 2016-11-17 | 2018-11-19 | 한양대학교 산학협력단 | 유기물을 포함하는 포토트랜지스터 및 그 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289859A (ja) * | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| US20080224133A1 (en) * | 2007-03-14 | 2008-09-18 | Jin-Seong Park | Thin film transistor and organic light-emitting display device having the thin film transistor |
| CN102169904A (zh) * | 2010-01-15 | 2011-08-31 | 三星电子株式会社 | 显示基板 |
| CN103296087A (zh) * | 2012-02-29 | 2013-09-11 | 三星电子株式会社 | 晶体管、其制造方法以及包括该晶体管的电子装置 |
Family Cites Families (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060127817A1 (en) * | 2004-12-10 | 2006-06-15 | Eastman Kodak Company | In-line fabrication of curved surface transistors |
| KR101325053B1 (ko) * | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| WO2009093625A1 (ja) * | 2008-01-23 | 2009-07-30 | Idemitsu Kosan Co., Ltd. | 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置 |
| JP4626659B2 (ja) * | 2008-03-13 | 2011-02-09 | ソニー株式会社 | 表示装置 |
| KR100941850B1 (ko) * | 2008-04-03 | 2010-02-11 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| JP5430248B2 (ja) * | 2008-06-24 | 2014-02-26 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよび表示装置 |
| KR101463028B1 (ko) * | 2008-06-30 | 2014-11-19 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터의 제조방법 |
| US8258511B2 (en) * | 2008-07-02 | 2012-09-04 | Applied Materials, Inc. | Thin film transistors using multiple active channel layers |
| KR101489652B1 (ko) * | 2008-09-02 | 2015-02-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| JP5442234B2 (ja) * | 2008-10-24 | 2014-03-12 | 株式会社半導体エネルギー研究所 | 半導体装置及び表示装置 |
| KR101609727B1 (ko) * | 2008-12-17 | 2016-04-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이의 제조 방법 |
| JP4844627B2 (ja) * | 2008-12-24 | 2011-12-28 | ソニー株式会社 | 薄膜トランジスタの製造方法および表示装置の製造方法 |
| JP4923069B2 (ja) * | 2009-01-14 | 2012-04-25 | 三菱電機株式会社 | 薄膜トランジスタ基板、及び半導体装置 |
| KR101648927B1 (ko) | 2009-01-16 | 2016-08-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| US8704216B2 (en) * | 2009-02-27 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| TWI529942B (zh) * | 2009-03-27 | 2016-04-11 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| TWI489628B (zh) * | 2009-04-02 | 2015-06-21 | Semiconductor Energy Lab | 半導體裝置和其製造方法 |
| KR101579453B1 (ko) * | 2009-04-29 | 2015-12-24 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이의 제조 방법 |
| KR102228220B1 (ko) * | 2009-07-03 | 2021-03-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| WO2011048923A1 (en) * | 2009-10-21 | 2011-04-28 | Semiconductor Energy Laboratory Co., Ltd. | E-book reader |
| KR101248459B1 (ko) * | 2009-11-10 | 2013-03-28 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR101323412B1 (ko) * | 2009-12-30 | 2013-10-29 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조 방법 |
| TWI405335B (zh) * | 2010-09-13 | 2013-08-11 | Au Optronics Corp | 半導體結構及其製造方法 |
| TWI423346B (zh) * | 2010-10-26 | 2014-01-11 | Au Optronics Corp | 薄膜電晶體及其製造方法 |
| KR20120084940A (ko) * | 2011-01-21 | 2012-07-31 | 서울대학교산학협력단 | 박막 트랜지스터 및 그 제조 방법 |
| KR101459502B1 (ko) * | 2011-07-13 | 2014-11-07 | 어플라이드 머티어리얼스, 인코포레이티드 | 박막 트랜지스터 디바이스들을 제조하는 방법들 |
| JP5984354B2 (ja) | 2011-10-07 | 2016-09-06 | 住友電気工業株式会社 | 半導体素子 |
| KR101942980B1 (ko) * | 2012-01-17 | 2019-01-29 | 삼성디스플레이 주식회사 | 반도체 디바이스 및 그 형성 방법 |
| CN102629611B (zh) * | 2012-03-29 | 2015-01-21 | 京东方科技集团股份有限公司 | 一种显示装置、阵列基板及其制作方法 |
| KR101406838B1 (ko) | 2012-05-14 | 2014-06-16 | 연세대학교 산학협력단 | 산화물 반도체 장치 및 그 형성 방법 |
| US9038419B2 (en) * | 2012-06-08 | 2015-05-26 | Centre Luxembourgeois De Recherches Pour Le Verre Et La Ceramique S.A. (C.R.V.C.) | Method of making heat treated coated article using carbon based coating and protective film |
| KR102002858B1 (ko) * | 2012-08-10 | 2019-10-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101991338B1 (ko) * | 2012-09-24 | 2019-06-20 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조방법 |
| CN103325840B (zh) * | 2013-04-15 | 2016-05-18 | 北京大学深圳研究生院 | 薄膜晶体管及其制作方法 |
| TWI500179B (zh) * | 2013-06-05 | 2015-09-11 | Univ Nat Chiao Tung | 具紫外光吸收層之薄膜電晶體 |
| KR20150007000A (ko) * | 2013-07-10 | 2015-01-20 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법 |
| KR102091444B1 (ko) * | 2013-10-08 | 2020-03-23 | 삼성디스플레이 주식회사 | 표시 기판 및 표시 기판의 제조 방법 |
| US20150311345A1 (en) * | 2014-04-28 | 2015-10-29 | Boe Technology Group Co., Ltd. | Thin film transistor and method of fabricating the same, display substrate and display device |
| US20180342623A1 (en) * | 2017-05-24 | 2018-11-29 | Albert Chin | HfLaO passivated zinc-oxide thin-film transistor with high field-effect mobility |
-
2014
- 2014-09-16 KR KR1020140122957A patent/KR101636146B1/ko active IP Right Grant
-
2015
- 2015-09-14 WO PCT/KR2015/009644 patent/WO2016043485A1/ko active Application Filing
- 2015-09-14 CN CN201580049981.1A patent/CN106796958A/zh active Pending
-
2017
- 2017-03-15 US US15/459,699 patent/US10510898B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289859A (ja) * | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| US20080224133A1 (en) * | 2007-03-14 | 2008-09-18 | Jin-Seong Park | Thin film transistor and organic light-emitting display device having the thin film transistor |
| CN102169904A (zh) * | 2010-01-15 | 2011-08-31 | 三星电子株式会社 | 显示基板 |
| CN103296087A (zh) * | 2012-02-29 | 2013-09-11 | 三星电子株式会社 | 晶体管、其制造方法以及包括该晶体管的电子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20170186877A1 (en) | 2017-06-29 |
| KR101636146B1 (ko) | 2016-07-07 |
| US10510898B2 (en) | 2019-12-17 |
| WO2016043485A1 (ko) | 2016-03-24 |
| KR20160032802A (ko) | 2016-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102427228B1 (ko) | 반도체 장치 및 그 제작 방법 | |
| EP3343616B1 (en) | Substrate for display device and display device including the same | |
| EP3340301B1 (en) | Substrate for display device and display device including the same | |
| CN104637438B (zh) | 柔性显示器及其制造方法 | |
| JP6059566B2 (ja) | 半導体装置の作製方法 | |
| CN104508808B (zh) | 半导体装置及其制造方法 | |
| US8698159B2 (en) | Panel structure including transistor and connecting elements, display device including same, and methods of manufacturing panel structure and display device | |
| US10204973B2 (en) | Display device and thin-film transistors substrate | |
| US9991319B2 (en) | Thin film transistor, method of manufacturing the thin film transistor and flat panel display having the thin film transistor | |
| US10386950B2 (en) | Touch-panel-equipped display device and method for manufacturing touch-panel-equipped display device | |
| TW201413975A (zh) | 薄膜電晶體陣列基板及其製造方法 | |
| CN103872060B (zh) | 阵列基板及其制造方法 | |
| KR20100027377A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR20100075026A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| EP3159734B1 (en) | Array substrate and manufacturing method thereof, and display device | |
| JP2016178299A (ja) | 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置 | |
| KR20120021602A (ko) | 표시 기판 및 이의 제조 방법 | |
| CN105261653A (zh) | 显示装置 | |
| JP2015149467A (ja) | 薄膜トランジスタ基板の製造方法 | |
| CN107507835A (zh) | 半导体装置及显示装置 | |
| CN109713043A (zh) | 薄膜晶体管及其制造方法、阵列基板、电子装置 | |
| CN108269852A (zh) | 薄膜晶体管及其制造方法和包括该薄膜晶体管的显示装置 | |
| CN106796958A (zh) | 薄膜晶体管及其制作方法 | |
| CN103187451B (zh) | 薄膜晶体管 | |
| CN104282682A (zh) | 半导体装置及其制造方法、显示装置与电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170531 |