CN106783985B - 功率器件及其制备方法 - Google Patents
功率器件及其制备方法 Download PDFInfo
- Publication number
- CN106783985B CN106783985B CN201611042864.5A CN201611042864A CN106783985B CN 106783985 B CN106783985 B CN 106783985B CN 201611042864 A CN201611042864 A CN 201611042864A CN 106783985 B CN106783985 B CN 106783985B
- Authority
- CN
- China
- Prior art keywords
- source region
- groove
- source
- region
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 121
- 229910052751 metal Inorganic materials 0.000 claims abstract description 121
- 238000009792 diffusion process Methods 0.000 claims abstract description 61
- 238000002955 isolation Methods 0.000 claims abstract description 44
- 230000001568 sexual effect Effects 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 10
- 230000005669 field effect Effects 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical group 0.000 claims description 5
- 239000012141 concentrate Substances 0.000 claims 2
- 239000004744 fabric Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 5
- 230000002411 adverse Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- OLBVUFHMDRJKTK-UHFFFAOYSA-N [N].[O] Chemical compound [N].[O] OLBVUFHMDRJKTK-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- -1 semimetal Inorganic materials 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本公开提供功率器件及其制备方法。功率器件包括：第一器件，具有多个第一源区并具有多个第一沟槽，多个第一沟槽把多个第一源区彼此电学隔离；至少一个第二器件，具有多个第二源区并具有多个第二沟槽，多个第二沟槽把多个第二源区彼此电学隔离，其中，第二器件内嵌在第一器件中并且第二器件的第二沟槽与第一器件的相应的第一沟槽相连通，并且第二器件的第二源区与第一器件的第一源区之间有金属间距区，该金属间距区内有另外的P+扩散区以作为第二器件和第一器件之间的电阻性隔离。
Description
技术领域
本公开涉及半导体领域，尤其涉及功率器件及其制备方法。
背景技术
对于功率器件，为了监控该器件工作状态，要定量适时全量程测量该器件传导的电流量，以确保该器件的安全可靠，尤其例如在汽车电子领域。传统地，可以在整个器件(称为主器件)内选择一个适当位置耦合进诸如镜像电流器件的电流传感器件来提供这种测量。在此情况中，电流传感器件不但需要与主器件实现充分隔离，而且还需要续流二极管来完成自己的电流泄放。
发明内容
根据本公开的一方面，提供一种功率器件，包括：第一器件，第一器件具有多个第一源区并具有多个第一沟槽，多个第一沟槽把多个第一源区彼此电学隔离；至少一个第二器件，第二器件具有多个第二源区并具有多个第二沟槽，多个第二沟槽把多个第二源区彼此电学隔离，其中，第二器件内嵌在第一器件中，并且第二器件的第二沟槽与第一器件的相应的第一沟槽相连通，并且第二器件的第二源区与第一器件的第一源区之间有金属间距区，该金属间距区内有另外的P+扩散区以作为第二器件和第一器件之间的电阻性隔离。
根据本公开的第二方面，提供一种功率器件的制备方法，包括：提供衬底；在衬底上形成第一器件的体区和至少一个第二器件的体区；在第一器件的体区内形成用于第一器件的多个第一沟槽，并在第二器件的体区内形成用于第二器件的多个第二沟槽，其中，第二器件的第二沟槽与第一器件的相应的第一沟槽相连通；形成用于第一器件的多个第一源区和用于第二器件的多个第二源区，其中，多个第一源区通过多个第一沟槽被彼此电学隔离，多个第二源区通过多个第二沟槽被彼此电学隔离，其中，第二器件的第二源区与第一器件的第一源区之间有金属间距区，该金属间距区内形成有另外的P+扩散区以作为第二器件和第一器件之间的电阻性隔离。
根据本公开的功率器件及其制备方法，第一器件与第二器件以特有的方式耦合与隔离，第二器件的嵌入是平顺的并不会给第一器件造成结构上的改变，因此不会对第一器件的电流电压性能造成任何不利影响。此外，由于金属间距区内包含了另外的P+扩散区，第二器件与第一器件能够实现良好的电阻性隔离，从而使得第二器件能够与第一器件共享相同的续流二极管来实现电流泻放。
附图说明
通过参考附图会更加清楚地理解本发明的特征和优点，附图是示意性的而不应理解为对本公开进行任何限制，在附图中：
图1是示出根据本公开示例性实施例的功率器件的简化平面视图；
图2是示出根据本公开示例性实施例的功率器件的平面视图；
图3-图6分别示出图2中沿A-A、B-B、C-C、D-D的剖面视图；
图7是示出根据本公开示例性实施例的功率器件的平面视图；
图8-图9分别示出图7中沿E-E、F-F的剖面视图；
图10是示出根据本公开示例性实施例的功率器件的平面视图；
图11-图12分别示出图10中沿G-G、H-H的剖面视图；
图13是示出根据本公开示例性实施例的功率器件的平面视图；
图14是示出根据本公开示例性实施例的功率器件的平面视图；
图15-图16分别示出图14中沿I-I、J-J的剖面视图；
图17是示出根据本公开示例性实施例的功率器件的等效电路图；以及
图18是示出根据本公开示例性实施例的功率器件的制备方法的流程图。
具体实施方式
下面对本公开的实施例的详细描述涵盖了许多具体细节，以便提供对本公开实施例的全面理解。但是，对于本领域技术人员来说显而易见的是，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明更清楚的理解。本发明绝不限于下面所提出的任何具体配置，而是在不脱离本发明的精神的前提下覆盖了相关元素、部件的任何修改、替换和改进。
下面的详细说明实际上仅仅是示例性的，并且无意于限制本发明或本发明的应用和使用。而且，无意于使本发明受限于前述的技术领域、背景技术或下面详细的说明书中提出的所表达或暗示的任何理论。
在本公开中使用了缩写“MOSFET”和“IGBT”，它们分别指金属氧化物半导体场效应晶体管和绝缘栅双极型晶体管。MOSFET和IGBT具有导体栅电极，然而应理解导体材料并非一定是金属材料，而可以是例如金属合金、半金属、金属半导体合金或化合物、掺杂半导体、它们的组合。在本公开中，提及的“金属”、“金属接触”及类似物应该广义地解释为包括上面讨论的各种导体形式而不意欲仅仅限制为金属化导体。适合用在MOSFET和IGBT的绝缘材料的非限制示例有氧化物、氮化物、氧氮混合物、有机绝缘材料及其它电介质。
为了简单清楚地说明，附图说明了通常的结构方式，且可能省略对众所周知的特征和技术的描述和细节，以避免不必要地模糊本发明。另外，附图中的元件不一定是按比例绘制的。例如，可能相对于其它元件或区域而放大了附图中的一些元件或区域的尺寸，以帮助提高对本发明的实施例的理解。
在说明书和权利要求书中的诸如“第一”、“第二”等序数词可用于类似的元件或步骤之间的区分而不必然用于描述一个特定序列或先后顺序。需要理解，如此使用的术语在适当的情况下是可以互换的，以使本文所描述的发明中的实施例，例如，能够按照除了本文说明的或其它方式描述的那些顺次而工作或排列。此外，术语“包含”、“包括”、“具有”以及它们的各种变化，意指覆盖了非排除的包括，以使包括一系列元件或步骤的工艺、方法、产品或设备不必限制为那些元件或步骤，而是可以包括没有明确列出或固有属于这些工艺、方法、产品或设备的其它元件或步骤。这里所使用的术语“连通”定义为直接或间接以电性或非电性方式的连接。如文中所使用的，术语“实质上的”和“实质上地”意味着在实践方式中足以完成所声称的目的，而且那些次要的缺陷，如果有的话，对所声称的目的没有明显的影响。
在说明书和权利要求书中的“另外的”是指超正常之外的。例如“另外的P+扩散区”是指在正常的有源区扩散之外的扩散，并且浓度高于本体浓度。
如文中所使用的，术语“衬底”可指半导体衬底，所用半导体不论单晶、多晶还是非晶，并且包括IV族半导体、非IV族半导体、化合物半导体以及有机和无机半导体，并且可以例如是薄膜结构或层叠结构。
为了说明的方便和不受局限，本文用硅半导体来描述功率器件及其制备方法，但是本领域技术人员将会理解也可以使用其它半导体材料。此外，各种器件类型和/或掺杂半导体区域可标记为N型或P型，但这只是为了说明的方便而不意欲限制，并且这样的标记可用“第一导电类型”或“第二、相反导电类型”的更通用的描述来代替，其中第一导电类型既可是N型也可是P型，而且第二导电类型也可是P型或N型。
根据本发明的一方面，提供一种功率器件，包括：第一器件，第一器件具有多个第一源区并具有多个第一沟槽，多个第一沟槽把多个第一源区彼此电学隔离；至少一个第二器件，第二器件具有多个第二源区并具有多个第二沟槽，多个第二沟槽把多个第二源区彼此电学隔离，其中，第二器件内嵌在第一器件中，并且第二器件的第二沟槽与第一器件的相应的第一沟槽相连通，并且第二器件的第二源区与第一器件的第一源区之间有金属间距区，该金属间距区内有另外的P+扩散区以作为第二器件和第一器件之间的电阻性隔离。
下面将参照附图来更详细的描述根据本发明的实施例。
图1是示出根据本公开示例性实施例的功率器件100的简化平面视图。如图1所示，功率器件100包括第一器件1和第二器件2。在一个示例中，第二器件2可以为电流传感器件，例如镜像电流器件。第二器件2形成在与第一器件1相同的衬底3上，即，第二器件2和第一器件1被耦合在同一个芯片内，从而第二器件2与第一器件1能够尽可能处于同样的条件(例如温度)下。衬底3可以为P+N衬底，由此功率器件100可为绝缘栅双极型晶体管(IGBT)，或者衬底可以为N+N衬底，由此功率器件100可为金属氧化物半导体场效应晶体管(MOSFET)。
第二器件2内嵌于第一器件1中，并且第二器件2与第一器件1被电学隔离。实质上，第二器件2与第一器件1具有相连的漏极和栅极，只不过源区被电学隔离。第二器件2与第一器件1藉由一金属间距区(未图示)而被电学隔离。
如图1所示，功率器件100还包括栅电极引出端4，第一器件1和第二器件2的每一个栅极都与该栅电极引出端4连接。具体地，第一器件1和第二器件2的各个栅极沟槽中的多晶硅与该栅电极引出端4连接。
应理解，虽然第二器件2被图示为大约位于第一器件1的中心部分并且仅一个第二器件2被图示，但是这仅仅是示例。第二器件2可以位于第一器件1的任何其他位置，也可以布置更多个第二器件2，这依赖于芯片的温度分布和具体需求。
第二器件2的总有效尺寸面积(即，金属源区面积)与第一器件1的总有效尺寸面积成一定缩小比例(CSR)，以便获取与第一器件1的电流成比例的电流。如此，通过第二器件2收集的电流便可确定出第一器件1传导的电流量，从而实现对第一器件1的状态的监控。
图2是示出根据本公开示例性实施例的功率器件200的细节的平面视图。如图2所示，功率器件200包括第一器件1和第二器件2。第二器件2内嵌于第一器件1中，并且第二器件2与第一器件1通过金属间距区5被电学隔离。如上所述，实质上该金属间距区5把第二器件2的源区与第一器件1的源区电学隔开。在图2中，外侧虚线以外的区域表示第一器件1的金属11，内侧虚线以内的区域表示第二器件2的金属21。更确切地，芯片的最上层为金属层，在外侧虚线以外的区域布满了第一器件1的金属，内侧虚线以内的区域布满第二器件2的金属。两个虚线之间的区域为金属间距区5，以把第一器件1的金属和第二器件2的金属隔开，相应地把第一器件1的源区和第二器件2的源区隔开。在本公开中，金属间距区5表示第一器件1的金属11和第二器件2的金属21间相距一定间距。如图2所示，在金属间距区5内有P+扩散区(图中金属间距区5内以阴影部分表示的区域)，该P+扩散区围绕第二器件2以将第二器件2和第一器件1在内部相隔离，并且这种隔离是电阻性的，即第二器件2和第一器件1之间可以等效为电阻(例如，数十欧姆～数千欧姆)。此外，第二器件2包括源极金属引出线部分7。第二器件2的源极通过该源极金属引出线部分7被连接到第二器件源极引出端(在图中未示出)。在图2中，第二器件2的源极金属引出线部分7被示出为在图中下方，跨越两侧的金属间距区部分，并且其宽度为L。应理解，源极金属引出线部分7的布置(例如，位置和宽度L)并不限于此，而是可以依据具体需求来设计。该源极金属引出线部分7下方的体区内也可以有另外的P+扩散区6，以便第一器件1的击穿电压不受影响，特别是当源极金属引出线部分7的宽度L大于一定数值(例如，30μm)时。
接着参考图2，第一器件1具有多个第一源区12，每个第一源区12具有其第一金属接触14。第一器件1工作时通过这些第一源区12来收集电流。类似地，第二器件2具有多个第二源区22，每个第一源区22具有其第二金属接触24。第二器件2通过这些第二源区22来收集电流。第二器件2通过所有第二源区22收集的电流与第一器件1通过所有第一源区12收集的电流应成预定比例关系。通过测量第二器件2收集的电流便能确定出第一器件1传导的电流量，进而实现对第一器件1状态的监控。应理解，这些源区12和22实际上位于金属层的下方，这在后文中图示说明。
此外，如图2所示，第一器件1还包括多个第一沟槽13。在一个示例中，第一沟槽13可为条形沟槽。这些第一沟槽13把第一器件1的多个第一源区12彼此电学隔离。类似地，第二器件2还包括多个第二沟槽23。在一个示例中，第二沟槽23可为条形沟槽。这些第二沟槽23把第二器件2的多个第二源区22彼此电学隔离。在一些实施例中，第二器件2的第二沟槽23与第一器件1的相应的第一沟槽13相连通。实质上，第一沟槽13 和第二沟槽23实际分别位于第一器件1和第二器件2的体区内，并且第一沟槽13和第二沟槽23分别对应于第一器件1的栅极和第二器件2的栅极，也就是说，第一器件1的栅极与第二器件2的栅极相连。
在一些实施例中，第二器件2的第二源区22与第一器件1的相应一个第一源区12相对应。例如，如图2所示，第二源区22-1与第一源区12-1相对应。第二器件2的第二沟槽23与第一器件1的相应第一沟槽13直接相连通。
此外，如图2所示，第二器件2的多个第二源区22虽然以第二沟槽23被隔开，但是这些第二源区22被集中排布，即相邻两个第二源区22间没有相隔任何其他源区。另外，虽然在图2中示出了第二器件2的六个源区以及相应金属接触，但是这仅仅是示意图，第二器件2可以具有更多或更少的源区以及相应金属接触，这依赖于第二器件2与第一器件1的预定比例CSR。
图3-图6分别示出图2中沿A-A、B-B、C-C、D-D的剖面视图。图3示出图2中沿A-A的剖面视图。返回参考图2，A-A线跨越第一器件1的金属区和第二器件2的金属区，并且A-A线的两端正好位于第一器件1的源区金属接触14和第二器件2的源区金属接触24上。如图3所示，第一器件1与第二器件2形成于同一衬底3上。在一个实施例中，第一器件1可以与第二器件2形成在P+N型衬底或N+N型衬底上。
此外，如图3所示，在衬底3上，形成有源区。有源区由N型层和P型层构成。在P型层上形成有N+层，并且在P型层和N+层中形成源区P+区。源区P+区上方沉积有氧化层10。氧化层10的两侧分别为第一器件的源区及金属11和第二器件的源区及金属21，第一器件1的金属11和第二器件2的金属21通过金属间距区5被隔开。如图所示，在金属间距区5的下方的体区中有另外的P+扩散区6，以把第一器件1的源区12和第二器件2的源区22电阻性隔离。第一器件1和第二器件2分别经由各自的源区通过相应的金属接触14和24沿着表示电流流向的箭头I1和I2收集各自的电流。
图4示出图2中沿B-B的剖面视图。如图所示，第一器件1的源区(包括P+区和N+区)、第二器件2的源极金属引出线部分7下方的P+扩散区6、第一器件1的第一沟槽13都位于同一衬底3上。返回参考图2，B-B线在中间横越第二器件2的源极金属引出线部分7，并且B-B线的一端正好位于源极金属引出线部分7一侧的第一器件1的源区金属接触14上，而另一端也正好位于源极金属引出线部分7另一侧的第一器件1的源区金属接触14上。由于B-B线的两端正好位于第一器件1的源区金属接触14上，因此，第一器件1可以分别经由源极金属引出线部分7两侧的第一源区12通过相应第一金属接触14收集电流(如由11所指示)。此外，如图所述，在源极金属引出线部分7下方可以设有另外的P+扩散区6。由于第二器件2的源极金属引出线部分7下方没有金属接触，特别是当源极金属引出线部分7的宽度L大于一定数值(例如，30μm)时，源极金属引出线部分7下方的另外的P+扩散区6的设置能够使第一器件1的击穿电压不受影响。该P+扩散区6可以与围绕第二器件2的另外的P+区6同时形成。在一些实施例中，这些另外的P+扩散区6都可以与第一器件1***的电压保护环的P+扩散(图中没有体现)一同形成。
图5示出图2中沿C-C的剖面视图。返回参考图2，C-C线跨越第一器件1的金属11和第二器件2的金属21，并且C-C线垂直并跨越4个沟槽以及位于金属间距区5内的另外的P+扩散区6。参考图5，第一器件1与第二器件2形成于同一衬底3上，并且第一器件1的金属11与第二器件2的金属21通过金属间距区5被电学隔离。在金属间距区5内，具体在金属间距区5下方的体区内并且在氧化层10的下方，有另外的P+扩散区6。此外，随着远离中间的P+扩散区6，C-C线一端进入第一器件1的金属区，另一端进入第二器件2的金属区。在第一器件1部分，有两个沟槽13，并且这两个沟槽13间存在第一源区12的第一金属接触14，电流通过该第一金属接触14被收集，如I1所指示。另一方面，在第二器件2部分，也有两个沟槽23，并且这两个沟槽23间存在第二源区22的第二金属接触24，电流通过该第二金属接触24被收集，如I2所指示。如此，第一器件1和第二器件2分别沿着图中所示表示电流流向的箭头I1和I2而各自收集自己的电流。
图6示出图2中沿D-D的剖面视图。如图2所示，D-D线位于另外的P+扩散区6内，并且跨越了沟槽。因此，在图6的剖面视图中，示出了另外的P+扩散区6跨过沟槽13/23。在一些实施例中，该另外的P+扩散区6可以与第一器件1***的P+电压保护环的P+扩散(图中没有体现)同时形成。
应注意，在根据本公开实施例的功率器件中，第二器件2与第一器件1的体区内除了沟槽之外的部分均为有源区。如此，第二器件2的嵌入是平顺的并不会给第一器件1造成结构上的改变，因此不会对第一器件1的电流电压性能造成任何不利影响。此外，由于金属间距区5内包含了另外的P+扩散区6，第二器件2与第一器件1能够实现良好的电阻性隔离，从而使得第二器2件能够与第一器件1共享相同的续流二极管来实现电流泻放。
图7是示出根据本公开示例性实施例的功率器件300的平面视图。与图2相比，除了第一器件1的第一沟槽13与第二器件2的第二沟槽23的连接方式以外，图7中的功率器件300的其他构造与图2中的功率器件200的那些结构相同。具体地，图7的功率器件300与图2的功率器件200的不同之处在于，第一器件1的第一沟槽13与第二器件2的第二沟槽23不是直接相连通，而是通过相应的多晶硅结构8而连通。应理解，虽然图中示出了每对沟槽通过一个多晶硅结构8来连通，但也可以采取其他形式，例如，每两对、三对...或全部沟槽通过相应数量的多晶硅结构来连通。
图8和图9是分别示出沿图7中E-E和F-F的剖面视图。E-E在功率器件300中位置类似于D-D线在功率器件200中的位置。与图6有关D-D的剖面视图相比，在图8中，由于第一器件1的第一沟槽13与第二器件2的第二沟槽23不是直接连通，而是通过多晶硅结构来连通的，因此剖面视图中在体区中并没有沟槽，而是仅是金属间距区5下方的P+扩散区6。此外，如图8所示，在P+扩散区6上方区域，还示出了用于连通沟槽的多晶硅8。
F-F在功率器件300中的位置类似A-A在功率器件200中的位置，均横跨金属隔离区5，一端处于第一器件1的范围，而另一端处于第二器件2的范围。不同的是，A-A的两端分别正好处于第一器件1和第二器件2的金属接触14和24上，而F-F的两端分别处于第一器件1和第二器件2的沟槽13和23上。如图9所示，第一器件1的第一沟槽13与第二器件2的第二沟槽23通过多晶硅结构8被连通。
根据本公开实施例的功率器件，通过利用多晶硅结构，第二器件的工作沟道与第一器件的工作沟道能够彻底断开，而第二器件的沟槽与第一器件的沟槽能够实现连通。
图10是示出根据本公开示例性实施例的功率器件400的平面视图。如图10所示，与图2中所示的功率器件200相同，功率器件300包括第一器件1和第二器件2。第二器件2内嵌于第一器件1中，并且第二器件2与第一器件1通过金属间距区5被电学隔离。此外，第一器件1具有多个源区12和多个沟槽13。这些第一沟槽13把第一器件1的多个源区12彼此电学隔离。第二器件2具有多个源区22和多个沟槽23。这些第二沟槽23把第二器件2的多个源区22彼此电学隔离。此外，同样地，第二器件2的第二源区22与第一器件1的相应一个第一源区12相对应，并且第二器件2的第二沟槽23与第一器件1的第一沟槽13直接相连通。第二器件2的多个第二源区22被集中排布。
图10中的功率器件400与图2所示的功率器件200不同之处在于只在金属间距区5的与第二器件2的源区22对应的部分内有另外的P+扩散区6，而不是围绕第二器件2布置另外的P+扩散区6，并且在第二器件2的源极金属引出线部分7也没有另外的P+扩散区。因此，关于与图2所示的功率器件200一致的方面及细节，在此不再赘述。
图11示出图10中沿G-G的剖面视图。图11与图5相似，不同在于金属间距区5内没有另外的P+扩散区，因为在本示例性实施例中只在金属间距区5的与第二器件2的源区22对应的部分(即与沟槽垂直的的部分)内有另外的P+扩散区6。在本示例实施例中，在与沟槽方向平行的方向上，第一器件2和第二器件2可通过沟槽本身来实现相互隔离。具体地，第一器件1和第二器件2分别通过各自的源区12和22经由金属接触14和24获取各自的电流，如I1和I2所指示，金属间距区5内的有源区由于上方为氧化层10而没有电流输送，因此，第一器件1和第二器件2得以物理隔离。
图12示出图10中沿H-H的剖面视图。图12与图4相似，不同在于第二器件2的源极金属引出线部分7的下方没有另外的P+扩散区。这种设计例如可适应于第二器件2的源极金属引出线部分7的宽度(L)较小(例如，在小于30μm)的情况，因为这种情况下第一器件1的击穿电压不会受到影响。
应理解，虽然在本示例性实施例中，第二器件2的源极金属引出线部分7下方并未设置另外的P+扩散区，但是为了第一器件1的击穿电压不受影响，也可以在源极金属引出线部分7下方设置另外的P+扩散区。
图13是示出根据本公开示例性实施例的功率器件500的平面视图。如图13所示，与图2中所示的功率器件200相同，功率器件500包括第一器件1和第二器件2。第二器件2内嵌于第一器件1中，并且第二器件2与第一器件1通过金属间距区5被电学隔离。此外，第一器件1具有多个源区12和多个沟槽13。这些第一沟槽13把第一器件1的多个源区12彼此电学隔离。第二器件2具有多个源区22和多个沟槽23。这些第二沟槽23把第二器件2的多个源区22彼此电学隔离。此外，同样地，第二器件2的第二源区22与第一器件1的相应一个第一源区12相对应，并且第二器件2的第二沟槽23与第一器件1的第一沟槽13直接相连通。第二器件2的多个第二源区22被集中排布。
图13中的功率器件500与图2所示的功率器件200不同之处在于只在金属间距区5内有另外的P+扩散区6并且该另外的P+扩散区6围绕第二器件2布置，但是在第二器件2的源极金属引出线部分7没有另外的P+扩散区。关于与图2所示的功率器件200一致的方面及细节，在此不再赘述。
图14是示出根据本公开示例性实施例的功率器件600的平面视图。如图14所示，与图10中所示的功率器件400相同，功率器件600包括第一器件1和第二器件2。第二器件2内嵌于第一器件1中，并且第二器件2 与第一器件1通过金属间距区5被电学隔离。此外，第一器件1具有多个源区12和多个沟槽13。这些第一沟槽13把第一器件1的多个源区12彼此电学隔离。第二器件2具有多个源区22和多个沟槽23。这些第二沟槽23把第二器件2的多个源区22彼此电学隔离。此外，同样地，第二器件2的第二源区22与第一器件1的相应一个第一源区12相对应，并且第二器件2的第二沟槽23与第一器件1的第一沟槽13直接相连通。关于与图2所示的功率器件200一致的方面及细节，在此不再赘述。
图14中的功率器件600与图10所示的功率器件400不同之处在于第二器件2的多个第二源区22并非集中排布的，而是这多个第二源区22以其中至少一对相邻两个第二源区22被至少一个第一源区间隔的方式而排布，并且，在间隔相邻第二源区22的第一源区的位置处被另外的P+扩散区填充。如图中阴影部分所示，两个相邻第二源区22被两个第一源区间隔开，并且在这两个第一源区的位置处填充了另外的P+扩散区6。应理解，在这种情况中，实际上这部分的第一源区已被P+扩散区所替代。需注意的是，间隔第二源区的第一源区的数目不受限制，例如，可以是一个、两个、三个....，这可以根据具体需求来设置。
图15示出图14中沿I-I的剖面视图。I-I跨越了两个第二源区22、这两个第二源区之间的两个第一源区以及其间的沟槽。如图15所示，两个第二源区分别经由各自的源区金属接触24收集各相应的电流I2，在这两个源区22之间有三个沟槽，每两个沟槽之间为第一源区，但是该第一源区被另外的P+扩散区所填充。
图16示出图14中沿J-J的剖面视图。J-J横越第二器件2，两端分别位于第一器件1内，其中一端正好处于源区金属接触14上，而另一端虽然处于源区，但不在金属接触上。如图16所示，图中示出了中间的第二器件2的金属21和两侧的第一器件1的金属11，金属21和金属11之间通过金属间距区5被相隔开。由于J-J线的一端正好位于第一器件的金属接触14上，该金属接触24收集相应的电流I1，相对地，另一端并没有在第一接触14上。另外，如图所示，另外的P+扩散区跨越第二器件的整个截面宽度。
通过以上示例性实施例，第二器件收集的电流能够反映更大芯片面积范围内的状态变化。另外，由于间隔第二源区的第一源区部分没有金属接触，这部分的状态与常规的第一器件的状态有所区别，通过填充P+扩散区可以防止第一器件的击穿电压的下降，这虽然损失了一些第一器件的有源区，但是由于第一器件的宽度相对于第二器件的宽度来说是巨大的，这种损失不会带来不利影响。这种布置可用于当第二器件的宽度较大(例如，30μm以上)的情况。在一些情况中，例如，在第二器件的宽度较小(例如，小于30μm)的情况下，可以仅是第二器件的至少一对相邻两个第二源区被至少一个第一源区间隔，而没有P+扩散区填充。
上面通过实施例描述了根据本公开的示例性实施例的功率器件的结构。应理解，源区和沟槽的数量可以与所描述的实施例相同或不同。还应注意，第二器件与第一器件在图中左半部分和右半部分的结构是相同的，关于左半部分的描述也适用于右半部分的相应结构，并且关于右半部分的描述也适用于左半部分的相应结构。
图17是示出根据本公开示例性实施例的功率器的部分等效电路图。如图17所示，第一器件具有栅极G1、漏极D1和源极S1；第二器件的源极S2与第一器件的源极之间由于另外的P+扩散区的存在而等效为电阻R，因此，第一器件与第二器件被电阻性隔离，从而二者能够共享外接的二极管D来实现各自的电流泻放，因而结构相对简单。在图17中，标号9指代控制电路，该控制电路9用于控制功率器件的工作，例如，第一器件和/或第二器件的导通或关断。
根据上面的示例性实施例的功率器件，第一器件与第二器件以特有的方式耦合与隔离，第二器件的嵌入是平顺的并不会给第一器件造成结构上的改变，因此不会对第一器件的电流电压性能造成任何不利影响。此外，由于金属间距区内包含了另外的P+扩散区，第二器件与第一器件能够实现良好的电阻性隔离，从而使得第二器件能够与第一器件共享相同的续流二极管来实现电流泻放。在第二器件的源极金属引出线部分的下方设置另外的P+扩散区的情况下，还可以防止第一器件的击穿电压受到影响。
本公开还提供一种功率器件的制备方法。图18示出了根据本发明一个示例实施例的功率器件的制备方法1800。如图18所示，方法1800包括：S1801，提供衬底。接下来，在步骤S1802，在衬底上形成第一器件的体区和至少一个第二器件的体区。在步骤S0803，在第一器件的体区内形成多个第一沟槽，并在第二器件的体区内形成多个第二沟槽，其中，第二器件的第二沟槽与第一器件的相应的第一沟槽相连通。最后在步骤S1804中，形成用于第一器件的多个第一源区和用于第二器件的多个第二源区，其中，多个第一源区通过多个第一沟槽被彼此电学隔离，多个第二源区通过多个第二沟槽被彼此电学隔离，其中，第二器件的第二源区与第一器件的第一源区有金属间距区，该金属间距区内形成有另外的P+扩散区以作为所述第二器件和第一器件之间的电阻性隔离。
在一些示例性实施例中，另外的P+扩散区可以围绕第二器件。在一些示例性实施例中，另外的P+扩散区仅位于金属间距区的与第二源区对应的部分内。在一些示例性实施例中，在第二器件的源极金属引出线部分下方也可以形成另外的P+扩散区。
在一些示例性实施例，第二器件的多个第二源区可以集中排布。
在一些示例性实施例，衬底可以为P+N衬底，并且功率器件为绝缘栅双极型晶体管。在一些示例性实施例，衬底可以为N+N衬底，并且功率器件为金属氧化物半导体场效应晶体管。
在一些示例性实施例中，第二器件的每个第二源区与第一器件的相应一个第一源区相对应，第二器件的每个第二沟槽可以与第一器件的相应一个第一沟槽直接相连通。在一些示例性实施例中，第二器件的每个第二源区与第一器件的相应一个第一源区相对应，并且第二器件的每个第二沟槽与所述第一器件的相应一个第一沟槽相对应，并且所述方法1800还可以包括：形成至少一个多晶硅结构，该至少一个多晶硅结构把第二器件的第二沟槽与第一器件的相应的第一沟槽相连通。
在一些示例性实施例中，第二器件的多个第二源区可以以其中至少一对相邻两个第二源区被至少一个第一源区隔开的方式而排布。在一些示例性实施例中，隔开多个第二源区中至少一对相邻两个第二源区的至少一个第一源区的位置可以被另外的P+扩散区填充。
如上，借助于具体实施例论述了根据本公开的功率器件及其制备方法。根据本公开的技术，在同一衬底上通过相同的工艺同时制备出第一器件和第二器件，其中第一器件和第二器件被很好地电阻性隔离。正是因为这种电阻性隔离，使得第一器件和至少一个第二器件可以共用相同的续流二极管，这大大地降低了器件的成本。
虽然在前述本发明的详细描述中已经出现了至少一个示例性实施例和制备方法，应该意识到仍然存在大量的变换。也应该意识到一个示例性实施例或多个示例性实施例仅仅是作为举例，且目的不在于以任何方式来限制本发明的范围、应用或结构。相反地，前述的详细描述将为本领域技术人员提供一套方便地实施本发明示例性实施例的路线图，应该理解可在示例性实施例中描述的元件的功能和布置上做各种变化，而不脱离本发明如所附权利要求及其法律等同物所阐明的范围。
Claims (20)
1.一种功率器件，包括：
第一器件，所述第一器件具有多个第一源区并具有多个第一沟槽，所述多个第一沟槽把所述多个第一源区彼此电学隔离；
至少一个第二器件，所述第二器件具有多个第二源区并具有多个第二沟槽，所述多个第二沟槽把所述多个第二源区彼此电学隔离，
其中，所述第二器件内嵌在所述第一器件中，并且所述第二器件的第二沟槽与所述第一器件的相应的第一沟槽直接相连通，并且所述第二器件的第二源区与所述第一器件的第一源区之间有金属间距区，该金属间距区内有另外的P+扩散区以作为所述第二器件和所述第一器件之间的电阻性隔离，所述另外的P+扩散区围绕所述第二器件，且所述另外的P+扩散区是独立的。
2.根据权利要求1所述的功率器件，其中，所述另外的P+扩散区仅位于所述金属间距区的与所述第二源区对应的部分内。
3.根据权利要求1所述的功率器件，其中，所述第二器件包括源极金属引出线部分，该源极金属引出线部分下方有另外的P+扩散区。
4.根据权利要求1所述的功率器件，其中，所述第二器件的所述多个第二源区集中排布。
5.根据权利要求1所述的功率器件，其中，所述第一器件和所述第二器件被形成在P+N衬底上，并且所述功率器件为绝缘栅双极型晶体管。
6.根据权利要求1所述的功率器件，其中，所述第一器件和所述第二器件被形成在N+N衬底上，并且所述功率器件为金属氧化物半导体场效应晶体管。
7.根据权利要求1所述的功率器件，其中，所述第二器件的每个第二源区与所述第一器件的相应一个第一源区相对应，并且所述第二器件的每个第二沟槽与所述第一器件的相应一个第一沟槽相对应并直接相连通。
8.根据权利要求1所述的功率器件，其中，所述第二器件的每个第二源区与所述第一器件的相应一个第一源区相对应，并且所述第二器件的每个第二沟槽与所述第一器件的相应一个第一沟槽相对应，并且所述第二器件的第二沟槽与所述第一器件的第一沟槽通过至少一个多晶硅结构来连通。
9.根据权利要求1所述的功率器件，其中，所述多个第二源区以其中至少一对相邻两个第二源区被至少一个第一源区间隔的方式而排布。
10.根据权利要求9所述的功率器件，其中，间隔所述多个第二源区中至少一对相邻两个第二源区的至少一个第一源区的位置被另外的P+扩散区填充。
11.一种功率器件的制备方法，包括：
提供衬底；
在衬底上形成第一器件的体区和至少一个第二器件的体区；
在所述第一器件的体区内形成用于所述第一器件的多个第一沟槽，并在所述第二器件的体区内形成用于所述第二器件的多个第二沟槽，其中，所述第二器件的所述第二沟槽与所述第一器件的相应的第一沟槽直接相连通；
形成用于所述第一器件的多个第一源区和用于所述第二器件的多个第二源区，其中，所述多个第一源区通过所述多个第一沟槽被彼此电学隔离，所述多个第二源区通过所述多个第二沟槽被彼此电学隔离，其中，所述第二器件的第二源区与所述第一器件的第一源区之间有金属间距区，该金属间距区内形成有另外的P+扩散区以作为所述第二器件和第一器件之间的电阻性隔离，所述另外的P+扩散区围绕所述第二器件，且所述另外的P+扩散区是独立的。
12.根据权利要求11所述的功率器件的制备方法，其中，所述另外的P+扩散区仅位于所述金属间距区的与所述第二源区对应的部分内。
13.根据权利要求11所述的功率器件的制备方法，其中，在所述第二器件的源极金属引出线部分下方形成另外的P+扩散区。
14.根据权利要求11所述的功率器件的制备方法，其中，所述第二器件的所述多个第二源区集中排布。
15.根据权利要求11所述的功率器件的制备方法，其中，所述第一器件和所述第二器件被形成在P+N衬底上，并且所述功率器件为绝缘栅双极型晶体管。
16.根据权利要求11所述的功率器件的制备方法，其中，所述第一器件和所述第二器件被形成在N+N衬底上，并且所述功率器件为金属氧化物半导体场效应晶体管。
17.根据权利要求11所述的功率器件的制备方法，其中，所述第二器件的每个第二源区与所述第一器件的相应一个第一源区相对应，并且所述第二器件的每个第二沟槽与所述第一器件的相应一个第一沟槽相对应并直接相连通。
18.根据权利要求11所述的功率器件的制备方法，其中，所述第二器件的每个第二源区与所述第一器件的相应一个第一源区相对应，并且所述第二器件的每个第二沟槽与所述第一器件的相应一个第一沟槽相对应，并且所述方法还包括：
形成至少一个多晶硅结构，该至少一个多晶硅结构把所述第二器件的第二沟槽与所述第一器件的相应的第一沟槽相连通。
19.根据权利要求11所述的功率器件的制备方法，其中，所述多个第二源区以其中至少一对相邻两个第二源区被至少一个第一源区间隔的方式而排布。
20.根据权利要求19所述的功率器件的制备方法，其中，间隔所述多个第二源区中至少一对相邻两个第二源区的至少一个第一源区的位置被另外的P+扩散区填充。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611042864.5A CN106783985B (zh) | 2016-11-21 | 2016-11-21 | 功率器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611042864.5A CN106783985B (zh) | 2016-11-21 | 2016-11-21 | 功率器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106783985A CN106783985A (zh) | 2017-05-31 |
| CN106783985B true CN106783985B (zh) | 2019-09-13 |
Family
ID=58975208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611042864.5A Active CN106783985B (zh) | 2016-11-21 | 2016-11-21 | 功率器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106783985B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106229313B (zh) * | 2016-07-14 | 2019-12-06 | 王培林 | 功率器件及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001203358A (ja) * | 2000-01-18 | 2001-07-27 | Toshiba Corp | 誘電体分離型半導体装置 |
| CN103996704A (zh) * | 2014-05-13 | 2014-08-20 | 无锡新洁能股份有限公司 | 一种具有精确检测功能的igbt及其制造方法 |
| CN106024780A (zh) * | 2016-07-14 | 2016-10-12 | 王培林 | 功率器件及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7135751B2 (en) * | 2003-07-25 | 2006-11-14 | Fuji Electric Device Technology Co., Ltd. | High breakdown voltage junction terminating structure |
-
2016
- 2016-11-21 CN CN201611042864.5A patent/CN106783985B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001203358A (ja) * | 2000-01-18 | 2001-07-27 | Toshiba Corp | 誘電体分離型半導体装置 |
| CN103996704A (zh) * | 2014-05-13 | 2014-08-20 | 无锡新洁能股份有限公司 | 一种具有精确检测功能的igbt及其制造方法 |
| CN106024780A (zh) * | 2016-07-14 | 2016-10-12 | 王培林 | 功率器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106783985A (zh) | 2017-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200273858A1 (en) | Semiconductor device and semiconductor package | |
| US8928066B2 (en) | Integrated circuit with power and sense transistors | |
| CN105428359B (zh) | 具有电流传感器的半导体器件 | |
| TWI587509B (zh) | Ｉｅ溝渠式閘極ｉｇｂｔ | |
| US9954056B2 (en) | Semiconductor device with superjunction structure and transistor cells in a transition region along a transistor cell region | |
| CN105185829B (zh) | 功率晶体管及其制备方法 | |
| CN103489862B (zh) | 功率mosfet电流传感结构和方法 | |
| CN104637990B (zh) | 场效应晶体管、边缘结构及相关制造方法 | |
| CN107078161A (zh) | 电子电路 | |
| CN105321992B (zh) | 包括场电极的半导体器件 | |
| CN108365000A (zh) | 半导体装置 | |
| JP2012054378A (ja) | 半導体装置 | |
| JP2006351985A (ja) | 半導体装置 | |
| CN105210194B (zh) | 半导体装置 | |
| JP7351086B2 (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
| CN103972234B (zh) | 集成电路、半导体器件和制造半导体器件的方法 | |
| TW201513360A (zh) | 場板渠溝場效電晶體及半導體元件 | |
| CN109923663A (zh) | 半导体装置 | |
| CN106229313A (zh) | 功率器件及其制备方法 | |
| JP2021015884A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN106783985B (zh) | 功率器件及其制备方法 | |
| CN105448997A (zh) | 改善反向恢复特性及雪崩能力的超结mos器件及其制造方法 | |
| CN106024780B (zh) | 功率器件及其制备方法 | |
| CN106257669B (zh) | 功率器件及其制备方法 | |
| JP2021184443A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |