CN106783977A - 用于兼顾igbt短路能力与开关速度的版图结构 - Google Patents

用于兼顾igbt短路能力与开关速度的版图结构 Download PDF

Info

Publication number
CN106783977A
CN106783977A CN201710007181.4A CN201710007181A CN106783977A CN 106783977 A CN106783977 A CN 106783977A CN 201710007181 A CN201710007181 A CN 201710007181A CN 106783977 A CN106783977 A CN 106783977A
Authority
CN
China
Prior art keywords
grid
groove
runway
grid groove
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710007181.4A
Other languages
English (en)
Inventor
程炜涛
姚阳
王海军
叶甜春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu CAS IGBT Technology Co Ltd
Original Assignee
Jiangsu CAS IGBT Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu CAS IGBT Technology Co Ltd filed Critical Jiangsu CAS IGBT Technology Co Ltd
Priority to CN201710007181.4A priority Critical patent/CN106783977A/zh
Publication of CN106783977A publication Critical patent/CN106783977A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electronic Switches (AREA)

Abstract

本发明涉及一种用于兼顾IGBT短路能力与开关速度的版图结构，它包括芯片版图底板、栅极跑道、第一栅极槽、第二栅极槽与栅极；在芯片版图底板的上表面淀积有栅极跑道，栅极跑道与栅极相连，在芯片版图底板的上表面开设有若干第一栅极槽，在每两个第一栅极槽之间的芯片版图底板的上表面开设有第二栅极槽，且第一栅极槽均与栅极跑道呈相连设置，第二栅极槽呈浮空设置，且第一栅极槽与第二栅极槽均位于栅极跑道内部。本发明可以有效降低由中间沟槽引起的输入电容与米勒电容，从而提高器件开关速度，降低开关损耗，增大器件可使用频率范围，同时由于有效区域不变，器件的饱和压降并不受影响。

Description

用于兼顾IGBT短路能力与开关速度的版图结构
技术领域
本发明涉及一种版图结构，本发明尤其是涉及一种用于兼顾IGBT短路能力与开关速度的版图结构。
背景技术
现有技术为提高器件短路能力，会增加dummy区域（无电子沟道区域），过宽的dummy区可能导致芯片加工过程中发生翘曲，为了避免翘曲，会在dummy区添加沟槽，沟槽的增加会导致输入电容的增大，进而影响开关速度。本发明通过使dummy区的沟槽不接栅极跑道，从而实现输入电容和米勒电容的降低，进而提高开关速度，增大器件可使用频率范围。
现有结构为提高短路能力，会增加dummy区域，过宽的dummy区可能导致芯片加工过程中发生翘曲，为了避免翘曲，会在dummy区添加沟槽，沟槽的增加会导致输入电容的增大，影响开关速度。
对于现有技术的版图结构中，三个栅极沟槽均接栅极跑道，位于中间的栅极沟槽的主要作用是提高沟槽面内分布均匀性，从而有效防止芯片加工过程中发生翘曲。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种可以有效降低由中间沟槽引起的输入电容与米勒电容、提高器件开关速度、降低开关损耗的用于兼顾IGBT短路能力与开关速度的版图结构。
按照本发明提供的技术方案，所述用于兼顾IGBT短路能力与开关速度的版图结构，它包括芯片版图底板、栅极跑道、第一栅极槽、第二栅极槽与栅极；在芯片版图底板的上表面淀积有栅极跑道，栅极跑道与栅极相连，在芯片版图底板的上表面开设有若干第一栅极槽，在每两个第一栅极槽之间的芯片版图底板的上表面开设有第二栅极槽，且第一栅极槽均与栅极跑道呈相连设置，第二栅极槽呈浮空设置，且第一栅极槽与第二栅极槽均位于栅极跑道内部。
所述第一栅极槽与第二栅极槽的宽度相等，且第一栅极槽的长度方向与第二栅极槽的长度方向呈平行设置，第二栅极槽与两个第一栅极槽之间的距离相等，第一栅极槽的长度方向与栅极跑道的长度方向呈垂直设置。
本发明可以有效降低由dummy区域沟槽引起的输入电容与米勒电容，从而提高器件开关速度，降低开关损耗，增大器件可使用频率范围。
附图说明
图1是本发明的结构示意图。
具体实施方式
下面结合具体实施例对本发明作进一步说明。
该用于兼顾IGBT短路能力与开关速度的版图结构，它包括芯片版图底板1、栅极跑道2、第一栅极槽3、第二栅极槽4与栅极5；在芯片版图底板1的上表面淀积有栅极跑道2，栅极跑道2与栅极5相连（即栅极跑道2最终连接到栅极5），在芯片版图底板1的上表面开设有若干第一栅极槽3，在每两个第一栅极槽3之间的芯片版图底板1的上表面开设有第二栅极槽4，且第一栅极槽3均与栅极跑道2呈相连设置，第二栅极槽4呈浮空设置，且第一栅极槽3与第二栅极槽4均位于栅极跑道2内部。
所述第一栅极槽3与第二栅极槽4的宽度相等，且第一栅极槽3的长度方向与第二栅极槽4的长度方向呈平行设置，第二栅极槽4与两个第一栅极槽3之间的距离相等，第一栅极槽3的长度方向与栅极跑道2的长度方向呈垂直设置。
所述栅极跑道2的材质为多晶硅。
第二栅极槽4及其两边二分之一区域形成了dummy区，第一栅极槽3及其两边二分之一区域形成了有效导电区。
本发明中，第二栅极槽4位于两个第一栅极槽3之间，第二栅极槽4不接栅极跑道2，可以有效降低由第二栅极槽4引起的输入电容与米勒电容，从而提高器件开关速度，降低开关损耗，增大器件可使用频率范围，同时由于有效区域不变，器件的饱和压降并不受影响。

Claims (2)

1.一种用于兼顾IGBT短路能力与开关速度的版图结构，其特征是：它包括芯片版图底板（1）、栅极跑道（2）、第一栅极槽（3）、第二栅极槽（4）与栅极（5）；在芯片版图底板（1）的上表面淀积有栅极跑道（2），栅极跑道（2）与栅极（5）相连，在芯片版图底板（1）的上表面开设有若干第一栅极槽（3），在每两个第一栅极槽（3）之间的芯片版图底板（1）的上表面开设有第二栅极槽（4），且第一栅极槽（3）均与栅极跑道（2）呈相连设置，第二栅极槽（4）呈浮空设置，且第一栅极槽（3）与第二栅极槽（4）均位于栅极跑道（2）内部。
2.如权利要求1所述的用于兼顾IGBT短路能力与开关速度的版图结构，其特征是：所述第一栅极槽（3）与第二栅极槽（4）的宽度相等，且第一栅极槽（3）的长度方向与第二栅极槽（4）的长度方向呈平行设置，第二栅极槽（4）与两个第一栅极槽（3）之间的距离相等，第一栅极槽（3）的长度方向与栅极跑道（2）的长度方向呈垂直设置。
CN201710007181.4A 2017-01-05 2017-01-05 用于兼顾igbt短路能力与开关速度的版图结构 Pending CN106783977A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710007181.4A CN106783977A (zh) 2017-01-05 2017-01-05 用于兼顾igbt短路能力与开关速度的版图结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710007181.4A CN106783977A (zh) 2017-01-05 2017-01-05 用于兼顾igbt短路能力与开关速度的版图结构

Publications (1)

Publication Number Publication Date
CN106783977A true CN106783977A (zh) 2017-05-31

Family

ID=58949665

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710007181.4A Pending CN106783977A (zh) 2017-01-05 2017-01-05 用于兼顾igbt短路能力与开关速度的版图结构

Country Status (1)

Country Link
CN (1) CN106783977A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671626A (zh) * 2018-12-12 2019-04-23 吉林华微电子股份有限公司 具有负反馈电容的igbt器件及制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202977425U (zh) * 2012-12-18 2013-06-05 中国科学院微电子研究所 一种适用于dummy-trench功率器件的版图
JP2016034037A (ja) * 2011-05-16 2016-03-10 ルネサスエレクトロニクス株式会社 Ｉｅ型トレンチゲートｉｇｂｔ
CN105762147A (zh) * 2016-04-14 2016-07-13 株洲中车时代电气股份有限公司 一种半导体功率器件版图
CN206388707U (zh) * 2017-01-05 2017-08-08 江苏中科君芯科技有限公司 用于兼顾igbt短路能力与开关速度的版图结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016034037A (ja) * 2011-05-16 2016-03-10 ルネサスエレクトロニクス株式会社 Ｉｅ型トレンチゲートｉｇｂｔ
CN202977425U (zh) * 2012-12-18 2013-06-05 中国科学院微电子研究所 一种适用于dummy-trench功率器件的版图
CN105762147A (zh) * 2016-04-14 2016-07-13 株洲中车时代电气股份有限公司 一种半导体功率器件版图
CN206388707U (zh) * 2017-01-05 2017-08-08 江苏中科君芯科技有限公司 用于兼顾igbt短路能力与开关速度的版图结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671626A (zh) * 2018-12-12 2019-04-23 吉林华微电子股份有限公司 具有负反馈电容的igbt器件及制作方法
CN109671626B (zh) * 2018-12-12 2021-09-28 吉林华微电子股份有限公司 具有负反馈电容的igbt器件及制作方法

Similar Documents

Publication Publication Date Title
US9287357B2 (en) Integrated circuits with Si and non-Si nanosheet FET co-integration with low band-to-band tunneling and methods of fabricating the same
CN103545372B (zh) 具有沟槽场板的FinFET
CN104157691B (zh) 一种半导体器件及其制造方法
CN103515442B (zh) 集成有减振器的单一多晶硅mosfet器件
CN105633137A (zh) 一种槽栅功率mosfet器件
CN109065620B (zh) 一种具有低米勒电容的igbt器件
CN105359277A (zh) 场板沟槽fet以及半导体构件
CN204144257U (zh) 半导体器件
CN111370462A (zh) 一种沟槽型vdmos的元胞版图结构
CN206388707U (zh) 用于兼顾igbt短路能力与开关速度的版图结构
CN106783977A (zh) 用于兼顾igbt短路能力与开关速度的版图结构
CN106992212A (zh) 具有增大的栅‑漏电容的晶体管器件
CN204375754U (zh) 低输入电容功率半导体场效应晶体管
CN107425056A (zh) 一种绝缘栅双极型晶体管器件
CN104282751B (zh) 高集成度高迁移率源漏栅辅控型无结晶体管
CN105206675A (zh) Nldmos器件及其制造方法
CN209199937U (zh) 一种用于调整功率半导体器件电容比例的版图结构
Deng et al. A theoretical study of gating effect on InP-InGaAs HEMTs by tri-layer T–shape gate
CN209199938U (zh) 一种实现功率半导体器件元胞区绝对浮空的沟槽隔断结构
CN103681819B (zh) 一种沟槽型的绝缘栅双极性晶体管及其制备方法
CN206893620U (zh) 薄膜晶体管、阵列基板和显示装置
CN203013733U (zh) 一种igbt
CN109755300A (zh) 一种沟槽igbt芯片
CN206116403U (zh) 一种优化开关特性的超结半导体器件
CN108417622A (zh) Igbt器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170531