CN106663674A - 具有模制化合物的集成电路组件 - Google Patents

具有模制化合物的集成电路组件 Download PDF

Info

Publication number
CN106663674A
CN106663674A CN201480077695.1A CN201480077695A CN106663674A CN 106663674 A CN106663674 A CN 106663674A CN 201480077695 A CN201480077695 A CN 201480077695A CN 106663674 A CN106663674 A CN 106663674A
Authority
CN
China
Prior art keywords
face
pcb
components
mold compound
tube core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480077695.1A
Other languages
English (en)
Other versions
CN106663674B (zh
Inventor
赵俊峰
S·S·绍贾伊
C·杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106663674A publication Critical patent/CN106663674A/zh
Application granted granted Critical
Publication of CN106663674B publication Critical patent/CN106663674B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0415—Small preforms other than balls, e.g. discs, cylinders or pillars
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131—Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

公开了一种集成电路(IC)组件和相关的技术。IC组件(100)可以包括：第一印刷电路板(PCB)(102)，所述第一印刷电路板(PCB)(102)具有第一面(104)和相对的第二面(106)；管芯(108)，所述管芯(108)电气地耦合至所述第一PCB(102)的所述第一面(104)；第二PCB(110)，所述第二PCB(110)具有第一面(112)和相对的第二面(114)；以及模制化合物(118)。所述第二PCB(110)的第二面(114)经由一个或多个焊接接头(116)耦合至所述第一PCB(102)的第一面(104)。所述模制化合物(118)可以与所述第一PCB(102)的第一面(104)和所述第二PCB(11)的第二面(114)接触。

Description

具有模制化合物的集成电路组件
技术领域
本公开内容总体上涉及集成电路(IC)的领域，并且更具体而言涉及具有模制化合物的IC组件。
背景技术
在现有的集成电路(IC)器件中，可以使用常规的连接器和封装堆叠技术来叠置印刷电路板(PCB)和IC封装。这些技术可能局限于它们可以实现的形状因数(form factor)有多小，并且因此不适合于小的强大的下一代器件。
附图说明
通过以下具体实施方式结合附图将容易地理解实施例。为了便于此描述，相似的附图标记指代相似的结构元件。在附图的图中，通过示例的方式而非通过限制性的方式来示出实施例。
图1是根据各个实施例的IC组件的截面侧视图。
图2和图3分别是图1的IC组件的实施例的顶部视图和底部视图。
图4-11示出了根据各个实施例的在如图1中所示的IC组件的制造中的各个操作之后的各个组件的截面侧视图。
图12是根据各个实施例的IC组件的截面侧视图。
图13-22示出了根据各个实施例的在如图12中所示的IC组件的制造中的各个操作之后的各个组件的截面侧视图。
图23和图24是根据各个实施例的IC组件的截面侧视图。
图25是根据各个实施例的用于制造IC组件的说明性工艺的流程图。
图26是可以包括本文中所公开的IC组件中的任何一个或多个IC组件的示例性计算设备的方框图。
具体实施方式
本文中公开了集成电路(IC)组件和相关技术的实施例。在一些实施例中，IC组件可以包括：具有第一面和相对的第二面的第一印刷电路板(PCB)；电气地耦合至第一PCB的第一面的管芯；具有第一面和相对的第二面的第二PCB，其中，第二PCB的第二面经由一个或多个焊接接头耦合至第一PCB的第一面；以及模制化合物。模制化合物可以与第一PCB的第一面和第二PCB的第二面接触。在一些这样的实施例中，模制化合物可以接触管芯；在其它这样的实施例中，模制化合物可以不接触管芯。在一些实施例中，IC组件可以包括：具有第一面和相对的第二面的PCB；电气地耦合至PCB的第一面的管芯；具有第一面和相对的第二面的模制化合物，其中，模制化合物的第二面与PCB的第一面接触并且管芯接触模制化合物；以及一个或多个贯穿的模制焊接接头，所述一个或多个贯穿的模制焊接接头从PCB的第一面延伸，穿过模制化合物，并且超出模制化合物的第二面。
本文中所公开的IC组件和技术可以实现现有IC器件的微型化，从而减小这些器件的形状因数。减小器件的尺寸可以实现这些器件的新应用(例如，在用于可用的面积受限的其它应用的可穿戴应用中)。另外，采用较小的形状提供更多的计算能力可以实现针对其尺寸保持固定的器件的改进的性能。
例如，本文中所公开的IC组件和技术可以用于提供比等同能力的任何常规驱动器更小的固态存储器驱动器。这些驱动器可以包括在更小的下一代平台中，例如超极本电脑、平板电脑、以及膝上型电脑-平板电脑混合体。本文中所公开的IC组件的一些实施例可以提供具有高水平的部件集成度的固态驱动器。例如，IC组件可以包括专用集成电路(ASIC)、存储器(例如，NAND管芯或封装)、无源部件、以及功率管理电路。通过比较，现有的固态驱动器可以在单独的组件(例如，在母板上)中具有某些部件(例如，功率***)。
本文中所公开的固态驱动器的形状因数可以满足或超过下一代目标。例如，本文中所公开的IC组件的各个实施例可以提供满足22毫米乘42毫米M.2卡格式的规范的固态驱动器。在另一个示例中，本文中所公开的IC组件的各个实施例可以提供满足22毫米乘30毫米M.2卡格式的规范的固态驱动器。根据本文中所公开的IC组件和技术而形成的固态驱动器的一些实施例可以在所有三个维度上比现有驱动器细小。
本文中所公开的IC组件可以具有若干优点中的任何优点。例如，在一些实施例中，IC组件可以包括设置在PCB的一个面上的后切片(anpost-dicing)管芯(并且该管芯可以或可以不接触模制化合物)，而IC封装可以被表面安装至PCB的其它面。通过将管芯耦合至PCB的一个面，更多的空间可以留在PCB的其它面上以用于表面安装IC封装。
常规的技术可能不能够实现这些减小的形状因数。例如，一些常规的设计将ASIC封装、NAND管芯或封装、功率模块、以及无源部件表面安装在单侧PCB上。常规的PCB技术不能以有成本效益的方式实现将高输入/输出(I/O)后切片管芯耦合至PCB中。具体而言，常规的管芯嵌入方法可能无法实现高I/O管芯的足够产量。本文中所公开的IC组件的不同实施例可以具有由PCB提供的面。任何适合的分立式顶部部件可以安装在PCB面上(例如，以形成***中封装)。与常规的技术不同，这些顶部部件可能不经受任何特定的耦合要求(例如，对于球状输出(ballout)或引脚输出(pinout))。易于访问这样的部件(和去除和/或替换这些部件的能力)可以实现高的最终组件和测试产量(与一些传统的***中封装方法(其中密封了所有封装)相比)。另外，当电子产品的要求发生改变时，可以在制造工艺中轻易地交换表面安装的部件，从而改进了设计灵活性。
本文中所公开的IC组件的实施例可以包括ASIC和非易失性存储器器件(例如，闪速存储器)两者。在一些实施例中，ASIC和非易失性存储器器件在IC组件中可以是分隔开的，从而降低了来自ASIC(其可能是主要的散热部件)的温度敏感的非易失性存储器的热损害的可能性。
图1是根据各个实施例的IC组件100的截面侧视图。IC组件100可以包括第一印刷电路板(PCB)102、管芯108、第二PCB 110、以及模制化合物118。IC组件100的功能可以由包括在IC组件100的部件中或设置在IC组件100的部件上的电路来确定。例如，在一些实施例中，IC组件100可以包括被布置为形成固态驱动器的部件。可以通过对IC组件100的部件的适当的选择和布置来由IC组件100提供任何其它适合的功能。
第一PCB 102可以具有第一面104和与第一面104相对的第二面106。第一PCB 102可以由任何常规的PCB材料(例如，层压材料和铜)形成，并且可以具有任何期望数量的层。在一些实施例中，第一PCB 102可以是四层PCB。第一PCB 102可以包括在第一面104和/或第二面106上形成的导电接触部、以及位于第一面104与第二面106之间的用于沿着面104和面106并且在面104与面106之间耦合电信号的过孔。导电接触部的示例可以包括迹线、焊盘、指状物或任何适合的导电互连部件。导电接触部的形状可以根据应用而发生变化。例如，在一些实施例中，迹线可以用于按路线传送信号，指状物可以被暴露用于引线键合或与插座配对，并且焊盘可以用于表面安装、探针接触或、测试。
管芯108可以包括第一面124、第二面194、以及侧面122。如示出的，第二面194可以接近于第一PCB 102的第一面104。在一些实施例中，管芯108可以电气地耦合至第一PCB102的第一面104。例如，在一些实施例中，管芯108可以引线键合至第一PCB 102的第一面104。引线键合中所包括的引线可以从管芯108的第一面124、侧面122、或第二面194延伸。可以进一步通过第一PCB 102和往返于电耦合至第一面104和/或第二面106的其它部件来传输通过管芯108与第一面104之间的电耦合而传输的电信号。以下将讨论这种部件的示例。在一些实施例中，管芯108可以机械地耦合至第一PCB 102的第一面104(例如，经由粘合剂和/或电耦合机制(例如引线键合或焊接))。在一些实施例中，可以使用倒装芯片工艺来附接管芯108。尽管在图1中仅示出了单个管芯108，但多个管芯可以被安装至第一PCB 102的第一面104。
管芯108可以包括硅或其它半导体材料，以及被配置为执行期望功能的多个器件。管芯108中所包括的器件可以是任何适合类型的电子器件(例如，分立器件或集成器件、基于晶体管的器件等)。例如，在一些实施例中，管芯108可以是专用集成电路(ASIC)。根据应用，ASIC可以提供若干功能中的任何功能。例如，在IC组件100是固态驱动器的一些实施例中，ASIC可以用作管理并接口连接外部数据总线(例如，串行ATA和***部件接口信号)和对数据进行存储的内部存储器的控制器。管芯108可以包括单片硅或多片硅，并且可以包括任何适合类型的电子部件。在各个实施例中，任何电子器件可以用作管芯108。另外，尽管管芯108可以在本文中被称为单数，但是(例如，不同尺寸、类型和功能的)多个管芯108可以包括在IC组件100中。
在一些实施例中，管芯108可以不比对在其上已构造电器件的半导体晶片进行切割经过实质上更多的处理。例如，管芯108可以是在硅晶片上的阵列中形成的许多管芯中的一个管芯，并且可以不比在切片工艺中从阵列中的其它管芯中分隔开受到实质上更多的处理。这种管芯在本文中可以被称为“后切片管芯”。由于后切片管芯108可以比执行相同功能的已经过另外的封装步骤(例如，外部保护部件的添加)的管芯薄得多，所以相对于使用进一步封装的管芯，IC组件100中后切片管芯108的使用可以使得IC组件100能够实现减小的厚度130。例如，在一些实施例中，后切片管芯可以是几十微米厚，而进一步封装的管芯可以是几百微米厚。
第二PCB 110还可以耦合至第一PCB 102的第一面104。具体而言，第二PCB 110可以具有第一面112和相对的第二面114，并且第二面114可以耦合至第一PCB 102的第一面104。在一些实施例中，第二PCB 110的第二面114可以经由一个或多个焊接接头116耦合至第一PCB 102的第一面104。在一些实施例中，焊接接头116可以贯穿模制焊接接头，并且可以嵌入在模制化合物118中或者贯穿模制化合物118。第二PCB 110可以由任何常规的PCB材料形成并且可以具有任何期望数量的层。在一些实施例中，第二PCB 110可以是两层PCB。第二PCB 110可以包括在第一面112和/或第二面114上形成的导电接触部、以及位于第一面112与第二面114之间的用于沿着面并且在面之间耦合电信号的过孔。例如，在第二面114上形成的导电接触部可以与焊接接头116接触，第二PCB 110可以包括位于这些导电接触部与第一面112上的导电接触部之间的过孔，并且这些过孔可以经由焊接接头116将来自第一PCB 102的电信号耦合至第一面112。在一些实施例中，可以沿着这种路径在管芯108与第二PCB 110的第一面112之间传输电信号。在一些实施例中，中间结构或器件(未示出)可以设置在第一PCB 102与第二PCB 110之间。在第二PCB 110的第二面114与第一PCB 102的第一面104之间可以间隔开距离126。在一些实施例中，距离126可以小于一毫米。在一些实施例中，除了第二PCB 110之外或代替第二PCB 110，倒装芯片部件、无源部件、或其它部件可以经由一个或多个焊接接头(如以上参考焊接接头116所描述地形成的)被安装至第一PCB102的第一面104。
第一PCB 102可以具有长度128并且第二PCB 110可以具有长度188。长度128和长度188可以采用足以容纳在IC组件100中期望的部件的任何期望的值。在一些实施例中，长度128可以大于长度188。在一些实施例中，长度128可以近似等于长度188。在一些实施例中，长度128可以小于长度188。在一些实施例中，第一PCB 102的长度128可以近似于42毫米。在一些实施例中，第一PCB 102的长度128可以近似于30毫米。在一些实施例中，第二PCB110的长度188可以近似于12毫米。
可以以若干方式中的任何方式相对于第一PCB 102的第一面104和第二PCB 110的第二面114来布置管芯108。例如，在一些实施例中，管芯108可以被布置为设置在第二PCB110的第二面114与第一PCB 102的第一面104之间。在一些实施例中，管芯108可以不被设置在第二PCB 110的第二面114与第一PCB 102的第一面104之间(例如，如图1中所示出的)。在一些实施例中，管芯108可以部分地设置在第二PCB 110的第二面114与第一PCB 102的第一面104之间。
模制化合物118可以具有第一面136和第二面192。在图1的实施例中，模制化合物118被示出为接触管芯108。在一些实施例中，模制化合物118可以至少部分地覆盖管芯108。例如，在一些实施例中，模制化合物118可以与管芯108的侧面122接触并且覆盖管芯108的侧面122。如本文中所使用的，短语“覆盖”面或对象可以指代大体上接触面或对象的没有被其它部件接触或覆盖的所有部分。在一些实施例中，模制化合物118可以与侧面22接触并且覆盖侧面122，并且可以与第一面124接触。在一些实施例中，模制化合物118可以覆盖第一面124。在管芯108的第二面194与第一PCB 102的第一面104之间存在“间隔”的一些实施例中，模制化合物118可以接触第二面194。在一些实施例中，模制化合物118可以覆盖管芯108的侧面122和第一面124。在一些实施例中，模制化合物118可以覆盖管芯108。在一些实施例中，模制化合物118的第一面136可以与管芯108的第一面124间隔开(例如，间隔开如示出的间隔开模制化合物118的中间部分)。在一些实施例中，模制化合物118的第二面192可以与管芯108的第二面194大体上共面。
模制化合物118(例如，模制化合物118的第二面192)可以与第一PCB102的第一面104接触，并且与第二PCB 110的第二面114接触。在一些实施例中，模制化合物118可以覆盖第一PCB 102的第一面104。在一些实施例中，模制化合物118可以覆盖第二PCB 110的第二面114。在一些实施例中，模制化合物118可以覆盖焊接接头116。如以上所指出的，在一些实施例中，模制化合物118可以不接触管芯108。以下参考图24讨论了这种实施例的一些示例。
任何适合的模制化合物可以用作模制化合物118。例如，可以使用在封装应用中典型地使用的密封的环氧树脂塑料材料、树脂、或任何适合的模制化合物。这些材料中的任何材料可以或可以不包括填充剂或其它微粒，例如二氧化硅填充剂。模制化合物118可以由任何适合的工艺形成，例如以下讨论并且参照图7-10所示出的模制工艺。
IC组件100可以具有第一面134和第二面132。在一些实施例中，第一面134可以包括第二PCB 110的第一面112的至少一部分。在一些实施例中，第一面134可以包括模制化合物118的第一面136的至少一部分。在一些实施例中，第一面134可以包括第二PCB 110的第一面112的至少一部分和模制化合物118的第一面136的至少一部分(例如，如图1中所示出的)。具体而言，第二PCB 110的第一面112可以与模制化合物118的第一面136大体上共面。在一些实施例中，可以由模制化合物118的第一面136大体上整体地提供第一面134。在其它实施例中，可以由第二PCB 110的第一面112大体上整体地提供第一面134。在一些实施例中，第一面134可以与模制化合物118的第一面136和/或第二PCB 110的第一面112间隔开。在一些这种实施例中，另外的部件可以设置在第一面134与模制化合物118的第一面136之间和/或第一面134与第二PCB 110的第一面112之间。例如，另外的PCB可以设置在模制化合物118的第一面136与第一面134之间，和/或第二PCB 110的第一面112与第一面134之间。另外的PCB可以采取本文中所讨论的PCB中的任何PCB的形式。例如，IC组件100可以包括多于两个PCB，并且这些PCB可以使用与焊接接头116类似的焊接接头以任何期望的布置相互耦合。在一些实施例中，IC组件100可以包括三个或更多个PCB。
在一些实施例中，第二面132可以包括第一PCB 102的第二面106的至少一部分。在一些实施例中，可以由第一PCB 102的第二面106(例如，如图1中所示出的)大体上整体地提供第二面132。在一些实施例中，第二面132可以包括模制化合物118的第二面192的至少一部分(未示出)。在一些实施例中，第二面132可以与第一PCB 102的第二面106间隔开。在一些这种实施例中，另外的部件可以设置在第一PCB 102的第二面106与第二面132之间。例如，另外的PCB可以设置在第一PCB 102与第二面132之间(例如，根据以上参考第一面134所讨论的实施例中的任何实施例)。
在前述实施例中的任何实施例中，第一面134和/或第二面132可以具有设置在其上的保护性涂层(例如，塑料涂层，未示出)。这种涂层可以是常规的，并且在本文中不再进行讨论。
在一些实施例中，IC组件100可以包括另外的部件。例如，IC组件100可以包括一个或多个探针焊盘140。探针焊盘140可以设置在IC组件100的第一面134上(例如，在第二PCB110的第一面112上，如图1中所示出的)。在一些实施例中，探针焊盘可以设置在IC组件100的第二面132上(例如，在第一PCB 102的第二面106上)。探针焊盘140中的每一个焊盘可以是电气地耦合至IC组件100中的一个或多个其它部件的导电区(例如，金属的平坦部分)。在一些实施例中，探针焊盘140可以用于提供接触点，通过该接触点来测试在IC组件100内部的各个部件(例如，管芯108中所包括的或在第二PCB 110或第一PCB 102上设置的各个电路)。示例性测试可以包括检测开路/短路、和/或评估各种部件的性能。
IC组件100可以包括表面安装至第一PCB 102的第二面106和/或第二PCB 110的第一面112的一个或多个IC封装。在图1中，IC封装142-148被示出为表面安装至第一PCB 102的第二面106。在所示出的实施例中，第一PCB 102的第二面106与IC组件100的第二面132相一致。任何期望的IC封装可以被表面安装至IC组件100中所包括的PCB 102和110中的一个或多个PCB。例如，IC封装142可以是温度传感器。IC封装144可以包括一个或多个无源部件，例如电阻器和电容器。IC封装146可以是电源管理集成电路(PMIC)。IC封装148可以是存储器器件，例如闪速存储器。在一些实施例中，IC封装148可以是具有用于表面安装至IC组件100的第二面132的球栅阵列(BGA)的NAND闪速存储器。在一些实施例中，IC封装142-148中的一个或多个IC封装可以被表面安装至第一PCB 102的第二面106，但是可以替代地耦合(例如，以后切片形式)至第一面104，如以上参考管芯108所讨论的。具体而言，在一些实施例中，IC封装144、146和/或148可以如此耦合。其它器件可以被表面安装至IC组件100(例如，一个或多个晶体)。在一些实施例中，IC封装可以被设置在IC组件100的第二面132上，并且没有IC封装可以被设置在IC组件100的第一面134。
如图1中所示出的，IC封装142-148(表面安装至IC组件100的第二面132)可以不被模制化合物118覆盖。具体而言，在一些实施例中，在模制化合物118被提供至IC组件100之后，IC组件100的第一面134或第二面132上所包括的任何IC封装(例如，IC封装142-148)可以表面安装至第二面132。因为这种封装没有被嵌入在模制化合物中，可以在IC组件100的使用期期间容易地安装、替换或去除该封装。
IC组件100的第一面134和/或第二面132可以包括可以用于实现IC组件100的电路与外部插座或其它耦合部件之间的电耦合的一个或多个导电接触部。例如，如图1中所示出的，一个或多个导电接触部150可以被设置在IC组件100的第二面132上(例如，在第一PCB102的第二面106上)。一个或多个导电接触部152可以设置在IC组件100的第一面134上(例如，在第二PCB 110的第一面112上)。在一些实施例中，在将管芯108耦合至第一PCB 102的第一面104之前，可以将导电接触部150印制在第一PCB 102上。在一些实施例中，在经由一个或多个焊接接头116来耦合第一PCB 102和第二PCB 110之前，可以分别将导电接触部150和/或152印制在第一PCB 102和/或第二PCB 110上。在一些实施例中，在将模制化合物提供至IC组件100之前，可以将导电接触部150和/或152分别印制在第一PCB 102和/或第二PCB110上。
导电接触部150和/或152可以设置在IC组件100的面上的任何期望位置。在一些实施例中，导电接触部150和/或152可以被设置为接近于IC组件100的端部(例如，如图1中所示出的)。具体而言，导电接触部150和/或152可以是边缘指状物连接器的部分，其可以由外部设备中的互补插座接收并且用于电气地和机械地将IC组件100耦合至外部设备。以下参考图2和图3讨论了这种实施例中的不同示例。
图2和图3分别是IC组件100的实施例的顶部视图和底部视图。具体而言，如以上所讨论的，图2和图3示出了IC组件100包括用于与外部设备的插座机械地和电气地耦合的边缘指状物连接器168的实施例。以下所所讨论的图2和图3的实施例的其它特征可以包括在IC组件100中，无论IC组件100是否包括边缘指状物连接器168。
图2是IC组件100的实施例的顶部视图。具体而言，图2示出了根据一些实施例的IC组件100的第二面132。IC组件100可以具有长度128(例如，如参考图1所讨论的)和宽度170。在一些实施例中，长度128可以等于PCB 102的长度。在一些实施例中，宽度170可以等于PCB102的宽度。宽度170可以采用足以容纳IC组件100中所期望的部件的任何期望的值。例如，在一些实施例中，宽度170可以近似为22毫米。
如以上参考图1所讨论的，一个或多个IC封装可以设置在第二面132上。例如，在图2中，温度传感器142、无源部件144、PMIC 146以及存储器器件148被示出为设置在第二面132上。在图2中的IC封装142-148的布置仅仅是说明性的，并且可以使用任何期望的布置。例如，在一些实施例中，温度传感器142可以设置在区域196中，在IC组件100的宽度170的方向上与存储器器件148横向对齐。
边缘指状物连接器168可以包括三个突起物154A、154B、和154C。突起物154A、154B、和154C中的每一个可以包括一个或多个导电接触部150(即，分别为导电接触部150A、150B、和150C)。例如，在一些实施例中，导电接触部150A可以包括六个导电接触部，导电接触部150B可以包括十九个导电接触部，并且导电接触部150C可以包括五个导电接触部。在一些实施例中，导电接触部150可以是金接触部，并且可以被印制在第一PCB 102的第二面106上。边缘指状物连接器168(如果有的话)的突起物的数量和几何形状以及导电接触部150的数量、分布和几何形状可以被选择为实现边缘指状物连接器168与期望的插座之间的配对。
图3是IC组件100的实施例的底部视图。具体而言，图3示出了根据一些实施例的IC组件100的第一面134。IC组件100可以具有长度128和宽度170(例如，如以上参考图1和图1所讨论的)。图3还示出了IC组件100中管芯108的相对定位的示例。如以上所讨论的，管芯108可以被模制化合物118覆盖。
如以上参考图1所讨论的，一个或多个探针焊盘140可以设置在第一面134上。如图3中所示出的，探针焊盘140可以采取若干不同尺寸和形状中的任何一种，并且可以如所期望地进行布置。在一些实施例中，探针焊盘140可以被印制在第二PCB 110的第一面112上。第二PCB 110还可以包括位于探针焊盘140与第二PCB 110的第二面114之间的导电过孔。可以通过这些导电过孔在探针焊盘140与IC组件100的其它电路之间传输信号。在一些实施例中，探针焊盘140可以由金属材料形成(例如，铜)并且被覆盖有另一种金属(例如，金、锡、钯或银)或有机薄膜以阻止氧化。
如参考图2所讨论的，边缘指状物连接器168可以包括三个突起物154A、154B、和154C。突起物154A、154B、和154C中的每一个突起物可以包括一个或多个导电接触部152(即，分别为导电接触部152A、152B、和152C)。例如，在一些实施例中，导电接触部152A可以包括五个导电接触部，导电接触部152B可以包括二十个导电接触部，并且导电接触部152C可以包括四个导电接触部。在一些实施例中，导电接触部152可以是金接触部，并且可以被印制在第二PCB 110的第一面112上。边缘指状物连接器168(如果有的话)的突起物的数量和几何形状以及导电接触部152的数量、分布和几何形状可以被选择为实现边缘指状物连接器168与期望的插座之间的配对。
如以上所指出的，IC组件100的尺寸可以采取任何期望的值。例如，在一些实施例中，IC组件100的宽度可以是12、16、22或30毫米。在一些实施例中，IC组件100的长度可以是16、26、30、38、42、60、80或110毫米。这些尺寸仅仅是说明性的，并且可以使用任何期望的尺寸。
图4-11示出了根据各个实施例的在IC组件的制造中的各个操作之后的各个组件的截面侧视图。为了易于说明，图4-11中所描绘的组件可以代表IC组件100的制造中的各个阶段，但是参考图4-11所讨论的操作可以用于制造任何适合的IC组件。在各个实施例中，可以以交替的顺序(如适合的)来省略、重复、或执行这些操作中的一个或多个操作。
另外，图4-11描绘了参考单个IC组件100而执行的操作，但是这仅仅是为了易于说明。在一些实施例中，可以并行地形成若干IC组件100(例如，几十个组件)。例如，多个IC组件100可以形成在阵列中，并且可以同时地或以任何适合的顺序对阵列执行参考图4-11所讨论的操作。在形成IC组件100的阵列之后，阵列可以被切割为片(在图4-11中未示出)，以将IC组件100相互分割。成批地制造IC组件100可以改进生产量。
图4描绘了在第一PCB 102的第二面106上形成导电接触部150之后的组件400。一个或多个导电接触部150可以形成在第二面106上。在一些实施例中，可以使用常规的PCB图案化技术将导电接触部150印制在第二面106上。在一些实施例中，导电接触部150可以是用于表面安装的焊盘。第一PCB 102可以包括位于第二面106上和/或位于第一面104上的另外的导电接触部150，导电接触部150被布置为与在随后的操作要附接的部件耦合。如以上所讨论的，第一PCB 102还可以包括位于第一面104与第二面106之间的导电过孔，该导电过孔用于耦合面之间的电信号。使用常规的PCB设计技术，可以根据将包括在IC组件100中的另外的部件的布置来设计这些接触部和过孔的布置。
图5描绘了在将管芯108耦合至组件400的第一PCB 102的第一面104之后的组件500。具体而言，管芯108的第二面194可以被设置为接近于第一PCB 102的第一面104。如以上参考图1所讨论的，管芯108与第一PCB 102之间的耦合可以采取若干形式中的任何形式。例如，在一些实施例中，管芯108可以引线键合至第一PCB 102。在一些实施例中，可以使用倒装芯片技术来附接管芯108(例如，硅管芯或任何电子器件)。
图6描绘了在将第二PCB 110耦合至组件500的第一PCB 102之后的组件600。可以使用BGA球安装工艺来完成将第二PCB 110耦合至第一PCB 102。具体而言，可以经由一个或多个焊接接头116将第二PCB 110的第二面114耦合至第一PCB 102的第一面104。当将第二PCB 110耦合至第一PCB 102时，焊接接头116可以具有厚度602，厚度602代表第一PCB 102的第一面104与第二PCB 110的第二面114之间的距离。组件600可以具有厚度604。在一些实施例中，第二PCB 110可以具有设置在第一面112上的一个或多个探针焊盘140和/或一个或多个导电接触部152。可以在将第二PCB耦合至第一PCB 102之前将探针焊盘140和导电接触部152印制在第二PCB 110上。可以使用常规的PCB制造技术来对探针焊盘140和导电接触部152进行图案化。
第二PCB 110可以包括位于第一面112上和/或位于第二面114上的另外的导电接触部，该导电接触部被布置为与在随后的操作要附接的管芯108、第一PCB 102、和/或部件电气地耦合。例如，第二PCB 110的第二面114和第一PCB 102的第一面104可以包括被布置为接触焊接接头116以便提供第一PCB 102与第二PCB 110之间的导电路径的导电接触部。如以上所讨论的，第二PCB 110还可以包括位于第一面112与第二面114之间的导电过孔，该导电过孔用于耦合面之间的电信号。使用常规的PCB设计技术，可以根据将包括在IC组件100中的另外的部件的布置来设计这些接触部和过孔的布置。
图7描绘了在将组件600固定在包封模具(mold chase)704中之后的组件700。包封模具704可以具有限定内腔708的内壁706。内腔708的尺寸可以被选择为使得符合一些部分中的组件600，但是还留下一个或多个开放容积(例如，容积710)。如以上所指出的，在一些实施例中，组件600的阵列可以采用单块体(unitary body)的形式，并且可以将该单块体固定在具有包封模具704的形状的阵列的形式的包封模具中。
另外，内腔708可以具有比组件600的尺寸略小的一些尺寸。例如，腔708的“厚度”尺寸714可以略小于组件600的厚度604。当将组件600***至包封模具704中并且闭合包封模具704时，可以压缩组件600(例如，如箭头702所指示的)。组件600的具有可塑性的部件可以响应于此压缩而变形。具体而言，焊接接头116可以是足够可塑的(例如，比组件600的其它部件可塑性低)以便受包封模具704的压力而变形并且厚度减小(例如，通过经受受控塌陷)。在包封模具704的压缩之后的焊接接头116的厚度712可以小于组件600的焊接接头116的厚度602。结果，在包封模具704中的压缩之后的组件700的厚度714可以小于组件600的厚度604。使用包封模具704的压力来形成焊接接头116直到组件700的厚度714匹配腔708的内部尺寸可以容许将厚度714精确地控制为期望的值，而不管组件600的焊接接头116的厚度602的变化(其典型地当最初形成焊接接头时由表面张力引起)。
图8描绘了在将模制化合物118提供至腔708的容积710中以接触组件700之后的组件800。模制化合物118可以被提供为填充容积710。如以上参考图1所讨论的，在一些实施例中，模制化合物118可以与第一PCB 102的第一面104接触。在一些实施例中，模制化合物118可以与第二PCB 110的第二面114接触。在一些实施例中，模制化合物118可以覆盖焊接接头116。在一些实施例中，模制化合物118可以覆盖管芯108。如图8中所示出的，模制化合物118的第二面192可以与第一PCB 102的第一面104接触，并且第一面136可以与包封模具704的壁706接触。若干模制技术中的任何技术可以用于形成本文中所描述的组件。例如，可以使用注入模制(injection molding)。在一些实施例中，传递模制(transfer molding)可以是有利的。
图9描绘了在对组件800的模制化合物118进行固化之后的组件900。一旦进行固化，模制化合物118大体上可以是固体的。在一些实施例中，以上参考图7-9所讨论的模制工艺可以是暴露的模制工艺。在一些实施例中，可以在将组件900从包封模具704去除之后对其进行固化。在一些实施例中，通过例如加热或使用紫外光来开始或加速固化。
图10描绘了在从图9的包封模具704去除组件900之后的组件900。组件900可以具有第一面134和第二面132。
图11描绘了在将一个或多个IC封装(例如，IC封装142-148)表面安装至组件900的第二面132之后的组件1100。组件1100可以是IC组件100。第一PCB 102可以包括位于第二面106上的导电接触部和位于第一面104与第二面106之间的导电过孔，导电接触部用于耦合至表面安装的IC封装的导电接触部，导电过孔用于在表面安装的IC封装与管芯108和/或第二PCB 110之间耦合电信号。第一PCB 102的导电接触部150和第二PCB 110的导电接触部152可以用于在一个或多个外部器件(未示出)与IC组件100中的任何部件(例如，IC封装142-148和/或管芯108中的任何一个)之间耦合信号。IC组件100的操作可以采取本文中所讨论的实施例中的任何实施例的形式。
图12是根据各个实施例的设置在母板1240上的IC组件1200的截面侧视图。IC组件1200可以包括印刷电路板(PCB)1202、管芯1208、模制化合物1218、以及一个或多个贯穿的模制焊接接头1216。可以由IC组件1200的部件中所包括的或设置在该部件上的电路来确定IC组件1200的功能。例如，在一些实施例中，IC组件1200可以包括被布置为形成以上参考IC组件100所描述的器件中的任何器件的部件。可以通过对IC组件1200的部件的适当的选择和布置来由IC组件1200提供任何其它适合的功能。
PCB 1202可以具有第一面1204和与第一面1204相对的第二面1206。PCB 1202可以由任何常规的PCB材料形成并且可以具有任何期望数量的层。PCB 1202可以包括在第一面1204和/或第二面1206上形成的导电接触部、以及位于第一面1204与第二面1206之间的用于沿着面1204和1206并且在面1204与面1206之间耦合电信号的过孔。
管芯1208可以包括第一面1224、第二面1294、以及侧面1222。如所示出的，第二面1294可以接近于PCB 1202的第一面1204。在一些实施例中，管芯1208可以电耦合至PCB 102的第一面1204。例如，在一些实施例中，管芯1208可以引线键合至PCB 1202的第一面1204。在引线键合中所包括的引线可以从管芯108的第一面1224、侧面1222、或第二面1294延伸。通过在管芯1208与第一面1204之间的电耦合而传输的电信号可以进一步地通过PCB 1202以及往返于电耦合至第一面1204和/或第二面1206的其它部件来传输(例如，经由贯穿模制焊接接头1216而被表面安装至第二面1206和/或耦合至PCB 1202的部件，如以下所讨论的)。在一些实施例中，管芯1208可以机械地耦合至第一PCB 1202的第一面1204(例如，经由粘合剂和/或电耦合机制(例如引线键合或焊接))。在一些实施例中，可以使用倒装芯片工艺来附接管芯1208。尽管在图12中仅仅示出了单个管芯1208，但是多个管芯可以被安装至PCB 1202的第一面1204。
管芯1208可以采取以上参考图1所讨论的管芯108中的任何管芯的形式。例如，管芯1208可以包括硅或其它半导体材料，以及被配置为执行期望功能的多个器件(例如，基于晶体管的器件)。例如，在一些实施例中，管芯1208可以是ASIC(例如，以上参考管芯108所讨论的ASIC中的任何ASIC)。在一些实施例中，管芯1208可以是后切片管芯1208。由于后切片管芯1208可以比执行相同功能的进一步封装的管芯薄得多，相对于使用进一步封装的管芯，IC组件1200中后切片管芯1208的使用可以使得IC组件1200能够实现减小的厚度1230。管芯1208可以包括单片硅或多片硅，并且可以包括任何适合类型的电子部件。模制化合物1218可以具有第一面1236和第二面1292，并且可以接触管芯1208。例如，在一些实施例中，模制化合物1218可以与管芯1208的侧面1222接触并且覆盖侧面1222。在一些实施例中，模制化合物1218可以与侧面1222接触并且覆盖侧面1222，并且可以与第一面1224接触。在一些实施例中，模制化合物1218可以覆盖第一面1224。在管芯1208的第二面1294与PCB 1202的第一面1204之间存在“间隔”的一些实施例中，模制化合物1218可以接触第二面1294。在一些实施例中，模制化合物1218可以覆盖管芯1208的侧面1222和第一面1224。在一些实施例中，模制化合物1218可以覆盖管芯1208。在一些实施例中，模制化合物1218的第一面1236可以与管芯1208的第一面1224间隔开(例如，间隔开如示出的模制化合物1218的中间部分)。在一些实施例中，第一面1236可以与第一面1224大体上共面。在一些实施例中，模制化合物1218的第二面1292可以与管芯1208的第二面1294大体上共面。
模制化合物1218(例如，模制化合物1218的第二面1292)可以与PCB 1202的第一面1204接触。在一些实施例中，模制化合物1218可以覆盖PCB 1202的第一面1204。在一些实施例中，模制化合物1218可以覆盖贯穿的模制焊接接头1216。
任何适合的模制化合物可以用作模制化合物1218，例如以上参考图1的模制化合物118所讨论的示例中的任何示例。模制化合物1218可以由任何适合的工艺形成，例如以下所讨论并且参考图15-18所示出的模制工艺。
IC组件1200可以具有第一面1234和第二面1232。在一些实施例中，第一面1234可以包括模制化合物1218的第一面1236的至少一部分(例如，如图12中所示出的)。在一些实施例中，可以由模制化合物1218的第一面1236大体上整体地提供第一面1234。在一些实施例中，第一面1234可以包括模制化合物1218的第一面1236，并且可以具有延伸穿过模制化合物1218的第一面1236的贯穿的模制焊接接头1216。在一些实施例中，第一面1234可以与模制化合物1218的第一面1236间隔开。在一些这样的实施例中，另外的部件可以设置在第一面1234与模制化合物1218的第一面1236之间。例如，另外的PCB或其它部件可以设置在模制化合物1218的第一面1236与第一面1234之间。另外的PCB可以采取本文中所讨论的PCB中的任何PCB的形式。例如，IC组件1200可以包括多于一个PCB，并且这些PCB可以以任何期望的布置相互耦合(例如，使用与以上参考IC组件100所讨论的焊接接头116类似的焊接接头)。
在一些实施例中，第二面1232可以包括PCB 1202的第二面1206的至少一部分。在一些实施例中，可以由PCB 1202的第二面1206(例如，如图12中所示出的)大体上整体地提供第二面1232。在一些实施例中，第二面1232可以包括模制化合物1218的第二面1292的至少一部分(未示出)。在一些实施例中，第二面1232可以与PCB 1202的第二面1206间隔开。在一些这样的实施例中，另外的部件可以设置在PCB 1202的第二面1206与第二面1232之间。例如，另外的PCB可以设置在PCB 1202与第二面1232之间(例如，根据以上参考第一面1234所讨论的实施例中的任何实施例)。
在前述实施例中的任何实施例中，第一面1234和/或第二面1232可以具有设置在其上的保护性涂层(例如，未示出的塑料涂层)。这样的涂层可以是常规的，并且在本文中不再进行讨论。
如以上所指出的，IC组件1200可以包括一个或多个贯穿的模制焊接接头1216。贯穿的模制焊接接头1216可以经由PCB 1202将管芯1208与母板1240电气地耦合。具体而言，贯穿的模制焊接接头1216可以电气地接触PCB 1202的第一面1204上的导电接触部。管芯1208可以电气地耦合至如以上所讨论的PCB 1202(例如，经由PCB 1202的第一面1204上的一个或多个导电接触部或引线键合)。PCB 1202可以包括一个或多个过孔，所述一个或多个过孔可以将第一面1204上的接触部之间的信号耦合至PCB 1202中的各个层、耦合至第二面1206上的电接触部、或耦合至第一面1204上的电接触部。在一些实施例中，电信号可以在管芯1208与穿过这样的电路径的贯穿的模制焊接接头1216之间传输。当贯穿的模制焊接接头1216接触母板1240上的电接触部时，信号可以在母板1240与管芯1208之间传输。在一些实施例中，可以在将管芯1208耦合至PCB 1202的第一面1204之前、在将模制化合物1218提供至IC组件1200之前、和/或在提供贯穿的模制焊接接头1216之前，在PCB 1202中形成导电接触部和/或过孔。
如本文中所使用的，“母板”可以指代任何电路板，可以在所述电路板上将IC组件1200设置并耦合为经过贯穿的模制焊接接头1216。因此，在一些实施例中，贯穿的模制焊接接头1216可以被当作提供母板1240与IC组件1200之间的第二级互连。在图12中所示出的结构可以与一些常规的封装方法进行对比，其中，模具可以位于衬底的顶侧上，而任何第二级互连可以位于衬底面对母板的底部相对侧上。
在一些实施例中，IC组件1200可以包括另外的部件。例如，IC组件1200可以包括一个或多个探针焊盘1260。探针焊盘1260可以设置在IC组件1200的第二面1232上(例如，在PCB 1202的第二面1206上，如图12中所示出的)。探针焊盘1260可以采取以上参考IC组件100所讨论的探针焊盘140的实施例中的任何实施例的形式。在一些实施例中，IC组件1200中可以不包括探针焊盘1260。
IC组件1200可以包括被表面安装至PCB 1202的第二面1206的一个或多个IC封装。在图12中，IC封装1254和1256被示出为表面安装至PCB 1202的第二面1206。在所示出的实施例中，PCB 1202的第二面1206与IC组件1200的第二面1232相一致。任何期望的IC封装可以被表面安装至PCB 1202的第二面1206。例如，以上参考IC组件100所讨论的IC封装142-148中的任何IC封装可以表面安装至IC组件1200的第二面1232。在一些实施例中，IC封装1254和1256可以包括例如非易失性存储器、动态随机存取存储器(DRAM)、电源***、或无源部件。在一些实施例中，IC封装1254和1256中的一个或多个IC封装可以不表面安装至PCB1202的第二面1206，但是可以替代地被耦合(例如，以后切片形式)至如以上参考管芯1208所讨论的第一面1204。
如图12中所示出的，表面安装至IC组件1200的第二面1232的IC封装1254和1256可以不被模制化合物1218覆盖。具体而言，在一些实施例中，在模制化合物1218被提供至IC组件1200之后，IC组件1200的第二面1232上所包括的任何IC封装(例如，IC封装1254和1256)可以表面安装至第二面1232。因为这样的封装没有被嵌入在模制化合物中，所以可以在IC组件1200的使用期间容易地安装、替换、或去除封装。
在PCB 1202中包括的过孔可以用于在被表面安装至IC组件1200的第二面1232的IC封装中的任何IC封装与管芯1208之间耦合信号。在PCB1202中所包括的过孔以及贯穿的模制焊接接头1216可以用于在被表面安装至IC组件1200的第二面1232的IC封装中的任何IC封装与母板1240之间耦合电信号。
IC组件1200的第二面1232和/或母板1240可以包括可以用于实现IC组件1200的电路与外部器件(未示出)之间的电耦合的一个或多个导电接触部。
在一些实施例中(例如，IC组件1200实施固态驱动器的实施例)，PCB 1202的第二面1206(例如，在其上设置了IC封装1254和1256)的面积可以小于400平方毫米。例如，面积可以近似为20毫米乘20毫米。这可以容纳14毫米乘18毫米的非易失性存储器封装和4毫米乘4毫米的PMIC封装。大于120平方毫米的面积可用于另外的部件(例如，无源部件的封装)。
IC组件1200的“高度”可以根据应用和期望的部件而发生变化。例如，在一些实施例中，焊料间隙(solder standoff)1242可以近似为200微米，模具盖厚度1244可以近似210微米，衬底厚度1246可以近似200微米，并且顶部部件高度1248可以近似800微米(产生大约1500微米的总高度(包括容差))。在一些实施例中，焊料间隙1242可以近似200微米，模具盖厚度1244可以近似200微米，衬底厚度1246可以近似200微米，并且顶部部件厚度1248可以近似650微米(产生大约1350微米的总高度(包括容差))。在一些实施例中，焊料间隙1242可以近似100微米，模具盖厚度1244可以近似210微米，衬底厚度1246可以近似130微米，并且顶部部件高度1248可以近似500微米(产生大约1000微米的总高度(包括容差))。具有这些尺寸的IC组件1200(例如，固态驱动器)可以有利地包括在小的电子器件(例如，手持式移动器件)中。
图13-22示出了根据各个实施例的在IC组件的制造中的各个操作之后的各个组件的截面视图。为了易于说明，在图13-22中所描绘的组件可以代表IC组件1200的制造中的各个阶段，但是参考图13-22所讨论的操作可以用于制造任何适合的IC组件。在各个实施例中，可以以交替的顺序(如适合的)来省略、重复、或执行这些操作中的一个或多个操作。
另外，如以上参考图4-11所讨论的，图13-22描绘了参考单个IC组件1200而执行的操作，但是这仅仅是为了易于说明。在一些实施例中，可以并行地形成若干IC组件1200(例如，数十个组件)。例如，可以在阵列中形成多个IC组件1200，并且可以同时地或以任何适合的顺序对阵列执行参考图13-22所讨论的操作。在形成IC组件1200的阵列之后，阵列可以被切割为片(在图13-22中未示出)，以将IC组件1200相互分割。成批地制造IC组件1200可以改进生产量。
图13描绘了在提供PCB 1202之后的组件1300。PCB 1202可以包括位于第二面1206上和/或位于第一面1204上的导电接触部，该导电接触部被布置为与在随后的操作要附接的部件耦合。如以上所讨论的，PCB 1202还可以包括位于第一面1204与第二面1206之间的导电过孔，该导电过孔用于耦合面之间的电信号。使用常规的PCB设计技术，可以根据要包括在IC组件1200中的另外的部件的布置来设计这些接触部和过孔的布置。
图14描绘了在将管芯1208耦合至组件1300的PCB 1202的第一面1204之后的组件1400。具体而言，管芯1208的第二面1294可以被设置为接近于PCB 1202的第一面1204。如以上参考图12所讨论的，管芯1208与PCB 1202之间的耦合可以采取若干形式中的任何形式。例如，在一些实施例中，管芯1208可以引线键合至PCB 1202。
图15描绘了固定在包封模具1504中的组件1400。包封模具1504可以具有限定内腔1508的内壁1506。内腔1508的尺寸可以被选择为符合一些部分中的组件1400，但是还留下一个或多个开放容积(例如，容积1510)。
图16描绘了在将模制化合物1218提供至包封模具1504的腔1508的容积1510中以接触组件1400之后的组件1600。模制化合物1218可以被提供为填充容积1510。如以上参考图12所讨论的，在一些实施例中，模制化合物1218可以与PCB 1202的第一面1204接触。在一些实施例中，模制化合物1218可以覆盖管芯1208。如图16中所示出的，模制化合物1218的第二面1292可以与PCB 1202的第一面1204接触，并且第一面1236可以与模制化合物1504的壁1506接触。如以上所指出的，若干模制技术中的任何技术可以用于形成本文中所描述的组件。例如，可以使用注入模制。在一些实施例中，传递模制可以是有利的。
图17描绘了在对组件1600的模制化合物1218进行固化之后的组件1700。一旦进行固化，模制化合物1218可以是大体上固体的。在一些实施例中，以上参考图15-17所讨论的模制工艺可以是暴露的模制工艺。
图18描绘了在从图17的包封模具1504去除组件1700之后的组件1700(图17)。组件1700可以具有第一面1234和第二面1232。
图19描绘了在组件1800的模制化合物1218中形成一个或多个孔以形成一个或多个腔2002之后的组件1900。腔2002可以位于要形成贯穿的模具焊接接头的位置。可以通过钻孔穿过模制化合物1218(例如，使用激光钻孔工艺)直到暴露PCB 1202的第一面1204的导电接触部来形成腔2002。如以上所讨论的，可以在将管芯1208耦合至第一面1204之前并且在提供模制化合物1218之前在PCB 1202的第一面1204上形成这些导电接触部。在一些实施例中，腔2002可以是几百微米深或更小，并且可以具有几百微米至近似1毫米的直径。可以使用其它尺寸。
图20描绘了在组件1900的腔2002中沉积可焊接材料以形成贯穿的模制焊接接头1216之后的组件2000。可焊接材料的示例包括焊球(例如，用于BGA的那些焊球)和焊膏。如图20中所示出的，贯穿的模制焊接接头1216可以延伸超过模制化合物1218的第一面1236。在一些实施例中，形成焊接接头1216可以涉及沉积可焊接材料(例如，以焊球的形式)以及对材料进行回流中的两个或更多个阶段。在一些实施例中，可以在任何模制操作之前在PCB1202的第一面1204上沉积可焊接材料的第一部分，可以在模制工艺之后暴露(例如，通过钻孔)可焊接材料的第一部分，并且可以在可焊接材料的第一部分上沉积另外的可焊接材料以形成焊接接头1216。
图21描绘了在将一个或多个IC封装(例如，IC封装1254和1256)表面安装至组件2000的第二面1232之后的组件2100。组件1100可以是IC组件100。PCB 1202可以包括位于第二面1206上的导电接触部和位于第一面1204与第二面1206之间的导电过孔，导电接触部用于耦合至表面安装的IC封装的导电接触部，导电过孔用于在表面安装的IC封装与管芯1208和/或贯穿的模具焊接接头1216之间耦合电信号。
图22描绘了在将IC组件2100(例如，IC组件1200)耦合至母板1240之后的组件2200。具体而言，贯穿的模制焊接接头1216可以耦合至母板1240上的导电接触部，以使得电信号在IC组件2200与母板1240之间流动。IC组件2200的操作可以采取本文中所讨论的实施例中的任何实施例的形式。
如以上所指出的，在一些实施例中，两个或更多个PCB 110可以耦合至第一PCB102的第一面104。在一些实施例中，耦合至第一PCB 102的第一面104的任何一个或多个PCB可以具有“窗口”或其它切口区段，部件(例如，管芯)通过该“窗口”或其它切口区段耦合至第一PCB 102的第一面104。图23是IC组件100(包括第一PCB 102、管芯108、模制化合物118、以及两个第二PCB 110a和110b)的实施例的截面侧视图。图23的IC组件100的剩余元件可以采取以上参考图1所讨论的类似元件的实施例中的任何实施例的形式。在一些实施例中，图23的IC组件100可以包括被布置为形成固态驱动器的部件。可以通过对图23的IC组件100的部件的适当的选择和布置来由IC组件100提供任何其它适合的功能。可以大体上根据以上参考图4-11所讨论的操作(其中进行修改以适应结构上的差异)来执行图23的IC组件100的制造。
如以上所指出的，在一些实施例中，模制化合物118可以不接触管芯108。在图24中示出了这种实施例的示例，其描绘了IC组件100的实施例的截面侧视图。图24的IC组件100中的剩余元件可以采取以上参考图1所讨论的类似元件的实施例中的任何实施例的形式。如图24中所示出的，在一些实施例中，模制化合物118的侧面138可以与管芯108间隔开。在其它实施例中，模制化合物118可以接触管芯108的侧面122，但是可以不接触第一面124。当管芯108是被安装至第一PCB 102的第一面104的倒装芯片时，模制化合物118不接触管芯108的实施例可以是有利的。具体而言，保持倒装芯片108不被模制化合物118覆盖可以改进管芯108的热耗散。在一些实施例中，可以由模制化合物118在侧面122上接触倒装芯片管芯108。可以大体上根据以上参考4-11所讨论的操作(其中进行了修改以适应结构上的差异)来执行图24的IC组件100的制造。例如，可以在完成模制工艺之后或在模制工艺开始之前安装(例如，倒装芯片安装)管芯108。
图25是根据各个实施例的用于制造IC组件的说明性工艺2500的流程图。尽管可以参考IC组件100和1200(和其组件)来讨论工艺2500的操作，但是这仅仅是出于说明性目的并且工艺2500可以用于制造任何适合的IC组件。
在2502，管芯可以耦合至PCB的第一面。例如，管芯108可以耦合至PCB 102的第一面104，如以上参考IC组件100(图1、23和24)所讨论的。在另一个示例中，管芯1208可以耦合至PCB 1202的第一面1204，如以上参考IC组件1200(图12)所讨论的。可以使用任何适合的技术(例如，本文中所公开的技术)将管芯耦合至PCB的第一面。
在2504，可以沉积模制化合物以接触PCB 102的第一面。在一些实施例中，模制化合物可以接触管芯。例如，可以沉积模制化合物118以接触PCB 102的第一面104并且至少部分地覆盖IC组件100中的管芯108(图1和23)。在另一个示例中，可以沉积模制化合物1218以接触PCB 1202的第一面1204并且至少部分地覆盖IC组件1200中的管芯1208(图12)。在其它实施例中，模制化合物可以不接触管芯(图24)。可以使用任何适合的技术(例如，本文中参考图7-10和图15-18所讨论的技术)来沉积模制化合物。
在2506，一个或多个IC封装可以耦合至PCB的第二面。PCB的第二面可以与PCB的第一面相对。例如，在IC组件100(图1、图23和图24)中，一个或多个IC封装142-148可以耦合至PCB 102的第二面106。在另一个实施例中，在IC组件1200(图12)中，一个或多个IC封装1254和1256可以耦合至PCB 1202的第二面1206。过程2500随后可以结束。
在一些实施例中，过程2500可以包括另外的操作。例如，在一些实施例中，2502的PCB可以是第一PCB，并且过程2500可以包括经由一个或多个焊接接头将第二PCB的第二面耦合至第一PCB的第一面。例如，第二PCB 110的第二面114可以经由一个或多个焊接接头116耦合至第一PCB 102的第一面104。在一些实施例中，在2504沉积模制化合物之前，可以压缩一个或多个焊接接头以减小其厚度。
在一些实施例中，在沉积模制化合物2504之后，可以在模制化合物中形成一个或多个腔以在PCB的第一面上暴露一个或多个导电接触部，并且可以在腔中沉积可焊接材料以形成焊接接头。例如，可以通过在模制化合物1218中形成腔并且用可焊接材料填充腔来向IC组件1200提供贯穿的模制焊接接头1216(例如，如以上参考图19-20所讨论的)。
在一些实施例中，可以将根据过程2500而形成IC组件安装至母板(例如，经由一个或多个贯穿的模制焊接接头，如以上参考图12的IC组件1200所讨论的)。
在一些实施例中，在2504沉积模制化合物可以包括：将管芯和PCB固定在包封模具中，将模制化合物提供至包封模具以接触PCB的第一面，以及对模制化合物进行固化。
可以使用可以受益于本文中所公开的IC组件结构和制造技术的任何适合的硬件将本公开内容的实施例实施至***中。图26示意性地示出了根据一些实施方式的计算设备2600，计算设备2600可以包括本文中所公开的IC组件中的任何一个或多个IC组件(例如，根据图1、图23或图24的IC组件100和/或图12的IC组件1200而形成的那些计算设备)。具体而言，在一些实施例中，以上参考IC组件100所讨论的IC组件的实施例可以被配置为计算设备2600或计算设备2600的一部分。例如，IC组件100可以被配置为计算设备2600的储存设备2608(如以下所讨论的)。在一些实施例中，以上参考IC组件1200所讨论的IC组件的实施例可以被配置为计算设备2600或计算设备2600的一部分。
计算设备2600可以例如是移动通信设备或台式或机架式计算设备。计算设备2600可以容纳诸如母板2602之类的板。母板2602可以包括若干组件，包括(但不限于)处理器2602和至少一个通信芯片2606。本文中参考计算设备2600所讨论的部件中的任何部件可以布置在IC组件(例如图1、图23或图24的IC组件100或图12的IC组件1200)中。处理器2604可以物理地和电气地耦合至母板2602。在一些实施方式中，至少一个通信芯片2606还可以物理地和电气地耦合至母板2602。在进一步的实施方式中，通信芯片2606可以是处理器2604的部分。
计算设备2600可以包括储存设备2608。在一些实施例中，储存设备2608可以采取本文中所讨论的IC组件100或IC组件1200的实施例中的任何实施例的形式。在一些实施例中，储存设备2608可以包括一个或多个固态驱动器。储存设备2608中可以包括的储存设备的示例包括易失性存储器(例如，DRAM)、非易失性存储器(例如，只读存储器，ROM)、闪速存储器、以及大容量储存设备(例如，硬盘驱动器、光盘(CD)、数字多功能盘(DVD)等等)。
根据其应用，计算设备2600可以包括可以或可以不物理和电气地耦合到母板2602的其它部件。这些其它部件可以包括但不限于图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位***(GPS)设备、罗盘、盖革计数器、加速度计、陀螺仪、扬声器、以及相机。在各个实施例中，这些部件中的任何一个或多个部件可以被形成为IC组件100和/或IC组件1200。
通信芯片2606和天线可以实现用于往返于计算设备2600进行数据传输的无线通信。术语“无线”及其派生词可以用于描述可以通过使用经调制的电磁辐射来经由非固体介质传送数据的电路、设备、***、方法、技术、通信信道等。该术语不暗示相关联的设备不包含任何导线，尽管在一些实施例中它们可能不包含导线。通信芯片2606可以实施若干无线标准或协议的任一种，包括但不限于电气电子工程师协会(IEEE)标准，该标准包括Wi-Fi(IEEE 802.11族)、IEEE 802.16标准(例如，IEEE 802.16-2005修正)、连同任何修正、更新、和/或修改(例如，高级LTE计划、超移动宽带(UMB)计划(也被称为“3GPP2”)等)的长期演进(LTE)计划。IEEE 802.16可兼容的宽带广域(BWA)网通常被称为WiMAX网络，即代表微波接入的全球互操作性的首字母缩略词，其是通过IEEE 802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片2606可以根据GSM、通用分组无线服务(GPRS)、通用移动电信***(UMTS)、高速分组接入(HSPA)、演进型HSPA(E-HSPA)、或LTE网络来进行操作。通信芯片2606可以根据增强型数据的GSM演进(EDGE)、GSM EDGE无线接入网络(GERAN)、UTRAN、或演进型UTRAN(E-UTRAN)来进行操作。通信芯片2606可以根据CDMA、时分多址接入(TDMA)、数字增强型无线电信(DECT)、演进数据优化(EV-DO)、其衍生物、以及被指定为3G、4G、5G及更高代的任何其它无线协议来进行操作。在其它实施例中，通信芯片2606可以根据其它无线协议来进行操作。
计算设备2600可以包括多个通信芯片2606。例如，第一通信芯片2606可以专用于较短距离的无线通信，例如Wi-Fi和蓝牙，并且第二通信芯片2606可以专用于较长距离的无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO等。在一些实施例中，通信芯片2606可以支持有线通信。例如，计算设备2600可以包括一个或多个有线服务器。
计算设备2600的处理器2604和/或通信芯片2606可以包括IC封装中的一个或多个管芯或其它部件。术语“处理器”可以指的是处理来自寄存器和/或存储器的电子数据以将该电子数据转换为可以存储在寄存器和/或存储器中的其它电子数据的任何器件或器件的一部分。在各个实施例中，在IC组件100和/或IC部件1200中可以包括管芯。
在各种实施方式中，计算设备2600可以是膝上型计算机、上网本、笔记本、超级本、智能电话、平板计算机、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字相机、便携式音乐播放器、或数字视频录像机。在其它实施方式中，计算设备2600可以是处理数据的任何其它电子设备。在一些实施例中，可以在高性能计算设备中实施本文中所公开的IC组件。
以下段落提供了本文中所公开的实施例的示例。示例1是IC组件，包括：第一PCB，所述第一PCB具有第一面和相对的第二面；管芯，所述管芯电气地耦合至所述第一PCB的所述第一面；第二PCB，所述第二PCB具有第一面和相对的第二面，其中，所述第二PCB的所述第二面经由一个或多个焊接接头耦合至所述第一PCB的所述第一面；以及模制化合物，其中，所述模制化合物与所述第一PCB的所述第一面和所述第二PCB的所述第二面接触。
示例2可以包括示例1的主题，并且还可以指定所述管芯是ASIC。
示例3可以包括示例1-2中的任一项的主题，并且还可以指定所述第一PCB的所述第二面与所述第二PCB的所述第一面之间的距离小于1毫米。
示例4可以包括示例1-3中的任一项的主题，并且还可以指定所述第一PCB具有第一方向上的长度，并且所述第二PCB具有比所述第一PCB的所述长度更小的所述第一方向上的长度。
示例5可以包括示例1-4中的任一项的主题，并且还可以指定所述模制化合物接触所述管芯。
示例6可以包括示例1-5中的任一项的主题，并且还可以指定所述第二PCB的所述第一面包括多个导电接触部。
示例7可以包括示例1-6中的任一项的主题，并且还可以指定所述模制化合物不接触所述管芯。
示例8可以包括示例7的主题，并且还可以指定所述管芯以倒装芯片的方式安装至所述第一PCB的所述第一面。
示例9可以包括示例1-8中的任一项的主题，并且还可以包括一个或多个IC封装表面，所述一个或多个IC封装表面被安装至所述第一PCB的所述第二面。
示例10可以包括示例1-9中的任一项的主题，并且还可以指定所述管芯经由一个或多个引线键合电气地耦合至所述第一PCB的所述第一面。
示例11可以包括示例1-10中的任一项的主题，并且还可以指定所述焊接接头被所述模制化合物覆盖。
示例12可以包括示例1-11中的任一项的主题，并且还可以指定所述IC组件包括边缘指状物连接器，并且其中，所述边缘指状物连接器包括位于所述第一PCB的所述第二面上的导电接触部。
示例13可以包括示例12的主题，并且还可以指定所述边缘指状物连接器包括位于所述第二PCB的所述第一面上的导电接触部。
示例14可以包括示例1-13中的任一项的主题，并且还可以指定所述IC组件是固态驱动器。
示例15可以包括示例1-14中的任一项的主题，并且还可以指定所述IC组件的宽度为近似22毫米。
示例16可以包括示例15的主题，并且还可以指定所述IC组件的长度为近似42毫米。
示例17是一种IC组件，包括：PCB，所述PCB具有第一面和相对的第二面；管芯，所述管芯电气地耦合至所述PCB的所述第一面；模制化合物，所述模制化合物具有第一面和相对的第二面，其中，所述模制化合物的所述第二面与所述PCB的所述第一面接触并且所述管芯接触所述模制化合物；以及一个或多个贯穿的模制焊接接头，所述一个或多个贯穿的模制焊接接头从所述PCB的所述第一面延伸、穿过所述模制化合物、并且超出所述模制化合物的所述第二面。
示例18可以包括示例17的主题，并且还可以指定：所述IC组件具有第一面和相对的第二面；所述IC组件的所述第二面包括所述PCB的所述第二面；并且一个或多个IC封装被表面安装至所述PCB的所述第二面。
示例19可以包括示例18的主题，并且还可以指定所述一个或多个IC封装没有被模制化合物包围。
示例20可以包括示例17-19中的任一项的主题，并且还可以指定所述贯穿的模制焊接接头耦合至母板，以使得所述管芯设置在所述PCB与所述母板之间。
示例21是一种制造IC组件的方法，包括：将管芯耦合至PCB的第一面，其中，所述PCB具有与所述第一面相对的第二面；沉积模制化合物以接触所述PCB的所述第一面；以及将一个或多个IC封装耦合至所述PCB的所述第二面。
示例22可以包括示例21的主题，并且还可以指定所述PCB是第一PCB，并且还包括：经由具有第一厚度的一个或多个焊接接头将第二PCB的第二面耦合至所述第一PCB的所述第一面；以及在沉积所述模制化合物之前，将所述一个或多个焊接接头压缩至小于所述第一厚度的第二厚度。
示例23可以包括示例21-22中的任一项的主题，并且还可以包括：在沉积模制化合物之后，形成穿过所述模制化合物的一个或多个腔，以在所述PCB的所述第一面上暴露一个或多个导电接触部；以及沉积可焊接材料，以在所述一个或多个腔中形成焊接接头。
示例24可以包括示例23的主题，并且还可以包括经由所述焊接接头将所述IC组件安装至母板。
示例25可以包括示例21-24中的任一项的主题，并且还可以指定：沉积所述模制化合物包括：在将所述管芯耦合至所述PCB的所述第一面之后，将所述管芯和所述PCB固定在包封模具中；向所述包封模具提供所述模制化合物以接触所述PCB的所述第一面；以及对所述模制化合物进行固化。

Claims (25)

1.一种集成电路(IC)组件，包括：
第一印刷电路板(PCB)，所述第一印刷电路板(PCB)具有第一面和相对的第二面；
管芯，所述管芯电气地耦合至所述第一PCB的所述第一面；
第二PCB，所述第二PCB具有第一面和相对的第二面，其中，所述第二PCB的所述第二面经由一个或多个焊接接头耦合至所述第一PCB的所述第一面；以及
模制化合物，其中，所述模制化合物与所述第一PCB的所述第一面和所述第二PCB的所述第二面接触。
2.根据权利要求1所述的IC组件，其中，所述管芯是专用集成电路(ASIC)。
3.根据权利要求1所述的IC组件，其中，所述第一PCB的所述第二面与所述第二PCB的所述第一面之间的距离小于1毫米。
4.根据权利要求1所述的IC组件，其中，所述第一PCB具有第一方向上的长度，并且所述第二PCB具有比所述第一PCB的所述长度更小的所述第一方向上的长度。
5.根据权利要求1所述的IC组件，其中，所述模制化合物接触所述管芯。
6.根据权利要求1所述的IC组件，其中，所述第二PCB的所述第一面包括多个导电接触部。
7.根据权利要求1所述的IC组件，其中，所述模制化合物不接触所述管芯。
8.根据权利要求7所述的IC组件，其中，所述管芯以倒装芯片的方式安装至所述第一PCB的所述第一面。
9.根据权利要求1所述的IC组件，还包括：
一个或多个IC封装，所述一个或多个IC封装被表面安装至所述第一PCB的所述第二面。
10.根据权利要求1所述的IC组件，其中，所述管芯经由一个或多个引线键合电气地耦合至所述第一PCB的所述第一面。
11.根据权利要求1所述的IC组件，其中，所述焊接接头被所述模制化合物覆盖。
12.根据权利要求1所述的IC组件，其中，所述IC组件包括边缘指状物连接器，并且其中，所述边缘指状物连接器包括位于所述第一PCB的所述第二面上的导电接触部。
13.根据权利要求12所述的IC组件，其中，所述边缘指状物连接器包括位于所述第二PCB的所述第一面上的导电接触部。
14.根据权利要求1所述的IC组件，其中，所述IC组件是固态驱动器。
15.根据权利要求1所述的IC组件，其中，所述IC组件的宽度为近似22毫米。
16.根据权利要求15所述的IC组件，其中，所述IC组件的长度为近似42毫米。
17.一种集成电路(IC)组件，包括：
印刷电路板(PCB)，所述印刷电路板(PCB)具有第一面和相对的第二面；
管芯，所述管芯电气地耦合至所述PCB的所述第一面；
模制化合物，所述模制化合物具有第一面和相对的第二面，其中，所述模制化合物的所述第二面与所述PCB的所述第一面接触并且所述管芯被所述模制化合物接触；以及
一个或多个贯穿的模制焊接接头，所述一个或多个贯穿的模制焊接接头从所述PCB的所述第一面延伸、穿过所述模制化合物、并且超出所述模制化合物的所述第二面。
18.根据权利要求17所述的IC组件，其中：
所述IC组件具有第一面和相对的第二面；
所述IC组件的所述第二面包括所述PCB的所述第二面；并且
一个或多个IC封装被表面安装至所述PCB的所述第二面。
19.根据权利要求18所述的IC组件，其中，所述一个或多个IC封装没有被模制化合物包围。
20.根据权利要求17所述的IC组件，其中，所述贯穿的模制焊接接头耦合至母板，以使得所述管芯设置在所述PCB与所述母板之间。
21.一种制造集成电路(IC)组件的方法，包括：
将管芯耦合至印刷电路板(PCB)的第一面，其中，所述PCB具有与所述第一面相对的第二面；
沉积模制化合物以接触所述PCB的所述第一面；以及
将一个或多个IC封装耦合至所述PCB的所述第二面。
22.根据权利要求21所述的方法，其中：
所述PCB是第一PCB，并且还包括：
经由具有第一厚度的一个或多个焊接接头将第二PCB的第二面耦合至所述第一PCB的所述第一面；以及
在沉积所述模制化合物之前，将所述一个或多个焊接接头压缩至小于所述第一厚度的第二厚度。
23.根据权利要求21所述的方法，还包括：
在沉积所述模制化合物之后，形成穿过所述模制化合物的一个或多个腔，以在所述PCB的所述第一面上暴露一个或多个导电接触部；以及
沉积可焊接材料，以在所述一个或多个腔中形成焊接接头。
24.根据权利要求23所述的方法，还包括：
经由所述焊接接头将所述IC组件安装至母板。
25.根据权利要求21所述的方法，其中，沉积所述模制化合物包括：
在将所述管芯耦合至所述PCB的所述第一面之后，将所述管芯和所述PCB固定在包封模具中；
向所述包封模具提供所述模制化合物以接触所述PCB的所述第一面；以及
对所述模制化合物进行固化。
CN201480077695.1A 2014-04-30 2014-04-30 具有模制化合物的集成电路组件 Active CN106663674B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2014/076585 WO2015165068A1 (en) 2014-04-30 2014-04-30 Integrated circuit assemblies with molding compound

Publications (2)

Publication Number Publication Date
CN106663674A true CN106663674A (zh) 2017-05-10
CN106663674B CN106663674B (zh) 2019-09-17

Family

ID=54358025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480077695.1A Active CN106663674B (zh) 2014-04-30 2014-04-30 具有模制化合物的集成电路组件

Country Status (7)

Country Link
US (1) US9936582B2 (zh)
JP (1) JP6370920B2 (zh)
KR (1) KR101965039B1 (zh)
CN (1) CN106663674B (zh)
DE (1) DE112014006417T5 (zh)
GB (1) GB2539137B (zh)
WO (1) WO2015165068A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023221481A1 (zh) * 2022-05-17 2023-11-23 佛山市国星光电股份有限公司 基板模组和基板模组的制作方法、显示模组

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9773764B2 (en) * 2015-12-22 2017-09-26 Intel Corporation Solid state device miniaturization
KR102556052B1 (ko) * 2015-12-23 2023-07-14 삼성전자주식회사 시스템 모듈과 이를 포함하는 모바일 컴퓨팅 장치
US10429439B2 (en) * 2016-07-01 2019-10-01 Intel Corporation In die stepping sort
US11335640B2 (en) 2016-09-12 2022-05-17 Intel Corporation Microelectronic structures having notched microelectronic substrates
US10631410B2 (en) 2016-09-24 2020-04-21 Apple Inc. Stacked printed circuit board packages
EP3553818A4 (en) * 2017-02-28 2019-12-25 Huawei Technologies Co., Ltd. PHOTOELECTRIC HYBRID HOUSING

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070108581A1 (en) * 2005-05-16 2007-05-17 Stats Chippac Ltd. Offset integrated circuit package-on-package stacking system
CN101436590A (zh) * 2007-11-16 2009-05-20 三星电子株式会社 具有提高的接合可靠性的层叠封装
CN202585401U (zh) * 2012-01-19 2012-12-05 日月光半导体制造股份有限公司 半导体封装构造
CN104241255A (zh) * 2013-06-24 2014-12-24 三星电机株式会社 电子组件模块及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990000813A1 (en) * 1988-07-08 1990-01-25 Oki Electric Industry Co., Ltd. Semiconductor device
JPH071830B2 (ja) * 1989-09-13 1995-01-11 日本無線株式会社 多層プリント配線基板の接続方法
US6861290B1 (en) * 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
US6075711A (en) * 1996-10-21 2000-06-13 Alpine Microsystems, Inc. System and method for routing connections of integrated circuits
JP4436582B2 (ja) * 2000-10-02 2010-03-24 パナソニック株式会社 カード型記録媒体及びその製造方法
JP3929922B2 (ja) * 2003-03-18 2007-06-13 富士通株式会社 半導体装置とその製造方法、および半導体装置前駆体とその製造方法
FR2893764B1 (fr) * 2005-11-21 2008-06-13 St Microelectronics Sa Boitier semi-conducteur empilable et procede pour sa fabrication
JP5128180B2 (ja) * 2007-05-28 2013-01-23 新光電気工業株式会社 チップ内蔵基板
US20110051385A1 (en) * 2009-08-31 2011-03-03 Gainteam Holdings Limited High-density memory assembly
KR101665556B1 (ko) * 2009-11-19 2016-10-13 삼성전자 주식회사 멀티 피치 볼 랜드를 갖는 반도체 패키지
US8724339B2 (en) * 2009-12-01 2014-05-13 Apple Inc. Compact media player
KR101740483B1 (ko) * 2011-05-02 2017-06-08 삼성전자 주식회사 고정 부재 및 할로겐-프리 패키지간 연결부를 포함하는 적층 패키지
US8716859B2 (en) * 2012-01-10 2014-05-06 Intel Mobile Communications GmbH Enhanced flip chip package
CN102623359A (zh) * 2012-04-17 2012-08-01 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
JP5945326B2 (ja) 2012-07-30 2016-07-05 パナソニック株式会社 放熱構造を備えた半導体装置
CN103426869B (zh) * 2013-07-30 2016-03-30 三星半导体(中国)研究开发有限公司 层叠封装件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070108581A1 (en) * 2005-05-16 2007-05-17 Stats Chippac Ltd. Offset integrated circuit package-on-package stacking system
CN101436590A (zh) * 2007-11-16 2009-05-20 三星电子株式会社 具有提高的接合可靠性的层叠封装
CN202585401U (zh) * 2012-01-19 2012-12-05 日月光半导体制造股份有限公司 半导体封装构造
CN104241255A (zh) * 2013-06-24 2014-12-24 三星电机株式会社 电子组件模块及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023221481A1 (zh) * 2022-05-17 2023-11-23 佛山市国星光电股份有限公司 基板模组和基板模组的制作方法、显示模组

Also Published As

Publication number Publication date
JP6370920B2 (ja) 2018-08-08
GB201616214D0 (en) 2016-11-09
US9936582B2 (en) 2018-04-03
GB2539137A8 (en) 2016-12-14
JP2017510079A (ja) 2017-04-06
GB2539137A (en) 2016-12-07
GB2539137B (en) 2019-04-03
KR101965039B1 (ko) 2019-04-02
WO2015165068A1 (en) 2015-11-05
KR20160129049A (ko) 2016-11-08
US20150359100A1 (en) 2015-12-10
CN106663674B (zh) 2019-09-17
DE112014006417T5 (de) 2016-12-08

Similar Documents

Publication Publication Date Title
CN106663674A (zh) 具有模制化合物的集成电路组件
KR102055337B1 (ko) 임베디드 PoP(package on package) 디바이스를 포함하는 통합된 디바이스
KR102165024B1 (ko) 와이어-접합 멀티-다이 스택을 구비한 집적 회로 패키지
CN105981159B (zh) 具有设置在封装体内的无源微电子器件的微电子封装件
US20230260914A1 (en) Multi-die ultrafine pitch patch architecture and method of making
JP6859269B2 (ja) パッケージ構造にトレンチを形成する方法及びこの方法により形成された構造
US10833070B2 (en) Fan-out semiconductor package module
EP3462491A1 (en) Novel architecture material and process to improve thermal performance of the embedded die package
US11552019B2 (en) Substrate patch reconstitution options
US9412625B2 (en) Molded insulator in package assembly
CN107646141A (zh) 用于堆叠封装的具有凹陷导电接触部的集成电路结构
US9299602B2 (en) Enabling package-on-package (PoP) pad surface finishes on bumpless build-up layer (BBUL) package
CN107743652A (zh) 多层封装
CN104681457A (zh) 多芯片集成的多级重布线层
US20160043056A1 (en) Die assembly on thin dielectric sheet
CN105612615A (zh) 用于形成高密度穿塑互连的方法
US11721632B2 (en) Hybrid core substrate architecture for high speed signaling and FLI/SLI reliability and its making
KR20160135688A (ko) 박형 샌드위치 임베디드 패키지
TW201719831A (zh) 多晶粒封裝技術
TWI582927B (zh) 積體電路封裝技術及用於小形狀因數或穿戴式裝置之組態
US20230090759A1 (en) Localized high permeability magnetic regions in glass patch for enhanced power delivery
KR20140115021A (ko) 반도체 패키지 및 그 제조방법
US12027496B2 (en) Film in substrate for releasing z stack-up constraint
US20200043894A1 (en) Thermally-optimized tunable stack in cavity package-on-package
KR20140067694A (ko) 반도체 패키지용 기판 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant