CN106650126B - 一种计算阵列版图电阻网络的加速方法 - Google Patents

一种计算阵列版图电阻网络的加速方法 Download PDF

Info

Publication number
CN106650126B
CN106650126B CN201611233878.5A CN201611233878A CN106650126B CN 106650126 B CN106650126 B CN 106650126B CN 201611233878 A CN201611233878 A CN 201611233878A CN 106650126 B CN106650126 B CN 106650126B
Authority
CN
China
Prior art keywords
network
resistance network
simplified
equation
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611233878.5A
Other languages
English (en)
Other versions
CN106650126A (zh
Inventor
闫海霞
李相启
陆涛涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Empyrean Technology Co Ltd
Original Assignee
Beijing CEC Huada Electronic Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing CEC Huada Electronic Design Co Ltd filed Critical Beijing CEC Huada Electronic Design Co Ltd
Priority to CN201611233878.5A priority Critical patent/CN106650126B/zh
Publication of CN106650126A publication Critical patent/CN106650126A/zh
Application granted granted Critical
Publication of CN106650126B publication Critical patent/CN106650126B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种计算阵列版图电阻网络的加速方法，包括步骤：获取阵版图的公共端口及母版的对外端口；对所述母版的电阻网络进行简化，约减掉内部节点；对简化后的电阻网络及对外端口进行复用，得到全局的简化电阻网络；对所述全局的简化电阻网络进行求解。本发明的计算阵列版图电阻网络的加速方法，适用于Array版图的电阻网络计算：根据阵列版图的重复排列的特点，针对其中一个母版进行三角剖分并进行简化电阻网络，再将简化后的网络进行阵列复制，从而减少了从整体进行三角剖分所花费的时间，同时简化的电阻网络又能够有效地减少有限元的个数，从而节省了大量的时间。

Description

一种计算阵列版图电阻网络的加速方法
技术领域
本发明涉及集成电路计算机辅助设计领域，尤其涉及一种计算阵列版图电阻网络的加速方法。
背景技术
在信息技术飞速发展的今天，平板显示（FPD）已成为世界电子信息工业的又一大支柱产业。随着FPD工艺技术发展，分辨率越来越高，设计尺寸日益增大，对于设计性能要求也日益提高。FPD的版图设计中，版图电阻网络的精确计算，对FPD设计的整体性能具有重要意义。并且版图设计中图形的日益复杂，对于电阻网络的精确计算也提出了更高的要求。电阻计算的方法有很多，针对简单图形的版图，电阻计算可以采用解析法等快速方法；对于复杂图形的版图，需要采用基于数值方法（例如边界元方法及有限元分析等方法）的电阻计算以保证计算精度。
当采用有限元分析的方法计算电阻时，有限元的网格划分基于三角剖分，而三角网格剖分的方法比较耗时，对于大规模版图，计算效率很低。
因而，提出一种计算阵列（Array）版图电阻网络的加速方法，能够加快阵列版图电阻网路的计算过程，提高计算效率，成为亟待解决的问题。
发明内容
为了解决现有技术存在的不足，本发明的目的在于提供一种计算阵列版图电阻网络的加速方法，可以加快阵列（Array）版图电阻网络的的计算过程，提高array电阻的计算速度。
为实现上述目的，本发明提供的计算阵列版图电阻网络的加速方法，包括以下步骤：
（1）获取阵版图的公共端口及母版的对外端口；（2）对所述母版的电阻网络进行简化，约减掉内部节点；（3）对简化后的电阻网络及对外端口进行复用，得到全局的简化电阻网络；（4）对所述全局的简化电阻网络进行求解。
所述步骤（1）中所述获取母版的对外端口，进一步包括以下步骤：
（11）获取所述母版中的图形与其母版边界的公共边；（12）从所述公共边中提取出对边相交的公共边；（13）将所述对边相交的公共边放置在对应的边上；（14）再在所述对应的边上***点，***的点即为所述母版的对外端口。
所述步骤（2），进一步包括以下步骤：
（21）对母版进行三角剖分，获得所述母版的电阻网络；（22）约减掉所述电阻网络的内部节点，获得只有对外端口的电阻网络。
所述步骤（3），进一步包括以下步骤：
（31）将母版简化后的电阻网络进行复制，将母版的对外端口进行位移；（32）将所述简化后的电阻网络复制至所述阵列版图中的重复图形处，将所述对外端口复制位移形成所述公共端口。
进一步地，所述对外端口位移后的阻值不变，所述公共端口被赋予唯一的标识。
本发明的计算阵列版图电阻网络的加速方法，适用于Array版图的电阻网络计算：根据阵列版图的重复排列的特点，针对其中一个母版进行三角剖分并进行简化电阻网络，再将简化后的网络进行阵列复制，从而减少了从整体进行三角剖分所花费的时间，同时简化的电阻网络又能够有效地减少有限元的个数，从而节省了大量的时间。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
图1为根据本发明的计算阵列版图电阻网络的加速方法流程图；
图2为根据本发明的Array版图结构示意图；
图3为根据本发明的母版对外端口设置示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
本发明的计算阵列版图电阻网络的加速方法，通过简化电阻网络，并根据Array的结构特点采用相同图形电阻网络复用的方法，来提高array电阻的计算速度。
图1为根据本发明的计算阵列版图电阻网络的加速方法流程图，下面将参考图1，对本发明的计算阵列版图电阻网络的加速方法进行详细描述。
在步骤101中，获取阵列（Array）版图的公共端口及母版的对外端口；
图2为根据本发明的Array版图结构示意图，如图2所示，Array版图结构中的m*n个图形都是重复的，将其中的一个图形作为母版。其中，m、n分别为母版图形所在的行数或者列数，m*n为重复图形的个数。
在该步骤中，通过获取重复图形之间相交的公共端口，从而保证重复图形之间的连接关系。
图3为根据本发明的母版对外端口设置示意图，如图3所示，首先获取母版中的图形与其母版边界的公共边；再从公共边中提取出对边相交的公共边；再将相交的公共边放置在对应的边上；再在对应的边上***多个点，***的点即为母版图形的对外端口。其中，***点的个数与公共边的长度相关。
在步骤102中，对母版的电阻网络进行简化，约减掉内部节点；
对母版的电阻网络进行简化包括如下步骤：
首先，对母版进行三角剖分，获得母版的电阻网络；
其次，约减掉电阻网络的内部节点，获得只有对外端口的电阻网络。
在该步骤中，将母版的电阻网络简化为只有几个对外端口的电阻网络，能够减少需要计算的电阻元件。
下面详细阐述电阻网络的简化方法：
某一电阻网络：包含节点Ni，（i=1，……，N）；任意两节点i、j之间连有电阻Rij，其电导为gij。
方程1为根据本发明的电阻网络矩阵方程，该某一电阻网络满足方程1。
Figure DEST_PATH_IMAGE001
（方程1）
其中，gii满足条件限制公式：
Figure 998852DEST_PATH_IMAGE002
，该条件限制公式记为公式1。
对于上述的电阻网络，约减掉不是端口的内部节点Nj (j=k，……，N)。
把变量分为两部分，U 1 表示不约减变量的向量，U 2 表示为约减变量的向量。
相应地，方程1左侧的矩阵被分为四部分G11、G12、G21及G22，方程1转换为方程2，方程2为根据本发明的变量分开后的矩阵方程。
（方程2）
约减的节点为内部节点，方程2满足电流 I为0的限制，因此，I 2 为0，方程2转换为方程3，方程3为根据本发明的简化后的矩阵方程。
Figure 95115DEST_PATH_IMAGE004
（方程3）
方程3代表简化后的电阻网络模型，求出方程3左侧的简化矩阵；其中，矩阵G为对称矩阵。
在步骤103中，对简化后的电阻网络及对外端口进行复用，得到全局的简化电阻网络。
本步骤进一步包括：
（1）将母版简化后的电阻网络进行复制，将母版的对外端口进行位移；
（2）将简化后的电阻网络复制至阵列版图中的重复图形处，将对外端口复制位移形成公共端口。其中，对外端口位移后的阻值不变，公共端口被赋予唯一的标识。
在步骤104中，对全局的简化电阻网络进行求解。
在一个具体的实例中，本发明的操作流程步骤如下：
1）打开Array版图；
2）找到Array版图的母版，设置简化的对外端口；
3）对母版进行电阻网络简化；
4）对母版的简化电阻网络进行复制，同时对对外端口进行m*n的位移复制形成公共端口，并对公共端口进行标识。
5）对全局公共端口形成的新的电阻网络进行求解。
本发明的计算阵列版图电阻网络的加速方法，适用于Array版图的电阻网络计算：根据阵列版图的重复排列的特点，针对其中一个母版进行三角剖分并进行简化电阻网络，再将简化后的网络进行阵列复制，从而减少了从整体进行三角剖分所花费的时间，同时简化的电阻网络又能够有效地减少有限元的个数，从而节省了大量的时间。
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种计算阵列版图电阻网络的加速方法，其特征在于，包括以下步骤：
(1)获取阵版图的公共端口及母版的对外端口；
(2)对所述母版的电阻网络进行简化，约减掉内部节点；
(3)对简化后的电阻网络及对外端口进行复用，得到全局的简化电阻网络；
(4)对所述全局的简化电阻网络进行求解；
步骤(2)所述对所述母版的电阻网络进行简化的步骤，进一步包括：
对母版进行三角剖分，获得所述母版的电阻网络；所述电阻网络包含节点Ni，(i＝1，……，N)，任意两节点i、j之间电导为gij，gij满足条件限制公式：
Figure FDA0002269529260000011
电阻网络满足方程1：
Figure FDA0002269529260000012
约减掉所述电阻网络中不是端口的内部节点Nj(j＝k，……，N)；
将上述方程1转换为方程2：
Figure FDA0002269529260000013
其中，U1为不约减变量的向量，U2为约减变量的向量；
将所述方程2转换为电阻网络模型方程：
Figure FDA0002269529260000014
获得只有对外端口的电阻网络，其中：G11、G12、G21及G22为方程1左侧的矩阵划分的四个部分。
2.根据权利要求1所述计算阵列版图电阻网络的加速方法，其特征在于，所述步骤(1)中所述获取母版的对外端口，进一步包括以下步骤：
(11)获取所述母版中的图形与其母版边界的公共边；
(12)从所述公共边中提取出对边相交的公共边；
(13)将所述对边相交的公共边放置在对应的边上；
(14)再在所述对应的边上***点，***的点即为所述母版的对外端口。
3.根据权利要求1所述计算阵列版图电阻网络的加速方法，其特征在于，所述步骤(3)，进一步包括以下步骤：
(31)将母版简化后的电阻网络进行复制，将母版的对外端口进行位移；
(32)将所述简化后的电阻网络复制至所述阵列版图中的重复图形处，将所述对外端口复制位移形成所述公共端口。
4.根据权利要求3所述计算阵列版图电阻网络的加速方法，其特征在于：
所述对外端口位移后的阻值不变，所述公共端口被赋予唯一的标识。
CN201611233878.5A 2016-12-28 2016-12-28 一种计算阵列版图电阻网络的加速方法 Active CN106650126B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611233878.5A CN106650126B (zh) 2016-12-28 2016-12-28 一种计算阵列版图电阻网络的加速方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611233878.5A CN106650126B (zh) 2016-12-28 2016-12-28 一种计算阵列版图电阻网络的加速方法

Publications (2)

Publication Number Publication Date
CN106650126A CN106650126A (zh) 2017-05-10
CN106650126B true CN106650126B (zh) 2020-01-10

Family

ID=58832268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611233878.5A Active CN106650126B (zh) 2016-12-28 2016-12-28 一种计算阵列版图电阻网络的加速方法

Country Status (1)

Country Link
CN (1) CN106650126B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107977533B (zh) * 2017-12-21 2020-06-16 北京华大九天软件有限公司 一种集成电路设计中降低方程组计算复杂度的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9046573B1 (en) * 2013-10-04 2015-06-02 Altera Corporation Addressable test arrays for characterizing integrated circuit device parameters
CN104836637A (zh) * 2015-03-26 2015-08-12 青岛海尔智能家电科技有限公司 一种空间网络编码的最小权三角剖分方法及装置
CN105808791A (zh) * 2014-12-29 2016-07-27 北京华大九天软件有限公司 一种用于电阻计算网格划分的加速方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9053889B2 (en) * 2013-03-05 2015-06-09 International Business Machines Corporation Electronic fuse cell and array

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9046573B1 (en) * 2013-10-04 2015-06-02 Altera Corporation Addressable test arrays for characterizing integrated circuit device parameters
CN105808791A (zh) * 2014-12-29 2016-07-27 北京华大九天软件有限公司 一种用于电阻计算网格划分的加速方法
CN104836637A (zh) * 2015-03-26 2015-08-12 青岛海尔智能家电科技有限公司 一种空间网络编码的最小权三角剖分方法及装置

Also Published As

Publication number Publication date
CN106650126A (zh) 2017-05-10

Similar Documents

Publication Publication Date Title
CN102142052B (zh) 一种针对电路仿真中电路稀疏矩阵的快速lu分解方法
JP2017138964A5 (zh)
JP2012521591A5 (zh)
US20140173543A1 (en) Parasitic extraction in an integrated circuit with multi-patterning requirements
CN104036095A (zh) 基于区域分解的耦合高精度复杂外形流场快速算法
KR20220042305A (ko) 자동화된 라우팅을 수행하는 방법 및 시스템
US11061321B1 (en) Obtaining a mask using a cost function gradient from a Jacobian matrix generated from a perturbation look-up table
CN114357942B (zh) 基于间断有限元法的集成电路互连线寄生电容提取方法
CN106650126B (zh) 一种计算阵列版图电阻网络的加速方法
CN103366033B (zh) 统计电路仿真的方法和***
CN114004186A (zh) 基于谱图稀疏化的芯片内超大规模供电网络并行仿真方法
JP5227384B2 (ja) 構造格子を用いたシミュレーション方法
CN108763777B (zh) 基于泊松方程显式解的vlsi全局布局模型建立方法
CN108880872B (zh) 一种互联网测试床拓扑结构分解方法及装置
CN106815380B (zh) 一种提取寄生电阻的方法及***
CN111339688A (zh) 基于大数据并行算法求解火箭仿真模型时域方程的方法
CN107808021B (zh) 基于cfd的流体设备的阻力计算方法
US20190392100A1 (en) Storage medium which stores instructions for a simulation method in a semiconductor design process, semiconductor design system that performs the simulation method in the semiconductor design process, and simulation method in the semiconductor design process
CN103745072A (zh) 自动扩展缺陷图形库的方法
CN112560386B (zh) 一种大规模复杂版图电阻提取加速方法
KR102282806B1 (ko) 엘모어 지연 시간 (edt) 기반 저항 모델
TW202240455A (zh) 多位元胞元
CN117240717B (zh) 分片结构网格处理方法及优化方法和存储介质、设备
CN105160069A (zh) 一种基于改进的紧凑式教学优化算法的机械参数软测量方法
Kirkpatrick et al. Open boundary conditions in numerical simulations of unsteady incompressible flow

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 100102 floor 2, block a, No.2, lizezhong 2nd Road, Chaoyang District, Beijing

Patentee after: Beijing Huada Jiutian Technology Co.,Ltd.

Address before: 100102 floor 2, block a, No.2, lizezhong 2nd Road, Chaoyang District, Beijing

Patentee before: HUADA EMPYREAN SOFTWARE Co.,Ltd.