CN106649162A - 一种Pci‑Express多端口聚合***及其使用方法 - Google Patents
一种Pci‑Express多端口聚合***及其使用方法 Download PDFInfo
- Publication number
- CN106649162A CN106649162A CN201611177522.4A CN201611177522A CN106649162A CN 106649162 A CN106649162 A CN 106649162A CN 201611177522 A CN201611177522 A CN 201611177522A CN 106649162 A CN106649162 A CN 106649162A
- Authority
- CN
- China
- Prior art keywords
- pci express
- expansion slots
- port
- cpu
- pci
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0024—Peripheral component interconnect [PCI]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
一种Pci‑Express多端口聚合***及其使用方法,属于通信传输技术领域,包括CPU、主板、Pci Express扩展插槽;所述主板承载CPU和Pci Express扩展插槽,并提供CPU和Pci Express扩展插槽之间的数据传输路径;所述CPU与Pci Express扩展插槽线路连接;单一Pci Express扩展插槽内设M条的链路通道数,链路通道数类型的表示方法为XM,其中,X表示链路通道数,M为大于等于4的整数;单一Pci Express扩展插槽设置有N个端口,其中,N为大于等于2的整数,且M/N为偶数。本发明把原来使用的标准件中的电路连接结构由单一链路(只能连接一个port),划分成两个或多个链路(可以连接两个port或多个port),能让支持多个链路的器件(插卡)插到原来只支持一个链路的插槽上,实现通讯带宽翻一倍。
Description
技术领域
本发明属于通信传输技术领域,具体涉及为一种Pci-Express多端口聚合***及其使用方法。
背景技术
当前计算机体系中Pci Express是外部设备扩展标准总线,在个人计算机或者服务器中,Pci Express以扩展插槽的形式提供,每个 Pci Express扩展插槽对应一个PciExpress 端口(PORT),这些Pci Express扩展插槽按链路通道数(LANE)有X1、X4、X8、X16等几种类型提供,因为主处理器提供的链路通道数(LANE)有限,所以常规个人计算机或者服务器主板把有限的通道通过电路把链路设置成单端口或者多个端口以提供多插槽支持,一个插槽只分配一个端口(PORT),***中加入Pci Express 交换芯片(switch)后依旧如此。
当前体系是树型结构,大数量的通道可以设置分散成多端口使用,常规***一个插槽对应一个端口(PORT),而设备卡上也只配置一片单端口芯片,当一个宽插槽(比如x16插槽)插上x8宽度的设备卡,链路训练后只能使用8个链路,不能充分获取***提供的链路带宽,对应的扩展设备芯片,现状是设备芯片中Pci Express端点设备链路数小于等于8个通道(lane)。
因此,有必要提供一种方案,让原本一个端口的插槽设置成多端口,并在设备器件中聚合使用,将原本树型结构的枝叶在扩展设备中汇聚使用,从而满足带宽翻倍的需求。
发明内容
本发明的目的在于克服上述提到的缺陷和不足,而提供一种Pci-Express多端口聚合***。
本发明的另一目的在于提供一种Pci-Express多端口聚合的使用方法。
本发明实现其目的采用的技术方案如下。
一种Pci-Express多端口聚合***,包括CPU、主板、Pci Express扩展插槽;所述主板承载CPU和Pci Express扩展插槽,并提供CPU和Pci Express扩展插槽之间的数据传输路径;所述CPU与Pci Express扩展插槽线路连接;单一Pci Express扩展插槽内设M条的链路通道数,链路通道数类型的表示方法为XM,其中,X表示链路通道数,M为大于等于4的整数;单一Pci Express扩展插槽设置有N个端口,其中,N为大于等于2的整数,且M/N为偶数。
一种Pci-Express多端口聚合***,包括CPU、主板、Pci Express转接器、EEPROM、Pci Express扩展插槽;所述主板承载CPU、Pci Express转接器、EEPROM和Pci Express扩展插槽,并提供Pci Express转接器与CPU、EEPROM、Pci Express扩展插槽之间的数据传输路径;所述Pci Express转接器线路连接有CPU、EEPROM、Pci Express扩展插槽; EEPROM存储Pci Express转接器的配置信息;所述Pci Express扩展插槽的链路通道数为XM,其中X表示链路通道数,M为大于等于4的整数;所述Pci Express扩展插槽设置有N个端口,其中,N为大于等于2的整数,M/N为偶数。
一种Pci-Express多端口聚合***,还包括设备器件,设备器件的数量大于等于2且小于等于N;单一的Pci Express扩展插槽设置成多个端口;每个设备器件均内设有一个单端点芯片;每个单端点芯片连接一个端口。
一种Pci-Express多端口聚合***,还包括设备器件;单一的Pci Express扩展插槽设置成多端口;设备器件内设有一个多端点芯片;多端点芯片同时连接A个端口,其中,A为整数,且2≤A≤N。
一种Pci-Express多端口聚合***的使用方法,包括以下步骤:
步骤一,将单一的Pci Express扩展插槽设置成N个端口;所述CPU与Pci Express扩展插槽线路连接;单一Pci Express扩展插槽内设M条的链路通道数,链路通道数类型的表示方法为XM,其中,X表示链路通道数,M为大于等于4的整数;通过CPU配置引脚来划分端口,单一Pci Express扩展插槽划分为N个端口,其中,N为大于等于2的整数,且M/N为偶数;
步骤二,每个端口连接一个设备器件的单端点芯片。
一种使用如权利要求4所述的Pci Express多端口聚合***的使用方法,其特征在于,包括以下步骤:
步骤一,将单一的Pci Express扩展插槽设置成N个端口;所述CPU与Pci Express扩展插槽线路连接;单一Pci Express扩展插槽内设M条的链路通道数,链路通道数类型的表示方法为XM,其中,X表示链路通道数,M为大于等于4的整数;通过CPU配置引脚来划分端口,单一Pci Express扩展插槽划分为N个端口,其中,N为大于等于2的整数,且M/N为偶数;
步骤二,设备器件的多端点芯片连接A个端口,其中,A为整数,且2≤A≤N。
本发明把原来使用的标准件中的电路连接结构由单一链路(只能连接一个port),划分成两个或多个链路(可以连接两个port或多个port) ,能让支持多个链路的器件(插卡)插到原来只支持一个链路的插槽上,实现通讯带宽翻一倍。
附图说明
图1是实施例一的结构示意图;
图2是实施例二的结构示意图;
图3是实施例三的一种结构示意图;
图4是实施例三的另一种结构示意图;
图5是实施例四的一种结构示意图;
图6是实施例四的另一种结构示意图;
图中:1-CPU、2-主板、3-Pci Express扩展插槽、4-端口、5-Pci Express转接器、6-EEPROM、7-设备器件、8-单端点芯片、9-多端点芯片。
具体实施方式
下面结合附图,对本发明作进一步详细说明。
实施例一。
一种Pci-Express多端口聚合***,包括CPU1、主板2、Pci Express扩展插槽3。
所述主板2承载CPU1和Pci Express扩展插槽3,并提供CPU1和Pci Express扩展插槽3之间的数据传输路径。
所述CPU1与Pci Express扩展插槽3线路连接。
单一Pci Express扩展插槽3内设M条的链路通道数(LANE),链路通道数(LANE)类型的表示方法为XM,其中,X表示链路通道数(LANE),M为大于等于4的整数。
单一Pci Express扩展插槽3设置有N个端口4,其中,N为大于等于2的整数,且M/N为偶数。
例如,Pci Express扩展插槽3的链路通道数(LANE)有X1、X4、X8、X16等几种类型提供。如图1所示,当Pci Express扩展插槽3的链路通道数(LANE)为X16时,可以划分为2个端口(2X8)、或4个端口(4X4)、或16个端口(16X1)。
通过cpu配置引脚(pin)来划分端口(port)。在INTEL (4th Generation Intel®Core™ processor)I7-4700 CPU上,配置信号引脚CFG[19:0]中的CFG[6:5]用于配置PCIExpress链路模式,方式如下:
• CFG[6:5]: PCI Express* Bifurcation:
— 00 = 1 x8, 2 x4 PCI Express*
— 01 = reserved
— 10 = 2 x8 PCI Express*
— 11 = 1 x16 PCI Express*
常规应用中,PCI Express配置用于将链路划分成不同宽度端口,并分别连接到不同的扩展插槽上,而本方法配置单一Pci Express端口模式,划分为不同宽度的port,其链路lane连接到同一个扩展插槽上使用。
cpu 和 x16的Pci Express扩展插槽都是目前计算机中的标准件,把原来使用的标准件中的电路连接结构由单一链路(只能连接一个port),划分成两个或多个链路(可以连接两个port或多个port) ,能让支持多个链路的器件(插卡)插到原来只支持一个链路的插槽上,实现通讯带宽翻一倍。
实施例二。
一种Pci-Express多端口聚合***,包括CPU1、主板2、Pci Express转接器5、EEPROM6、Pci Express扩展插槽3。
所述主板2承载CPU1、Pci Express转接器5、EEPROM6和Pci Express扩展插槽3,并提供Pci Express转接器5与CPU1、EEPROM6、Pci Express扩展插槽3之间的数据传输路径。
所述Pci Express转接器5,即Pci Express Switch,线路连接有CPU1、EEPROM6、Pci Express扩展插槽3。
所述Pci Express扩展插槽3的链路通道数(LANE)为XM,其中X表示链路通道数,M为大于等于4的整数。
所述Pci Express扩展插槽3设置有N个端口(port),其中,N为大于等于2的整数,M/N为偶数。
例如,Pci Express扩展插槽3的链路通道数(LANE)有X1、X4、X8、X16等几种类型提供。如图2所示,当Pci Express扩展插槽3的链路通道数(LANE)为X16时,可以划分为2个端口(2X8)、或4个端口(4X4)、或16个端口(16X1)。
Pci Express转接器5 通过PIN设置和配置EEPROM设置,支持将X16插槽设置成多个端口(port),同CPU配置,常规应用中PCI Express配置用于将链路划分成不同宽度端口,并连接到不同的扩展插槽上,而本方法配置Pci Express端口模式,划分为不同宽度的port,其链路lane连接到同一个扩展插槽上使用。划分方式可以是:2X8、4X4、16X1。
EEPROM6存储Pci Express转接器5的配置信息。
在PLX PEX_8796交换芯片中STRAP_STN[5:0]_PORTCFG[1:0]引脚用于配置对应Station的port模式,方式如下:
00 =0=Reserved
0Z=1=X16
01=2=X8X8
Z0=3=X8X4X4
ZZ=4=X4X4X4X4
实施例三。
如图3和图4所示,在实施例一或二的基础上,本Pci Express多端口聚合***,还包括设备器件7,设备器件7的数量大于等于2且小于等于N。
在实施例一或二中,单一的Pci Express扩展插槽3已经被设置成多个端口4。
每个设备器件7均内设有一个单端点芯片8。每个单端点芯片8连接一个端口4。
单端点设备器件的Pci Express多端口聚合的使用方法如下:
步骤一,将单一的Pci Express扩展插槽3设置成N个端口4;所述CPU1与Pci Express扩展插槽3线路连接;单一Pci Express扩展插槽3内设M条的链路通道数(LANE),链路通道数(LANE)类型的表示方法为XM,其中,X表示链路通道数(LANE),M为大于等于4的整数;通过CPU1配置引脚来划分端口4,单一Pci Express扩展插槽3划分为N个端口4,其中,N为大于等于2的整数,且M/N为偶数;
步骤二,每个端口4连接一个设备器件7的单端点芯片8。
常规应用中,设备器件的单端点芯片的PCI Express链路lane需要连接到PciExpress扩展插槽中lane0开始的数据通道上,如单端点芯片是x8模式,那么单端点芯片的lane0~7连接Pci Express扩展插槽lane0~7,Pci Express扩展插槽lane8~lane15不能利用。
本方法将Pci Express扩展插槽划分为多端口后,就可以连接多个单端点芯片。在图3和图4中,左侧单端点芯片的lane0~lane7连接Pci Express扩展插槽的lane0~lane7,右侧单端点芯片的lane0~lane7连接Pci Express扩展插槽lane8~lane15,实现规模扩展1倍。
实施例四。
如图5和图6所示,在实施例一或二的基础上,本Pci Express多端口聚合***,还包括设备器件7。
在实施例一或二中,单一的Pci Express扩展插槽3已经被设置成多端口。
设备器件7内设有一个多端点芯片9。多端点芯片9同时连接A个端口,其中,A为整数,且2≤A≤N。
因此,在设备扩展卡上插槽接口上提供的多个端口(port)连接到同一设备器件上。例如,设备器件7典型的是Altera FPGA器件,在高端FPGA器件上集成4~6个Pci Expressport。
多端点设备器件的Pci Express多端口聚合的使用方法如下:
步骤一,将单一的Pci Express扩展插槽3设置成N个端口4;所述CPU1与Pci Express扩展插槽3线路连接;单一Pci Express扩展插槽3内设M条的链路通道数(LANE),链路通道数(LANE)类型的表示方法为XM,其中,X表示链路通道数(LANE),M为大于等于4的整数;通过CPU1配置引脚来划分端口4,单一Pci Express扩展插槽3划分为N个端口4,其中,N为大于等于2的整数,且M/N为偶数;
步骤二,设备器件7的多端点芯片9连接A个端口,其中,A为整数,且2≤A≤N。
多端点芯片中的port0 lane0~lane7连接Pci Express扩展插槽lane0~lane7,多端点芯片中的port1 lane0~lane7连接插槽lane8~lane15。实现规模扩展1倍,同时多个端点port可以在芯片内部通讯或同时使用两个port的通讯带宽实现性能扩展。
本发明按照实施例进行了说明,在不脱离本原理的前提下,本装置还可以作出若干变形和改进。应当指出,凡采用等同替换或等效变换等方式所获得的技术方案,均落在本发明的保护范围内。
Claims (6)
1.一种Pci-Express多端口聚合***,其特征在于,包括CPU(1)、主板(2)、Pci Express扩展插槽(3);所述主板(2)承载CPU(1)和Pci Express扩展插槽(3),并提供CPU(1)和PciExpress扩展插槽(3)之间的数据传输路径;所述CPU(1)与Pci Express扩展插槽(3)线路连接;单一Pci Express扩展插槽(3)内设M条的链路通道数,链路通道数类型的表示方法为XM,其中,X表示链路通道数,M为大于等于4的整数;单一Pci Express扩展插槽(3)设置有N个端口(4),其中,N为大于等于2的整数,且M/N为偶数。
2.一种Pci-Express多端口聚合***,其特征在于,包括CPU(1)、主板(2)、Pci Express转接器(5)、EEPROM(6)、Pci Express扩展插槽(3);所述主板(2)承载CPU(1)、Pci Express转接器(5)、EEPROM(6)和Pci Express扩展插槽(3),并提供Pci Express转接器(5)与CPU(1)、EEPROM(6)、Pci Express扩展插槽(3)之间的数据传输路径;所述Pci Express转接器(5)线路连接有CPU(1)、EEPROM(6)、Pci Express扩展插槽(3); EEPROM(6)存储PciExpress转接器(5)的配置信息;所述Pci Express扩展插槽(3)的链路通道数为XM,其中X表示链路通道数,M为大于等于4的整数;所述Pci Express扩展插槽(3)设置有N个端口,其中,N为大于等于2的整数,M/N为偶数。
3.如权利要求1或2所述的一种Pci-Express多端口聚合***,其特征在于,还包括设备器件(7),设备器件(7)的数量大于等于2且小于等于N;单一的Pci Express扩展插槽(3)设置成多个端口(4);每个设备器件(7)均内设有一个单端点芯片(8);每个单端点芯片(8)连接一个端口(4)。
4.如权利要求1或2所述的一种Pci-Express多端口聚合***,其特征在于,还包括设备器件(7);单一的Pci Express扩展插槽(3)设置成多端口;设备器件(7)内设有一个多端点芯片(9);多端点芯片(9)同时连接A个端口,其中,A为整数,且2≤A≤N。
5.一种使用如权利要求3所述的Pci Express多端口聚合***的使用方法,其特征在于,包括以下步骤:
步骤一,将单一的Pci Express扩展插槽(3)设置成N个端口(4);所述CPU(1)与PciExpress扩展插槽(3)线路连接;单一Pci Express扩展插槽(3)内设M条的链路通道数,链路通道数类型的表示方法为XM,其中,X表示链路通道数,M为大于等于4的整数;通过CPU(1)配置引脚来划分端口(4),单一Pci Express扩展插槽(3)划分为N个端口(4),其中,N为大于等于2的整数,且M/N为偶数;
步骤二,每个端口(4)连接一个设备器件(7)的单端点芯片(8)。
6.一种使用如权利要求4所述的Pci Express多端口聚合***的使用方法,其特征在于,包括以下步骤:
步骤一,将单一的Pci Express扩展插槽(3)设置成N个端口(4);所述CPU(1)与PciExpress扩展插槽(3)线路连接;单一Pci Express扩展插槽(3)内设M条的链路通道数,链路通道数类型的表示方法为XM,其中,X表示链路通道数,M为大于等于4的整数;通过CPU(1)配置引脚来划分端口(4),单一Pci Express扩展插槽(3)划分为N个端口(4),其中,N为大于等于2的整数,且M/N为偶数;
步骤二,设备器件(7)的多端点芯片(9)连接A个端口,其中,A为整数,且2≤A≤N。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611177522.4A CN106649162A (zh) | 2016-12-19 | 2016-12-19 | 一种Pci‑Express多端口聚合***及其使用方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611177522.4A CN106649162A (zh) | 2016-12-19 | 2016-12-19 | 一种Pci‑Express多端口聚合***及其使用方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106649162A true CN106649162A (zh) | 2017-05-10 |
Family
ID=58833328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611177522.4A Pending CN106649162A (zh) | 2016-12-19 | 2016-12-19 | 一种Pci‑Express多端口聚合***及其使用方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106649162A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107885923A (zh) * | 2017-10-31 | 2018-04-06 | 郑州云海信息技术有限公司 | 一种基于redriver参数自适应改善信号质量的方法 |
CN107943730A (zh) * | 2017-12-06 | 2018-04-20 | 郑州云海信息技术有限公司 | 一种支持NVMe协议PCIE信号的*** |
CN108763771A (zh) * | 2018-05-30 | 2018-11-06 | 郑州云海信息技术有限公司 | 一种PCIe链路性能优化方法和*** |
CN111464342A (zh) * | 2020-03-19 | 2020-07-28 | 烽火通信科技股份有限公司 | 网络设备管理信息分布式路由汇聚方法及*** |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070239925A1 (en) * | 2006-04-11 | 2007-10-11 | Nec Corporation | PCI express link, multi host computer system, and method of reconfiguring PCI express link |
CN101101583A (zh) * | 2006-07-05 | 2008-01-09 | 友劲科技股份有限公司 | PCI-Express多模扩充卡及具有所述扩充卡的通讯装置 |
US20080065805A1 (en) * | 2006-09-11 | 2008-03-13 | Cameo Communications, Inc. | PCI-Express multimode expansion card and communication device having the same |
CN101727419A (zh) * | 2008-10-16 | 2010-06-09 | 英业达股份有限公司 | 可依据接口扩充卡的种类自动地配置带宽的计算机 |
CN102810085A (zh) * | 2011-06-03 | 2012-12-05 | 鸿富锦精密工业(深圳)有限公司 | Pci-e扩展***及方法 |
CN206312133U (zh) * | 2016-12-19 | 2017-07-07 | 杭州海莱电子科技有限公司 | 一种Pci‑Express多端口聚合*** |
-
2016
- 2016-12-19 CN CN201611177522.4A patent/CN106649162A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070239925A1 (en) * | 2006-04-11 | 2007-10-11 | Nec Corporation | PCI express link, multi host computer system, and method of reconfiguring PCI express link |
CN101101583A (zh) * | 2006-07-05 | 2008-01-09 | 友劲科技股份有限公司 | PCI-Express多模扩充卡及具有所述扩充卡的通讯装置 |
US20080065805A1 (en) * | 2006-09-11 | 2008-03-13 | Cameo Communications, Inc. | PCI-Express multimode expansion card and communication device having the same |
CN101727419A (zh) * | 2008-10-16 | 2010-06-09 | 英业达股份有限公司 | 可依据接口扩充卡的种类自动地配置带宽的计算机 |
CN102810085A (zh) * | 2011-06-03 | 2012-12-05 | 鸿富锦精密工业(深圳)有限公司 | Pci-e扩展***及方法 |
CN206312133U (zh) * | 2016-12-19 | 2017-07-07 | 杭州海莱电子科技有限公司 | 一种Pci‑Express多端口聚合*** |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107885923A (zh) * | 2017-10-31 | 2018-04-06 | 郑州云海信息技术有限公司 | 一种基于redriver参数自适应改善信号质量的方法 |
CN107943730A (zh) * | 2017-12-06 | 2018-04-20 | 郑州云海信息技术有限公司 | 一种支持NVMe协议PCIE信号的*** |
WO2019109684A1 (zh) * | 2017-12-06 | 2019-06-13 | 郑州云海信息技术有限公司 | 一种支持NVMe协议PCIE信号的*** |
CN108763771A (zh) * | 2018-05-30 | 2018-11-06 | 郑州云海信息技术有限公司 | 一种PCIe链路性能优化方法和*** |
CN108763771B (zh) * | 2018-05-30 | 2021-11-02 | 郑州云海信息技术有限公司 | 一种PCIe链路性能优化方法和*** |
CN111464342A (zh) * | 2020-03-19 | 2020-07-28 | 烽火通信科技股份有限公司 | 网络设备管理信息分布式路由汇聚方法及*** |
CN111464342B (zh) * | 2020-03-19 | 2023-04-07 | 烽火通信科技股份有限公司 | 网络设备管理信息分布式路由汇聚方法及*** |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105279133B (zh) | 基于SoC在线重构的VPX并行DSP信号处理板卡 | |
CN104348673B (zh) | 一种调测的方法、主控板和业务板 | |
CN100468378C (zh) | Spi设备通信电路 | |
CN106649162A (zh) | 一种Pci‑Express多端口聚合***及其使用方法 | |
CN105051706A (zh) | 用于具有pcie协议栈的低功率phy的操作的设备、方法和*** | |
CN103793355A (zh) | 基于多核dsp的通用数字信号处理板卡 | |
US11513990B1 (en) | Reconfigurable server and server rack with same | |
CN106569969A (zh) | 一种服务器 | |
CN116841932B (zh) | 一种可灵活连接的便携式高速数据存取设备及其工作方法 | |
US20080313381A1 (en) | Reconfigurable I/O card pins | |
CN102402474B (zh) | 可编程逻辑器件原型验证装置 | |
US10271113B2 (en) | Chassis switch using distributed backplane to interconnect line cards | |
CN103346982A (zh) | 星形结构RapidIO互连***及其交换机配置方法 | |
CN209248436U (zh) | 一种扩展板卡及服务器 | |
CN104641593B (zh) | 网板和通信设备 | |
CN103105895A (zh) | 计算机***及其显示卡及该***进行图形处理的方法 | |
CN206312133U (zh) | 一种Pci‑Express多端口聚合*** | |
CN109407574A (zh) | 一种多总线可选择输出控制装置及其方法 | |
CN112948316A (zh) | 一种基于网络互联的ai边缘计算一体机架构 | |
CN203178870U (zh) | 网口转接卡 | |
CN217428139U (zh) | 防火墙设备 | |
CN113434445B (zh) | 一种i3c访问dimm的管理***和服务器 | |
CN210983388U (zh) | 一种可一路转多路pci-e和pci总线接口的板卡 | |
CN206805410U (zh) | 一种应用在服务器上的pcie扩展板卡 | |
CN106211282A (zh) | 多板卡连接Wi‑Fi的方法、装置和*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |