CN106601172B - 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 - Google Patents

移位寄存器单元、驱动方法、栅极驱动电路和显示装置 Download PDF

Info

Publication number
CN106601172B
CN106601172B CN201710001652.0A CN201710001652A CN106601172B CN 106601172 B CN106601172 B CN 106601172B CN 201710001652 A CN201710001652 A CN 201710001652A CN 106601172 B CN106601172 B CN 106601172B
Authority
CN
China
Prior art keywords
pull
node
odd
output end
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710001652.0A
Other languages
English (en)
Other versions
CN106601172A (zh
Inventor
杜瑞芳
王飞
王萨萨
马小叶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710001652.0A priority Critical patent/CN106601172B/zh
Publication of CN106601172A publication Critical patent/CN106601172A/zh
Application granted granted Critical
Publication of CN106601172B publication Critical patent/CN106601172B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)

Abstract

本发明提供一种移位寄存器单元、驱动方法、栅极驱动电路和显示装置。所述移位寄存器单元包括上拉节点输入子单元，分别与一上拉节点、所述奇数行输入端、所述偶数行输入端和第一电平输出端连接；复位子单元；上拉节点下拉子单元；下拉控制节点下拉子单元；下拉节点控制子单元以及栅极驱动输出子单元。本发明所述的移位寄存器单元、驱动方法、栅极驱动电路和显示装置，采用奇偶两行共用一个上拉节点，相比于现有的移位寄存器单元需要采用奇数行上拉节点和偶数行上拉节点而言减少了晶体管的数目，节省布局空间，便于实现窄边框。

Description

移位寄存器单元、驱动方法、栅极驱动电路和显示装置
技术领域
本发明涉及对栅极驱动技术领域，尤其涉及一种移位寄存器单元、驱动方法、栅极驱动电路和显示装置。
背景技术
GOA(Gate On Array，阵列基板行驱动)技术即在指玻璃基板上集成TFT(ThinFilm Transistor，薄膜晶体管)组成的栅极驱动电路。由于GOA技术有降低成本、提升模组工艺产量、利于实现窄边框等优点，现在越来越多的显示面板开发采用该技术。
现有的移位寄存器单元具有奇数行栅极驱动信号输出端和偶数行栅极驱动信号输出端，该移位寄存器单元包括两个GOA单元，每个GOA单元包括17T1C，现有的移位寄存器单元采用两个上拉节点：奇数行上拉节点和偶数行上拉节点，因此现有的移位寄存器单元采用的晶体管数目过多，不利于节省GOA布局空间，不利于实现窄边框。
发明内容
本发明的主要目的在于提供一种移位寄存器单元、驱动方法、栅极驱动电路和显示装置，解决现有的移位寄存器单元采用的晶体管数目过多，不利于节省GOA布局空间，不利于实现窄边框的问题。
为了达到上述目的，本发明提供了一种移位寄存器单元，用于驱动相邻两行像素，包括奇数行输入端、偶数行输入端、奇数行栅极驱动信号输出端、偶数行栅极驱动信号输出端、复位端、第一时钟信号输入端和第二时钟信号输入端，所述移位寄存器单元还包括：
上拉节点输入子单元，分别与一上拉节点、所述奇数行输入端、所述偶数行输入端和第一电平输出端连接；
复位子单元，与所述上拉节点、所述复位端和第二电平输出端连接，用于在复位阶段在由所述复位端接入的复位信号的控制下控制所述上拉节点与第二电平输出端连接；
上拉节点下拉子单元，与所述上拉节点、奇数行下拉节点、偶数行下拉节点和第二电平输出端连接，用于当所述奇数行下拉节点的电位和/或偶数行下拉节点的电位为第一电平时控制所述上拉节点与所述第二电平输出端连接；
下拉控制节点下拉子单元，分别与所述上拉节点、奇数行下拉控制节点、偶数行下拉控制节点和第二电平输出端连接，用于在所述上拉节点的电位为第一电平时控制所述奇数行下拉控制节点和所述偶数行下拉控制节点都与所述第二电平输出端连接；
下拉节点控制子单元，分别与奇数行电压输出端、偶数行电压输出端、所述上拉节点、所述奇数行下拉控制节点、所述偶数行下拉控制节点、所述奇数行输入端、所述偶数行输入端、所述奇数行下拉节点和所述偶数行下拉节点连接；以及，
栅极驱动输出子单元，分别与所述奇数行下拉节点、所述偶数行下拉节点、所述上拉节点、所述奇数行栅极驱动信号输出端、所述偶数行栅极驱动信号输出端、所述第一时钟信号输入端和所述第二时钟信号输入端连接。
实施时，本发明所述的移位寄存器单元还包括：起始子单元，分别与起始信号输出端、所述上拉节点和第二电平输出端连接，用于在起始阶段在所述起始信号输出端输出的起始信号的控制下控制所述上拉节点与第二电平输出端连接。
实施时，本发明所述的移位寄存器单元还包括奇数行进位输出端、偶数行进位输出端和进位输出子单元，其中，
所述进位输出子单元，分别与所述奇数行进位输出端、所述偶数行进位输出端、所述上拉节点、所述奇数行下拉节点、所述偶数行下拉节点、所述第一时钟信号输入端、所述第二时钟信号输入端和第二电平输出端连接，用于当所述上拉节点的电位为第一电平时控制所述奇数行进位输出端与所述第一时钟信号输入端连接并控制所述偶数行进位输出端与所述第二时钟信号输入端连接，当所述奇数行下拉节点的电位为第一电平时控制所述奇数行进位输出端与第二电平输出端连接，当所述偶数行下拉节点的电位为第一电平时控制所述偶数行进位输出端与第二电平输出端连接。
实施时，所述进位输出子单元包括：
第一奇数行进位输出晶体管，栅极与所述上拉节点连接，第一极与所述第一时钟信号输入端连接，第二极与所述奇数行进位输出端连接；
第二奇数行进位输出晶体管，栅极与所述奇数行下拉节点连接，第一极与所述奇数行进位输出端连接，第二极与第二电平输出端连接；
第三奇数行进位输出晶体管，栅极与所述偶数行下拉节点连接，第一极与所述奇数行进位输出端连接，第二极与第二电平输出端连接；
第一偶数行进位输出晶体管，栅极与所述上拉节点连接，第一极与所述第二时钟信号输入端连接，第二极与所述偶数行进位输出端连接；
第二偶数行进位输出晶体管，栅极与所述奇数行下拉节点连接，第一极与所述偶数行进位输出端连接，第二极与第二电平输出端连接；以及，
第三偶数行进位输出晶体管，栅极与所述偶数行下拉节点连接，第一极与所述偶数行进位输出端连接，第二极与第二电平输出端连接。
实施时，所述复位子单元包括：复位晶体管，栅极与所述复位端连接，第一极与第二电平输出端连接，第二极与所述上拉节点连接；
所述上拉节点下拉子单元包括：
第一上拉节点下拉晶体管，栅极与所述奇数行下拉节点连接，第一极与第二电平输出端连接，第二极与所述上拉节点连接；以及，
第二上拉节点下拉晶体管，栅极与所述偶数行下拉节点连接，第一极与第二电平输出端连接，第二极与所述上拉节点连接；
所述下拉控制节点下拉子单元包括：
第一下拉控制节点下拉晶体管，栅极与所述上拉节点连接，第一极与第二电平输出端连接，第二极与所述奇数行下拉控制节点连接；以及，
第二下拉控制节点下拉晶体管，栅极与所述上拉节点连接，第一极与第二电平输出端连接，第二极与所述偶数行下拉控制节点连接。
实施时，所述下拉节点控制子单元包括：
奇数行下拉控制节点控制模块，分别与所述奇数行电压输出端、所述奇数行下拉控制节点连接，用于当所述奇数行电压输出端输出第一电平时控制所述奇数行下拉控制节点和所述奇数行电压输出端连接；
奇数行下拉节点控制模块，分别与所述上拉节点、所述奇数行电压输出端、所述奇数行下拉控制节点、所述奇数行下拉节点和所述第二电平输出端连接，用于当所述奇数行下拉控制节点的电位为第一电平时控制所述奇数行下拉节点与所述奇数行电压输出端连接，当所述上拉节点的电位为第一电平时控制所述奇数行下拉节点与所述第二电平输出端连接；
下拉节点输入模块，分别与所述奇数行输入端、所述奇数行下拉节点、所述偶数行下拉节点和第二电平输出端连接，用于当由所述奇数行输入端输入的奇数行输入信号为第一电平时控制所述奇数行下拉节点和所述偶数行下拉节点都与所述第二电平输出端连接；
偶数行下拉控制节点控制模块，分别与所述偶数行电压输出端和所述偶数行下拉控制节点连接，用于当所述偶数行电压输出端输出第一电平时控制所述偶数行下拉控制节点和所述偶数行电压输出端连接；以及，
偶数行下拉节点控制模块，分别与所述上拉节点、所述偶数行电压输出端、所述偶数行下拉控制节点、所述偶数行下拉节点和所述第二电平输出端连接，用于当所述偶数行下拉控制节点的电位为第一电平时控制所述偶数行下拉节点与所述偶数行电压输出端连接，当所述上拉节点的电位为第一电平时控制所述偶数行下拉节点与所述第二电平输出端连接。
实施时，所述奇数行下拉控制节点控制模块包括：奇数行下拉控制节点控制晶体管，栅极和第一极都与所述奇数行电压输出端连接，第二极与所述奇数行下拉控制节点连接；
所述奇数行下拉节点控制模块包括：第一奇数行下拉节点控制晶体管，栅极与所述奇数行下拉控制节点连接，第一极与所述奇数行电压输出端连接，第二极与所述奇数行下拉节点连接；以及，第二奇数行下拉节点控制晶体管，栅极与所述上拉节点连接，第一极与所述奇数行下拉节点连接，第二极与所述第二电平输出端连接；
所述下拉节点输入模块包括：
奇数行下拉节点输入晶体管，栅极与所述奇数行输入端连接，第一极与所述奇数行下拉节点连接，第二极与第二电平输出端连接；以及，
偶数行下拉节点输入晶体管，栅极与所述偶数行输入端连接，第一极与所述偶数行下拉节点连接，第二极与第二电平输出端连接；
所述偶数行下拉控制节点控制模块包括：奇数行下拉控制节点控制晶体管，栅极和第一极都与所述偶数行电压输出端连接，第二极与所述偶数行下拉控制节点连接；
所述偶数行下拉节点控制模块包括：第一偶数行下拉节点控制晶体管，栅极与所述偶数行下拉控制节点连接，第一极与所述偶数行电压输出端连接，第二极与所述偶数行下拉节点连接；以及，
第二偶数行下拉节点控制晶体管，栅极与所述上拉节点连接，第一极与所述偶数行下拉节点连接，第二极与所述第二电平输出端连接。
实施时，所述上拉节点输入子单元用于当所述奇数行输入端输入的奇数行输入信号为第一电平时控制所述上拉节点与第一电平输出端连接，并当所述偶数行输入端输入的偶数行输入信号为第一电平时控制所述上拉节点与第一电平输出端连接。
实施时，所述上拉节点输入子单元包括：
第一上拉节点输入晶体管，栅极与所述奇数行输入端连接，第一极与所述上拉节点连接，第二极与所述第一电平输出端连接；
第一存储电容，第一端与所述奇数行栅极驱动信号输出端连接，第二端与所述上拉节点连接；
第二上拉节点输入晶体管，栅极与所述偶数行输入端连接，第一极与所述上拉节点连接，第二极与所述第一电平输出端连接；以及，
第二存储电容，第一端与所述上拉节点连接，第二端与所述偶数行栅极驱动信号输出端连接。
实施时，所述栅极驱动输出子单元包括：
第一奇数行栅极驱动输出晶体管，栅极与所述上拉节点连接，第一极与所述奇数行时钟信号输入端连接，第二极与所述奇数行栅极驱动信号输出端连接；
第二奇数行栅极驱动输出晶体管，栅极与所述奇数行下拉节点连接，第一极与所述奇数行栅极驱动信号输出端连接，第二极与第二电平输出端连接；
第三奇数行栅极驱动输出晶体管，栅极与所述偶数行下拉节点连接，第一极与所述奇数行栅极驱动信号输出端连接，第二极与第二电平输出端连接；
第一偶数行栅极驱动输出晶体管，栅极与所述上拉节点连接，第一极与所述偶数行栅极驱动信号输出端连接，第二极与所述偶数行时钟信号输入端连接；
第二偶数行栅极驱动输出晶体管，栅极与所述偶数行下拉节点连接，第一极与所述偶数行栅极驱动信号输出端连接，第二极与第二电平输出端连接；以及，
第三偶数行栅极驱动输出晶体管，栅极与所述奇数行下拉节点连接，第一极与所述偶数行栅极驱动信号输出端连接，第二极与第二电平输出端连接。
本发明还提供了一种移位寄存器单元的驱动方法，应用于上述的移位寄存器单元，所述驱动方法包括：在每一显示周期，
在输入阶段，在奇数行输入信号的控制下，下拉控制节点下拉子单元控制奇数行下拉控制节点和偶数行下拉控制节点都与第二电平输出端连接，上拉节点输入子单元控制上拉节点与第一电平输出端连接，当奇数行输入信号为第一电平时下拉节点控制子单元控制奇数行下拉节点与第二电平输出端连接，当偶数行输入信号为第一电平时下拉节点控制子单元控制偶数行下拉节点与第二电平输出端连接；栅极驱动输出子单元控制奇数行栅极驱动信号输出端和偶数行栅极驱动信号输出第二电平；
在输出阶段，上拉节点输入子单元控制维持上拉节点的电位，下拉控制节点下拉子单元继续控制奇数行下拉控制节点和偶数行下拉控制节点都与第二电平输出端连接，栅极驱动输出子单元控制奇数行栅极驱动信号输出端输出第一时钟信号，并控制偶数行栅极驱动信号输出端输出第二时钟信号；
在复位阶段，在复位信号的控制下复位子单元控制上拉节点与第二电平输出端连接，下拉节点控制子单元控制奇数行下拉节点与奇数行电压输出端连接并控制偶数行下拉节点与偶数行电压输出端连接，以使得奇数行下拉节点的电位或偶数行下拉节点的电位为第一电平，栅极驱动输出子单元控制奇数行栅极驱动信号输出端和偶数行栅极驱动信号输出端都输出第二电平。
实施时，所述第二时钟信号输入端输出的第二时钟信号的周期T1与所述第一时钟信号输入端输出的第一时钟信号的周期T2相等；
所述第二时钟信号比所述第一时钟信号输出的第一时钟信号延迟T1/2N；N为正整数；
在所述输出阶段开始时，所述第一时钟信号为第一电平；
在所述输出阶段结束时，所述第二时钟信号由第一电平跳变为第二电平。
实施时，所述输入阶段包括部分重叠的奇数行输入时间段和偶数行输入时间段；
在奇数行输入时间段，奇数行输入端输入的奇数行输入信号为第一电平，在偶数行输入时间段，偶数行输入端输入的偶数行输入信号为第一电平；所述偶数行输入时间段比所述奇数行输入时间段延迟T1/2N。
实施时，所述奇数行电压输出端输出第一方波电压，所述偶数行电压输出端输出第二方波电压；
所述第一方波电压的周期和所述第二方波电压的周期都为电压周期；
所述电压周期包括第一电压时间段和第二电压时间段；
在所述第一电压时间段，所述奇数行电压为高电平，所述偶数行电压为低电平；
在所述第二电压时间段，所述奇数行电压为低电平，所述偶数行电压为高电平。
本发明还提供了一种栅极驱动电路，包括多个级联的上述的寄存器单元。
实施时，所述第二时钟信号输入端输出的第二时钟信号的周期T1与所述第一时钟信号输入端输出的第一时钟信号的周期T2相等；
所述第二时钟信号比所述第一时钟信号输出的第一时钟信号延迟T1/2N；N为正整数；
第kN+n级移位寄存器单元的第一时钟信号输入端输出第2n-1时钟信号，第kN+n级移位寄存器单元的第二时钟信号输入端输出第2n时钟信号；
所述第2n-1时钟信号的周期和所述第2n时钟信号的周期都等于T1，第2n时钟信号比第2n-1时钟信号延迟T1/2N；
k为大于或等于0的整数，n为小于或等于N的正整数。
实施时，当移位寄存器单元还包括奇数行进位输出端、偶数行进位输出端和进位输出子单元时，
本级移位寄存器单元的奇数行进位输出端与相邻下N级移位寄存器单元的奇数行输入端连接；
本级移位寄存器单元的偶数行进位输出端与相邻下N级移位寄存器单元的偶数行输入端连接。
本发明还提供了一种显示装置，包括如上述的栅极驱动电路。
与现有技术相比，本发明所述的移位寄存器单元、驱动方法、栅极驱动电路和显示装置，采用奇偶两行共用一个上拉节点，相比于现有的移位寄存器单元需要采用奇数行上拉节点和偶数行上拉节点而言减少了晶体管的数目，节省GOA布局空间，便于实现窄边框。
附图说明
图1是本发明实施例所述的移位寄存器单元的结构图；
图2是本发明另一实施例所述的移位寄存器单元的结构图；
图3是本发明又一实施例所述的移位寄存器单元的结构图；
图4是本发明再一实施例所述的移位寄存器单元的结构图；
图5是本发明所述的移位寄存器单元的一具体实施例的电路图；
图6是本发明如图5所示的移位寄存器单元的具体实施例的工作时序图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明实施例所述的移位寄存器单元，用于驱动相邻两行像素，包括奇数行输入端Input_O、偶数行输入端Input_E、奇数行栅极驱动信号输出端OUTPUT_O、偶数行栅极驱动信号输出端OUTPUT_E、复位端RESET、第一时钟信号输入端CLK_O和第二时钟信号输入端CLK_E，所述移位寄存器单元还包括：
上拉节点输入子单元11，分别与一上拉节点PU、所述奇数行输入端Input_O、所述偶数行输入端Input_E和第一电平输出端VO1连接；
复位子单元12，与所述上拉节点PU、所述复位端RESET和第二电平输出端VO2连接，用于在复位阶段在由所述复位端RESET接入的复位信号的控制下控制所述上拉节点PU与第二电平输出端VO2连接；
上拉节点下拉子单元13，与所述上拉节点PU、奇数行下拉节点PD_E、偶数行下拉节点PD_O和第二电平输出端VO2连接，用于当所述奇数行下拉节点PD_O的电位和/或偶数行下拉节点PD_E的电位为第一电平时控制所述上拉节点与所述第二电平输出端VO2连接；
下拉控制节点下拉子单元14，分别与所述上拉节点PU、奇数行下拉控制节点PDCN_O、偶数行下拉控制节点PDCN_E和第二电平输出端VO2连接，用于在所述上拉节点PU的电位为第一电平时控制所述奇数行下拉控制节点PDCN_O和所述偶数行下拉控制节点PDCN_E都与所述第二电平输出端VO2连接；
下拉节点控制子单元15，分别与奇数行电压输出端VDD_O、偶数行电压输出端VDD_E、所述上拉节点PU、所述奇数行下拉控制节点PDCN_O、所述偶数行下拉控制节点PDCN_E、所述奇数行输入端Input_O、所述偶数行输入端Input_E、所述奇数行下拉节点PD_O和所述偶数行下拉节点PD_E连接；以及，
栅极驱动输出子单元16，分别与所述奇数行下拉节点PD_O、所述偶数行下拉节点PD_E、所述上拉节点PU、所述奇数行栅极驱动信号输出端OUTPUT_O、所述偶数行栅极驱动信号输出端OUTPUT_E、所述第一时钟信号输入端CLK_O和所述第二时钟信号输入端CLK_E连接。
在如图1所示的实施例中，第一电平输出端VO1可以输出高电平VGH，第二电平输出端VO2可以输出低电平VSS。
本发明实施例所述的移位寄存器单元采用奇偶两行共用一个上拉节点，相比于现有的移位寄存器单元需要采用奇数行上拉节点PU_O和偶数行上拉节点PU_E而言减少了晶体管的数目，节省GOA(Gate On Array，阵列基板行驱动)布局空间，便于实现窄边框。
在本发明实施例所述的移位寄存器单元中，复位子单元12在复位阶段在由所述复位端RESET接入的复位信号的控制下控制所述上拉节点PU与第二电平输出端VO2连接，相比于现有的移位寄存器单元需要采用PU_O和PU_E，节省了复位子单元12中的部分复位晶体管；
在本发明实施例所述的移位寄存器单元中，上拉节点下拉子单元13当所述奇数行下拉节点PD_O的电位和/或偶数行下拉节点PD_E的电位为第一电平时控制所述上拉节点PU与所述第二电平输出端VO2连接，节省了上拉节点下拉子单元13中的部分上拉节点下拉晶体管；
在本发明实施例所述的移位寄存器单元中，下拉控制节点下拉子单元14在所述上拉节点PU的电位为第一电平时控制所述奇数行下拉控制节点PDCN_O和所述偶数行下拉控制节点PDCN_E都与所述第二电平输出端VO2连接，以节省下拉控制节点下拉子单元14中的部分下拉控制节点下拉晶体管。
优选的，如图2所示，本发明实施例所述的移位寄存器单元还包括：起始子单元17，分别与起始信号输出端STV、所述上拉节点PU和第二电平输出端VO2连接，用于在起始阶段在所述起始信号输出端STV输出的起始信号的控制下控制所述上拉节点PU与第二电平输出端VO2连接。
在实际操作时，所述第二电平输出端VO2可以输出低电平VSS。
本发明如图2所示的移位寄存器单元的实施例进一步包括起始子单元17，用于在每一显示周期开始时的起始阶段控制将上拉节点PU的电位拉低，由于奇偶行共用上拉节点PU，因此节省了原起始子单元中的部分起始晶体管。
如图3所示，本发明实施例所述的移位寄存器单元还包括奇数行进位输出端OC_O、偶数行进位输出端OC_E和进位输出子单元18，其中，
所述进位输出子单元18，分别与所述奇数行进位输出端OC_O、所述偶数行进位输出端OC_E、所述上拉节点PU、所述奇数行下拉节点PD_O、所述偶数行下拉节点PD_E、所述第一时钟信号输入端CLK_O、所述第二时钟信号输入端CLK_E和第二电平输出端VO2连接，用于当所述上拉节点PU的电位为第一电平时控制所述奇数行进位输出端OC_O与所述第一时钟信号输入端CLK_O连接并控制所述偶数行进位输出端OC_E与所述第二时钟信号输入端CLK_E连接，当所述奇数行下拉节点PD_O的电位为第一电平时控制所述奇数行进位输出端OC_O与第二电平输出端VO2连接，当所述偶数行下拉节点PD_E的电位为第一电平时控制所述偶数行进位输出端OC_E与第二电平输出端VO2连接。
本发明如图3所示的移位寄存器单元的实施例进一步包括进位输出端，为了避免采用栅极驱动信号输出端为其他级移位寄存器单元提供输入信号和复位信号会由于本级栅极驱动信号的误输出而导致GOA电路误操作，因此采用进位输出端为其他级移位寄存器单元提供输入信号和复位信号，该进位输出端输出的进位信号与预定本级栅极驱动信号相等，以减少误操作的几率。
具体的，所述进位输出子单元可以包括：
第一奇数行进位输出晶体管，栅极与所述上拉节点连接，第一极与所述第一时钟信号输入端连接，第二极与所述奇数行进位输出端连接；
第二奇数行进位输出晶体管，栅极与所述奇数行下拉节点连接，第一极与所述奇数行进位输出端连接，第二极与第二电平输出端连接；
第三奇数行进位输出晶体管，栅极与所述偶数行下拉节点连接，第一极与所述奇数行进位输出端连接，第二极与第二电平输出端连接；
第一偶数行进位输出晶体管，栅极与所述上拉节点连接，第一极与所述第二时钟信号输入端连接，第二极与所述偶数行进位输出端连接；
第二偶数行进位输出晶体管，栅极与所述奇数行下拉节点连接，第一极与所述偶数行进位输出端连接，第二极与第二电平输出端连接；以及，
第三偶数行进位输出晶体管，栅极与所述偶数行下拉节点连接，第一极与所述偶数行进位输出端连接，第二极与第二电平输出端连接。
具体的，如图4所示，所述复位子单元12可以包括：复位晶体管MR，栅极与所述复位端RESET连接，第一极与第二电平输出端VO2连接，第二极与所述上拉节点PU连接；
所述上拉节点下拉子单元13包括：
第一上拉节点下拉晶体管M131，栅极与所述奇数行下拉节点PD_O连接，第一极与第二电平输出端VO2连接，第二极与所述上拉节点PU连接；以及，
第二上拉节点下拉晶体管M132，栅极与所述偶数行下拉节点PD_E连接，第一极与第二电平输出端VO2连接，第二极与所述上拉节点PU连接；
所述下拉控制节点下拉子单元14包括：
第一下拉控制节点下拉晶体管M141，栅极与所述上拉节点PU连接，第一极与第二电平输出端VO2连接，第二极与所述奇数行下拉控制节点PDCN_O连接；以及，
第二下拉控制节点下拉晶体管M142，栅极与所述上拉节点PU连接，第一极与第二电平输出端VO2连接，第二极与所述偶数行下拉控制节点PDCN_E连接。
在如图4所示的实施例中，M131、M132、M141和M142都为n型晶体管，第二电平输出端VO2输出低电平VSS，在实际操作时，M131、M132、M141、M142也可以被替换为p型晶体管。当第一极为源极时，第二极为漏极；当第一极为漏极时，第二极为源极。
具体的，所述下拉节点控制子单元可以包括：
奇数行下拉控制节点控制模块，分别与所述奇数行电压输出端和所述奇数行下拉控制节点连接，用于当所述奇数行电压输出端输出第一电平时控制所述奇数行下拉控制节点和所述奇数行电压输出端连接；
奇数行下拉节点控制模块，分别与所述上拉节点、奇数行电压输出端、所述奇数行下拉控制节点、所述奇数行下拉节点和所述第二电平输出端连接，用于当所述奇数行下拉控制节点的电位为第一电平时控制所述奇数行下拉节点与所述奇数行电压输出端连接，当所述上拉节点的电位为第一电平时控制所述奇数行下拉节点与所述第二电平输出端连接；
下拉节点输入模块，分别与所述奇数行输入端、所述奇数行下拉节点、所述偶数行下拉节点和第二电平输出端连接，用于当由所述奇数行输入端输入的奇数行输入信号为第一电平时控制所述奇数行下拉节点和所述偶数行下拉节点都与所述第二电平输出端连接；
偶数行下拉控制节点控制模块，分别与所述偶数行电压输出端和所述偶数行下拉控制节点连接，用于当所述偶数行电压输出端输出第一电平时控制所述偶数行下拉控制节点和所述偶数行电压输出端连接；以及，
偶数行下拉节点控制模块，分别与所述上拉节点、所述偶数行电压输出端、所述偶数行下拉控制节点、所述偶数行下拉节点和所述第二电平输出端连接，用于当所述偶数行下拉控制节点的电位为第一电平时控制所述偶数行下拉节点与所述偶数行电压输出端连接，当所述上拉节点的电位为第一电平时控制所述偶数行下拉节点PD_E与所述第二电平输出端连接。
在如上述实施例中，第一电平可以为高电平，第二电平输出端可以输出低电平VSS。
具体的，所述奇数行下拉控制节点控制模块可以包括：奇数行下拉控制节点控制晶体管，栅极和第一极都与所述奇数行电压输出端连接，第二极与所述奇数行下拉控制节点连接；
所述奇数行下拉节点控制模块可以包括：
第一奇数行下拉节点控制晶体管，栅极与所述奇数行下拉控制节点连接，第一极与所述奇数行电压输出端连接，第二极与所述奇数行下拉节点连接；以及，
第二奇数行下拉节点控制晶体管，栅极与所述上拉节点连接，第一极与所述奇数行下拉节点连接，第二极与所述第二电平输出端连接；
所述下拉节点输入模块包括：
奇数行下拉节点输入晶体管，栅极与所述奇数行输入端连接，第一极与所述奇数行下拉节点连接，第二极与第二电平输出端连接；以及，
偶数行下拉节点输入晶体管，栅极与所述偶数行输入端连接，第一极与所述偶数行下拉节点连接，第二极与第二电平输出端连接；
所述偶数行下拉控制节点控制模块包括：奇数行下拉控制节点控制晶体管，栅极和第一极都与所述偶数行电压输出端连接，第二极与所述偶数行下拉控制节点连接；
所述偶数行下拉节点控制模块包括：第一偶数行下拉节点控制晶体管，栅极与所述偶数行下拉控制节点连接，第一极与所述偶数行电压输出端连接，第二极与所述偶数行下拉节点连接；以及，
第二偶数行下拉节点控制晶体管，栅极与所述上拉节点连接，第一极与所述偶数行下拉节点连接，第二极与第二电平输出端连接。
具体的，所述上拉节点输入子单元包括可以：
第一上拉节点输入晶体管，栅极与所述奇数行输入端连接，第一极与所述上拉节点连接，第二极与所述第一电平输出端连接；
第一存储电容，第一端与所述奇数行栅极驱动信号输出端连接，第二端与所述上拉节点连接；
第二上拉节点输入晶体管，栅极与所述偶数行输入端连接，第一极与所述上拉节点连接，第二极与所述第一电平输出端连接；以及，
第二存储电容，第一端与所述上拉节点连接，第二端与所述偶数行栅极驱动信号输出端连接。
具体的，所述栅极驱动输出子单元可以包括：
第一奇数行栅极驱动输出晶体管，栅极与所述上拉节点连接，第一极与所述奇数行时钟信号输入端连接，第二极与所述奇数行栅极驱动信号输出端连接；
第二奇数行栅极驱动输出晶体管，栅极与所述奇数行下拉节点连接，第一极与所述奇数行栅极驱动信号输出端连接，第二极与第二电平输出端连接；
第三奇数行栅极驱动输出晶体管，栅极与所述偶数行下拉节点连接，第一极与所述奇数行栅极驱动信号输出端连接，第二极与第二电平输出端连接；
第一偶数行栅极驱动输出晶体管，栅极与所述上拉节点连接，第一极与所述偶数行栅极驱动信号输出端连接，第二极与所述偶数行时钟信号输入端连接；
第二偶数行栅极驱动输出晶体管，栅极与所述偶数行下拉节点连接，第一极与所述偶数行栅极驱动信号输出端连接，第二极与第二电平输出端连接；以及，
第三偶数行栅极驱动输出晶体管，栅极与所述奇数行下拉节点连接，第一极与所述偶数行栅极驱动信号输出端连接，第二极与第二电平输出端连接。
下面通过一具体实施例来说明本发明所述的移位寄存器单元。
如图5所示，本发明所述的移位寄存器单元的一具体实施例包括奇数行输入端Input_O、偶数行输入端Input_E、奇数行栅极驱动信号输出端OUTPUT_O、偶数行栅极驱动信号输出端OUTPUT_E、复位端RESET、第一时钟信号输入端CLK_O、第二时钟信号输入端CLK_E、奇数行进位输出端OC_O和偶数行进位输出端OC_E，所述移位寄存器单元还包括上拉节点输入子单元、复位子单元、上拉节点下拉子单元、下拉控制节点下拉子单元、下拉节点控制子单元、栅极驱动输出子单元、起始子单元和进位输出子单元，其中，
所述上拉节点输入子单元包括：
第一上拉节点输入晶体管M111，栅极与所述奇数行输入端Input_O连接，源极与所述上拉节点PU连接，漏极与输出高电平VGH的高电平输出端连接；
第一存储电容C1，第一端与所述奇数行栅极驱动信号输出端OUTPUT_O连接，第二端与所述上拉节点PU连接；
第二上拉节点输入晶体管M112，栅极与所述偶数行输入端Input_E连接，源极与所述上拉节点PU连接，漏极与输出高电平VGH的高电平输出端连接；以及，
第二存储电容C2，第一端与所述上拉节点PU连接，第二端与所述偶数行栅极驱动信号输出端OUTPUT_E连接；
所述复位子单元包括：复位晶体管MR，栅极与所述复位端RESET连接，源极与输出低电平VSS的低电平输出端连接，漏极与所述上拉节点PU连接；
所述上拉节点下拉子单元包括：
第一上拉节点下拉晶体管M131，栅极与所述奇数行下拉节点PD_O连接，源极与输出低电平VSS的低电平输出端连接，漏极与所述上拉节点PU连接；以及，
第二上拉节点下拉晶体管M132，栅极与所述偶数行下拉节点PD_E连接，源极与输出低电平VSS的低电平输出端连接，漏极与所述上拉节点PU连接；
所述下拉控制节点下拉子单元包括：
第一下拉控制节点下拉晶体管M141，栅极与所述上拉节点PU连接，源极与输出低电平VSS的低电平输出端连接，漏极与所述奇数行下拉控制节点PDCN_O连接；以及，
第二下拉控制节点下拉晶体管M142，栅极与所述上拉节点PU连接，源极与输出低电平VSS的低电平输出端连接，漏极与所述偶数行下拉控制节点PDCN_E连接；
所述下拉节点控制子单元包括奇数行下拉控制节点控制模块、奇数行下拉节点控制模块、下拉节点输入模块、偶数行下拉控制节点控制模块和偶数行下拉节点控制模块；
所述奇数行下拉控制节点控制模块包括：奇数行下拉控制节点控制晶体管M1510，栅极和源极都与所述奇数行电压输出端VDD_O连接，漏极与所述奇数行下拉控制节点PDCN_O连接；
所述奇数行下拉节点控制模块包括：
第一奇数行下拉节点控制晶体管M1521，栅极与所述奇数行下拉控制节点PDCN_O连接，源极与所述奇数行电压输出端VDD_E连接，漏极与所述奇数行下拉节点PD_O连接；以及，
第二奇数行下拉节点控制晶体管M1522，栅极与所述上拉节点PU连接，源极与所述奇数行下拉节点PD_O连接，漏极与输出低电平VSS的低电平输出端连接；
所述下拉节点输入模块包括：
奇数行下拉节点输入晶体管M1531，栅极与所述奇数行输入端Input_O连接，源极与所述奇数行下拉节点PD_O连接，漏极与输出低电平VSS的低电平输出端连接；以及，
偶数行下拉节点输入晶体管M1532，栅极与所述偶数行输入端Input_E连接，源极与所述偶数行下拉节点PD_E连接，漏极与输出低电平VSS的低电平输出端连接；
所述偶数行下拉控制节点控制模块154包括：奇数行下拉控制节点控制晶体管M1540，栅极和源极都与所述偶数行电压输出端VDD_E连接，漏极与所述偶数行下拉控制节点PDCN_E连接；
所述偶数行下拉节点控制模块155包括：第一偶数行下拉节点控制晶体管M1551，栅极与所述偶数行下拉控制节点PDCN_E连接，源极与所述偶数行电压输出端VDD_E连接，漏极与所述偶数行下拉节点PD_E连接；以及，
第二偶数行下拉节点控制晶体管M1552，栅极与所述上拉节点PU连接，源极与所述偶数行下拉节点PE_E连接，漏极与输出低电平VSS的低电平输出端连接；
所述栅极驱动输出子单元包括：
第一奇数行栅极驱动输出晶体管M1611，栅极与所述上拉节点PU连接，源极与所述奇数行时钟信号输入端CLK_O连接，漏极与所述奇数行栅极驱动信号输出端OUTPUT_O连接；
第二奇数行栅极驱动输出晶体管M1612，栅极与所述奇数行下拉节点PD_O连接，源极与所述奇数行栅极驱动信号输出端OUTPUT_O连接，漏极与输出低电平VSS的低电平输出端连接；
第三奇数行栅极驱动输出晶体管M1613，栅极与所述偶数行下拉节点PD_E连接，源极与所述奇数行栅极驱动信号输出端OUTPUT_O连接，漏极与输出低电平VSS的低电平输出端连接；
第一偶数行栅极驱动输出晶体管M1621，栅极与所述上拉节点PU连接，源极与所述偶数行栅极驱动信号输出端OUTPUT_E连接，漏极与所述偶数行时钟信号输入端CLK_E连接；
第二偶数行栅极驱动输出晶体管M1622，栅极与所述偶数行下拉节点PD_E连接，源极与所述偶数行栅极驱动信号输出端OUTPUT_E连接，漏极与输出低电平VSS的低电平输出端连接；以及，
第三偶数行栅极驱动输出晶体管M1623，栅极与所述奇数行下拉节点PD_O连接，源极与所述偶数行栅极驱动信号输出端OUTPUT_E连接，漏极与输出低电平VSS的低电平输出端连接；
所述起始子单元包括：
起始晶体管M170，栅极与起始信号输出端STV连接，源极与所述上拉节点PU连接，漏极与输出低电平VSS的低电平输出端连接；
所述进位输出子单元包括：
第一奇数行进位输出晶体管M1811，栅极与所述上拉节点PU连接，漏极与所述第一时钟信号输入端CLK_O连接，源极与所述奇数行进位输出端OC_O连接；
第二奇数行进位输出晶体管M1812，栅极与所述奇数行下拉节点PD_O连接，漏极与所述奇数行进位输出端OC_O连接，源极与输出低电平VSS的低电平输出端连接；
第三奇数行进位输出晶体管M1813，栅极与所述偶数行下拉节点PD_E连接，源极与所述奇数行进位输出端OC_O连接，漏极与输出低电平VSS的低电平输出端连接；
第一偶数行进位输出晶体管M1821，栅极与所述上拉节点PU连接，源极与第二时钟信号输入端CLK_E连接，漏极与所述偶数行进位输出端OC_E连接；
第二偶数行进位输出晶体管M1822，栅极与所述奇数行下拉节点PD_O连接，源极与所述偶数行进位输出端OC_E连接，漏极与输出低电平VSS的低电平输出端连接；以及，
第三偶数行进位输出晶体管M1823，栅极与所述偶数行下拉节点PD_E连接，源极与所述偶数行进位输出端OC_E连接，漏极与输出低电平VSS的低电平输出端连接。
在图5所示的实施例中，所有的晶体管都为n型晶体管，在实际操作时，图5中的晶体管也可以被替换为p型晶体管，在此对晶体管的类型不作限定。
在图5所示的实施例中，VSS为低电平，VGH为高电平(VGH可以根据具体的工艺条件及实际负载调整，例如可以在27-33V之间)，VDD-O输出的奇数行电压和VDD-E输出的偶数行电压是相互反相的，也即当VDD_O输出高电平时，VDD_E输出低电平VGL，当VDD_O输出低电平VGL时，VDD_E输出高电平(低电平VGL是晶体管电学特性曲线中最低电流值对应的电压，与工艺条件有关，例如可以为-8V)，这样可以使得其控制的晶体管可以交替休息，提高电路性能。
如图6所示，CLK_E输出的第二时钟信号的周期与CLK_O输出的第一时钟信号的周期T相等；
所述第二时钟信号比所述第一时钟信号输出的第一时钟信号延迟T/2N，N等于4，在实际操作时，N也可以被替换为其他正整数；
如图6所示，在输出阶段TO开始时，CLK_O输出的第一时钟信号为高电平；
在所述输出阶段TO结束时，CLK_E输出第二时钟信号由高电平跳变为低电平；
如图6所示，INPUT-E输出的偶数行输入信号比INPUT-O输出的奇数行输入信号推迟T/8；OUTPU_E输出的偶数行栅极驱动信号比OUTPUT_O输出的奇数行栅极驱动信号推迟T/8。
本发明如图5所示的移位寄存器单元的具体实施例包括28个晶体管和2个电容，相比于现有的移位寄存器单元需采用34个晶体管和2个电容来说，本发明如图5所示的移位寄存器单元的具体实施例通过将现有技术中的两个上拉节点连接在一起，减少了6个晶体管，有效节省GOA布局空间，利于实现窄边框。
如图6所示，Input_O、Input_E分别通过M111、M112给PU充电，INPUT-E输出的偶数行输入信号比INPUT-O输出的奇数行输入信号推迟T/8，随着PU的电位被拉至高电平。M1621和M1622同时打开，OUTPUT_O、OUTPUT_E分别输出第一时钟信号、第二时钟信号，在输入阶段第一时钟信号和第二时钟信号都为低电平。在RESET输出高电平之前，OUTPUT_O输出的奇数行栅极驱动信号与CLK_O输出的第一时钟信号一致，OUTPUT_E输出的偶数行栅极驱动信号与CLK_E输出的第二时钟信号一致。当RESET输出高电平时，通过MR将PU的电位拉低，M1611和M1622同时关闭，此时第一时钟信号和第二时钟信号都为低电平，OUTPUT_O输出的奇数行栅极驱动信号和OUTPUT_E输出的偶数行栅极驱动信号随之都保持低电平。从图6所示的时序图可以明显看出，在PU的电位为高电平期间CLK_O和CLK_E都只输出一个方波的高电平。CLK_O输出的第一时钟信号和CLK_E输出的第二时钟信号是相差T/8的周期性方波信号，即OUTPUT_O输出的奇数行栅极驱动信号和OUTPUT_E输出的偶数行栅极驱动信号为相差T/8的脉冲信号。
本发明实施例所述的移位寄存器单元的驱动方法，应用于上述的移位寄存器单元，所述驱动方法包括：在每一显示周期，
在输入阶段，在奇数行输入信号的控制下，下拉控制节点下拉子单元控制奇数行下拉控制节点和偶数行下拉控制节点都与第二电平输出端连接，上拉节点输入子单元控制上拉节点与第一电平输出端连接，当奇数行输入信号为第一电平时下拉节点控制子单元控制奇数行下拉节点与第二电平输出端连接，当偶数行输入信号为第一电平时下拉节点控制子单元控制偶数行下拉节点与第二电平输出端连接；栅极驱动输出子单元控制奇数行栅极驱动信号输出端和偶数行栅极驱动信号输出第二电平；
在输出阶段，上拉节点输入子单元控制维持上拉节点的电位，下拉控制节点下拉子单元继续控制奇数行下拉控制节点和偶数行下拉控制节点都与第二电平输出端连接，栅极驱动输出子单元控制奇数行栅极驱动信号输出端输出第一时钟信号，并控制偶数行栅极驱动信号输出端输出第二时钟信号；
在复位阶段，在复位信号的控制下复位子单元控制上拉节点与第二电平输出端连接，下拉节点控制子单元控制奇数行下拉节点与奇数行电压输出端连接并控制偶数行下拉节点与偶数行电压输出端连接，以使得奇数行下拉节点的电位或偶数行下拉节点的电位为第一电平，栅极驱动输出子单元控制奇数行栅极驱动信号输出端和偶数行栅极驱动信号输出端都输出第二电平。
优选的，所述第二时钟信号输入端输出的第二时钟信号的周期T1与所述第一时钟信号输入端输出的第一时钟信号的周期T2相等；
所述第二时钟信号比所述第一时钟信号输出的第一时钟信号延迟T1/2N；N为正整数；
在所述输出阶段开始时，所述第一时钟信号为第一电平；
在所述输出阶段结束时，所述第二时钟信号由第一电平跳变为第二电平。
在具体实施时，所述输入阶段包括部分重叠的奇数行输入时间段和偶数行输入时间段；
在奇数行输入时间段，奇数行输入端输入的奇数行输入信号为第一电平，在偶数行输入时间段，偶数行输入端输入的偶数行输入信号为第一电平；所述偶数行输入时间段比所述奇数行输入时间段延迟T1/2N。
优选的，所述奇数行电压输出端输出第一方波电压，所述偶数行电压输出端输出第二方波电压；
所述第一方波电压的周期和所述第二方波电压的周期都为电压周期；
所述电压周期包括第一电压时间段和第二电压时间段；
在所述第一电压时间段，所述奇数行电压为高电平，所述偶数行电压为低电平；
在所述第二电压时间段，所述奇数行电压为低电平，所述偶数行电压为高电平。在优选情况下，奇数行电压和偶数行电压是相互反相的，也即当奇数行电压为高电平时，偶数行电压为低电平；当奇数行电压为低电平时，偶数行电压为高电平，这样可以使得其控制的晶体管可以交替休息，提高电路性能。
本发明实施例所述的栅极驱动电路包括多个级联的上述的寄存器单元。
优选的，所述第二时钟信号输入端输出的第二时钟信号的周期T1与所述第一时钟信号输入端输出的第一时钟信号的周期T2相等；
所述第二时钟信号比所述第一时钟信号输出的第一时钟信号延迟T1/2N；N为正整数；
第kN+n级移位寄存器单元的第一时钟信号输入端输出第2n-1时钟信号，第kN+n级移位寄存器单元的第二时钟信号输入端输出第2n时钟信号；
所述第2n-1时钟信号的周期和所述第2n时钟信号的周期都等于T1，第2n时钟信号比第2n-1时钟信号延迟T1/2N；
k为大于或等于0的整数，n为小于或等于N的正整数。
在优选情况下，各级移位寄存器单元接入的时钟信号以2N为一组，依次延迟。
在实际操作时，当移位寄存器单元还包括奇数行进位输出端、偶数行进位输出端和进位输出子单元时，
本级移位寄存器单元的奇数行进位输出端与相邻下N级移位寄存器单元的奇数行输入端连接；
本级移位寄存器单元的偶数行进位输出端与相邻下N级移位寄存器单元的偶数行输入端连接。
本发明实施例所述的显示装置包括上述的栅极驱动电路。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (18)

1.一种移位寄存器单元，用于驱动相邻两行像素，其特征在于，包括奇数行输入端、偶数行输入端、奇数行栅极驱动信号输出端、偶数行栅极驱动信号输出端、复位端、第一时钟信号输入端和第二时钟信号输入端，所述移位寄存器单元还包括：
上拉节点输入子单元，分别与一上拉节点、所述奇数行输入端、所述偶数行输入端和第一电平输出端连接；
复位子单元，与所述上拉节点、所述复位端和第二电平输出端连接，用于在复位阶段在由所述复位端接入的复位信号的控制下控制所述上拉节点与第二电平输出端连接；
上拉节点下拉子单元，与所述上拉节点、奇数行下拉节点、偶数行下拉节点和第二电平输出端连接，用于当所述奇数行下拉节点的电位和/或偶数行下拉节点的电位为第一电平时控制所述上拉节点与所述第二电平输出端连接；
下拉控制节点下拉子单元，分别与所述上拉节点、奇数行下拉控制节点、偶数行下拉控制节点和第二电平输出端连接，用于在所述上拉节点的电位为第一电平时控制所述奇数行下拉控制节点和所述偶数行下拉控制节点都与所述第二电平输出端连接；
下拉节点控制子单元，分别与奇数行电压输出端、偶数行电压输出端、所述上拉节点、所述奇数行下拉控制节点、所述偶数行下拉控制节点、所述奇数行输入端、所述偶数行输入端、所述奇数行下拉节点和所述偶数行下拉节点连接；以及，
栅极驱动输出子单元，分别与所述奇数行下拉节点、所述偶数行下拉节点、所述上拉节点、所述奇数行栅极驱动信号输出端、所述偶数行栅极驱动信号输出端、所述第一时钟信号输入端和所述第二时钟信号输入端连接。
2.如权利要求1所述的移位寄存器单元，其特征在于，还包括：起始子单元，分别与起始信号输出端、所述上拉节点和第二电平输出端连接，用于在起始阶段在所述起始信号输出端输出的起始信号的控制下控制所述上拉节点与第二电平输出端连接。
3.如权利要求1所述的移位寄存器单元，其特征在于，还包括奇数行进位输出端、偶数行进位输出端和进位输出子单元，其中，
所述进位输出子单元，分别与所述奇数行进位输出端、所述偶数行进位输出端、所述上拉节点、所述奇数行下拉节点、所述偶数行下拉节点、所述第一时钟信号输入端、所述第二时钟信号输入端和第二电平输出端连接，用于当所述上拉节点的电位为第一电平时控制所述奇数行进位输出端与所述第一时钟信号输入端连接并控制所述偶数行进位输出端与所述第二时钟信号输入端连接，当所述奇数行下拉节点的电位为第一电平时控制所述奇数行进位输出端与第二电平输出端连接，当所述偶数行下拉节点的电位为第一电平时控制所述偶数行进位输出端与第二电平输出端连接。
4.如权利要求3所述的移位寄存器单元，其特征在于，所述进位输出子单元包括：
第一奇数行进位输出晶体管，栅极与所述上拉节点连接，第一极与所述第一时钟信号输入端连接，第二极与所述奇数行进位输出端连接；
第二奇数行进位输出晶体管，栅极与所述奇数行下拉节点连接，第一极与所述奇数行进位输出端连接，第二极与第二电平输出端连接；
第三奇数行进位输出晶体管，栅极与所述偶数行下拉节点连接，第一极与所述奇数行进位输出端连接，第二极与第二电平输出端连接；
第一偶数行进位输出晶体管，栅极与所述上拉节点连接，第一极与所述第二时钟信号输入端连接，第二极与所述偶数行进位输出端连接；
第二偶数行进位输出晶体管，栅极与所述奇数行下拉节点连接，第一极与所述偶数行进位输出端连接，第二极与第二电平输出端连接；以及，
第三偶数行进位输出晶体管，栅极与所述偶数行下拉节点连接，第一极与所述偶数行进位输出端连接，第二极与第二电平输出端连接。
5.如权利要求1所述的移位寄存器单元，其特征在于，所述复位子单元包括：复位晶体管，栅极与所述复位端连接，第一极与第二电平输出端连接，第二极与所述上拉节点连接；
所述上拉节点下拉子单元包括：
第一上拉节点下拉晶体管，栅极与所述奇数行下拉节点连接，第一极与第二电平输出端连接，第二极与所述上拉节点连接；以及，
第二上拉节点下拉晶体管，栅极与所述偶数行下拉节点连接，第一极与第二电平输出端连接，第二极与所述上拉节点连接；
所述下拉控制节点下拉子单元包括：
第一下拉控制节点下拉晶体管，栅极与所述上拉节点连接，第一极与第二电平输出端连接，第二极与所述奇数行下拉控制节点连接；以及，
第二下拉控制节点下拉晶体管，栅极与所述上拉节点连接，第一极与第二电平输出端连接，第二极与所述偶数行下拉控制节点连接。
6.如权利要求1至5中任一权利要求所述的移位寄存器单元，其特征在于，所述下拉节点控制子单元包括：
奇数行下拉控制节点控制模块，分别与所述奇数行电压输出端、所述奇数行下拉控制节点连接，用于当所述奇数行电压输出端输出第一电平时控制所述奇数行下拉控制节点和所述奇数行电压输出端连接；
奇数行下拉节点控制模块，分别与所述上拉节点、所述奇数行电压输出端、所述奇数行下拉控制节点、所述奇数行下拉节点和所述第二电平输出端连接，用于当所述奇数行下拉控制节点的电位为第一电平时控制所述奇数行下拉节点与所述奇数行电压输出端连接，当所述上拉节点的电位为第一电平时控制所述奇数行下拉节点与所述第二电平输出端连接；
下拉节点输入模块，分别与所述奇数行输入端、所述奇数行下拉节点、所述偶数行下拉节点和第二电平输出端连接，用于当由所述奇数行输入端输入的奇数行输入信号为第一电平时控制所述奇数行下拉节点和所述偶数行下拉节点都与所述第二电平输出端连接；
偶数行下拉控制节点控制模块，分别与所述偶数行电压输出端和所述偶数行下拉控制节点连接，用于当所述偶数行电压输出端输出第一电平时控制所述偶数行下拉控制节点和所述偶数行电压输出端连接；以及，
偶数行下拉节点控制模块，分别与所述上拉节点、所述偶数行电压输出端、所述偶数行下拉控制节点、所述偶数行下拉节点和所述第二电平输出端连接，用于当所述偶数行下拉控制节点的电位为第一电平时控制所述偶数行下拉节点与所述偶数行电压输出端连接，当所述上拉节点的电位为第一电平时控制所述偶数行下拉节点与所述第二电平输出端连接。
7.如权利要求6所述的移位寄存器单元，其特征在于，所述奇数行下拉控制节点控制模块包括：奇数行下拉控制节点控制晶体管，栅极和第一极都与所述奇数行电压输出端连接，第二极与所述奇数行下拉控制节点连接；
所述奇数行下拉节点控制模块包括：第一奇数行下拉节点控制晶体管，栅极与所述奇数行下拉控制节点连接，第一极与所述奇数行电压输出端连接，第二极与所述奇数行下拉节点连接；以及，第二奇数行下拉节点控制晶体管，栅极与所述上拉节点连接，第一极与所述奇数行下拉节点连接，第二极与所述第二电平输出端连接；
所述下拉节点输入模块包括：
奇数行下拉节点输入晶体管，栅极与所述奇数行输入端连接，第一极与所述奇数行下拉节点连接，第二极与第二电平输出端连接；以及，
偶数行下拉节点输入晶体管，栅极与所述偶数行输入端连接，第一极与所述偶数行下拉节点连接，第二极与第二电平输出端连接；
所述偶数行下拉控制节点控制模块包括：奇数行下拉控制节点控制晶体管，栅极和第一极都与所述偶数行电压输出端连接，第二极与所述偶数行下拉控制节点连接；
所述偶数行下拉节点控制模块包括：第一偶数行下拉节点控制晶体管，栅极与所述偶数行下拉控制节点连接，第一极与所述偶数行电压输出端连接，第二极与所述偶数行下拉节点连接；以及，
第二偶数行下拉节点控制晶体管，栅极与所述上拉节点连接，第一极与所述偶数行下拉节点连接，第二极与所述第二电平输出端连接。
8.如权利要求1至5中任一权利要求所述的移位寄存器单元，其特征在于，所述上拉节点输入子单元用于当所述奇数行输入端输入的奇数行输入信号为第一电平时控制所述上拉节点与第一电平输出端连接，并当所述偶数行输入端输入的偶数行输入信号为第一电平时控制所述上拉节点与第一电平输出端连接。
9.如权利要求8所述的移位寄存器单元，其特征在于，所述上拉节点输入子单元包括：
第一上拉节点输入晶体管，栅极与所述奇数行输入端连接，第一极与所述上拉节点连接，第二极与所述第一电平输出端连接；
第一存储电容，第一端与所述奇数行栅极驱动信号输出端连接，第二端与所述上拉节点连接；
第二上拉节点输入晶体管，栅极与所述偶数行输入端连接，第一极与所述上拉节点连接，第二极与所述第一电平输出端连接；以及，
第二存储电容，第一端与所述上拉节点连接，第二端与所述偶数行栅极驱动信号输出端连接。
10.如权利要求1至5中任一权利要求所述的移位寄存器单元，其特征在于，所述栅极驱动输出子单元包括：
第一奇数行栅极驱动输出晶体管，栅极与所述上拉节点连接，第一极与奇数行时钟信号输入端连接，第二极与所述奇数行栅极驱动信号输出端连接；
第二奇数行栅极驱动输出晶体管，栅极与所述奇数行下拉节点连接，第一极与所述奇数行栅极驱动信号输出端连接，第二极与第二电平输出端连接；
第三奇数行栅极驱动输出晶体管，栅极与所述偶数行下拉节点连接，第一极与所述奇数行栅极驱动信号输出端连接，第二极与第二电平输出端连接；
第一偶数行栅极驱动输出晶体管，栅极与所述上拉节点连接，第一极与所述偶数行栅极驱动信号输出端连接，第二极与偶数行时钟信号输入端连接；
第二偶数行栅极驱动输出晶体管，栅极与所述偶数行下拉节点连接，第一极与所述偶数行栅极驱动信号输出端连接，第二极与第二电平输出端连接；以及，
第三偶数行栅极驱动输出晶体管，栅极与所述奇数行下拉节点连接，第一极与所述偶数行栅极驱动信号输出端连接，第二极与第二电平输出端连接。
11.一种移位寄存器单元的驱动方法，应用于如权利要求1至10中任一权利要求所述的移位寄存器单元，其特征在于，所述驱动方法包括：在每一显示周期，
在输入阶段，在奇数行输入信号的控制下，下拉控制节点下拉子单元控制奇数行下拉控制节点和偶数行下拉控制节点都与第二电平输出端连接，上拉节点输入子单元控制上拉节点与第一电平输出端连接，当奇数行输入信号为第一电平时下拉节点控制子单元控制奇数行下拉节点与第二电平输出端连接，当偶数行输入信号为第一电平时下拉节点控制子单元控制偶数行下拉节点与第二电平输出端连接；栅极驱动输出子单元控制奇数行栅极驱动信号输出端和偶数行栅极驱动信号输出第二电平；
在输出阶段，上拉节点输入子单元控制维持上拉节点的电位，下拉控制节点下拉子单元继续控制奇数行下拉控制节点和偶数行下拉控制节点都与第二电平输出端连接，栅极驱动输出子单元控制奇数行栅极驱动信号输出端输出第一时钟信号，并控制偶数行栅极驱动信号输出端输出第二时钟信号；
在复位阶段，在复位信号的控制下复位子单元控制上拉节点与第二电平输出端连接，下拉节点控制子单元控制奇数行下拉节点与奇数行电压输出端连接并控制偶数行下拉节点与偶数行电压输出端连接，以使得奇数行下拉节点的电位或偶数行下拉节点的电位为第一电平，栅极驱动输出子单元控制奇数行栅极驱动信号输出端和偶数行栅极驱动信号输出端都输出第二电平。
12.如权利要求11所述的移位寄存器单元的驱动方法，其特征在于，所述第二时钟信号输入端输出的第二时钟信号的周期T1与所述第一时钟信号输入端输出的第一时钟信号的周期T2相等；
所述第二时钟信号比所述第一时钟信号输出的第一时钟信号延迟T1/2N；N为正整数；
在所述输出阶段开始时，所述第一时钟信号为第一电平；
在所述输出阶段结束时，所述第二时钟信号由第一电平跳变为第二电平。
13.如权利要求12所述的移位寄存器单元的驱动方法，其特征在于，所述输入阶段包括部分重叠的奇数行输入时间段和偶数行输入时间段；
在奇数行输入时间段，奇数行输入端输入的奇数行输入信号为第一电平，在偶数行输入时间段，偶数行输入端输入的偶数行输入信号为第一电平；所述偶数行输入时间段比所述奇数行输入时间段延迟T1/2N。
14.如权利要求11至13中任一权利要求所述的移位寄存器单元的驱动方法，其特征在于，所述奇数行电压输出端输出第一方波电压，所述偶数行电压输出端输出第二方波电压；
所述第一方波电压的周期和所述第二方波电压的周期都为电压周期；
所述电压周期包括第一电压时间段和第二电压时间段；
在所述第一电压时间段，所述奇数行电压为高电平，所述偶数行电压为低电平；
在所述第二电压时间段，所述奇数行电压为低电平，所述偶数行电压为高电平。
15.一种栅极驱动电路，其特征在于，包括多个级联的如权利要求1至10中任一权利要求所述的寄存器单元。
16.如权利要求15所述的栅极驱动电路，其特征在于，所述第二时钟信号输入端输出的第二时钟信号的周期T1与所述第一时钟信号输入端输出的第一时钟信号的周期T2相等；
所述第二时钟信号比所述第一时钟信号输出的第一时钟信号延迟T1/2N；N为正整数；
第kN+n级移位寄存器单元的第一时钟信号输入端输出第2n-1时钟信号，第kN+n级移位寄存器单元的第二时钟信号输入端输出第2n时钟信号；
所述第2n-1时钟信号的周期和所述第2n时钟信号的周期都等于T1，第2n时钟信号比第2n-1时钟信号延迟T1/2N；
k为大于或等于0的整数，n为小于或等于N的正整数。
17.如权利要求16所述的栅极驱动电路，其特征在于，当移位寄存器单元还包括奇数行进位输出端、偶数行进位输出端和进位输出子单元时，
本级移位寄存器单元的奇数行进位输出端与相邻下N级移位寄存器单元的奇数行输入端连接；
本级移位寄存器单元的偶数行进位输出端与相邻下N级移位寄存器单元的偶数行输入端连接。
18.一种显示装置，其特征在于，包括如权利要求15至17中任一权利要求所述的栅极驱动电路。
CN201710001652.0A 2017-01-03 2017-01-03 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 Active CN106601172B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710001652.0A CN106601172B (zh) 2017-01-03 2017-01-03 移位寄存器单元、驱动方法、栅极驱动电路和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710001652.0A CN106601172B (zh) 2017-01-03 2017-01-03 移位寄存器单元、驱动方法、栅极驱动电路和显示装置

Publications (2)

Publication Number Publication Date
CN106601172A CN106601172A (zh) 2017-04-26
CN106601172B true CN106601172B (zh) 2023-09-26

Family

ID=58582182

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710001652.0A Active CN106601172B (zh) 2017-01-03 2017-01-03 移位寄存器单元、驱动方法、栅极驱动电路和显示装置

Country Status (1)

Country Link
CN (1) CN106601172B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102437170B1 (ko) * 2017-09-29 2022-08-26 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 평판 표시 장치
US11151946B2 (en) * 2019-01-04 2021-10-19 Boe Technology Group Co., Ltd. Shift register unit and driving method, gate driving circuit, and display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101303840A (zh) * 2008-06-13 2008-11-12 上海广电光电子有限公司 液晶显示装置及其驱动方法
CN104392704A (zh) * 2014-12-15 2015-03-04 合肥京东方光电科技有限公司 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN105632451A (zh) * 2016-04-08 2016-06-01 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN206340328U (zh) * 2017-01-03 2017-07-18 合肥鑫晟光电科技有限公司 移位寄存器单元、栅极驱动电路和显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202443728U (zh) * 2012-03-05 2012-09-19 京东方科技集团股份有限公司 移位寄存器、栅极驱动器及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101303840A (zh) * 2008-06-13 2008-11-12 上海广电光电子有限公司 液晶显示装置及其驱动方法
CN104392704A (zh) * 2014-12-15 2015-03-04 合肥京东方光电科技有限公司 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN105632451A (zh) * 2016-04-08 2016-06-01 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN206340328U (zh) * 2017-01-03 2017-07-18 合肥鑫晟光电科技有限公司 移位寄存器单元、栅极驱动电路和显示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
何常德 ; 廖聪维 ; 梁逸南 ; 张盛东 ; David Dai ; Smart Chung ; T.S.Jen ; .一种WXGA液晶显示器的非晶硅栅极驱动电路.测试技术学报.2011,(03),全文. *

Also Published As

Publication number Publication date
CN106601172A (zh) 2017-04-26

Similar Documents

Publication Publication Date Title
US11361693B2 (en) Shift register unit, gate driving circuit, display device, and driving method
CN108346405B (zh) 移位寄存器单元、栅极驱动电路、显示面板及显示装置
US9792851B2 (en) Gate drive circuit, array substrate, display panel and display device
US10217428B2 (en) Output control unit for shift register, shift register and driving method thereof, and gate driving device
US9478310B2 (en) Shift register unit, gate driving circuit and method, display apparatus
US10186230B2 (en) Shift register, gate driving circuit and driving method thereof, display panel
US20150318052A1 (en) Shift register unit, gate drive circuit and display device
KR101310004B1 (ko) 주사 신호선 구동 회로 및 그것을 구비한 표시 장치
EP2838079B1 (en) Shift register unit and driving method for the same, shift register, and display device
US20210020089A1 (en) Shift register and method of driving the same, gate driving circuit, and display device
US9030399B2 (en) Gate driver stage outputting multiple, partially overlapping gate-line signals to a liquid crystal display
EP2544186B1 (en) Bidirectional shifter register and method of driving same
US9691312B2 (en) Shift register unit, shift register and display apparatus
US20180047354A9 (en) Shift register unit and driving method thereof, gate driving circuit and display device
CN110299116B (zh) 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN103208251A (zh) 一种移位寄存器单元、栅极驱动电路及显示装置
WO2013131381A1 (zh) 移位寄存器单元、移位寄存器电路、阵列基板及显示器件
US11081031B2 (en) Gate control unit, driving method thereof, gate driver on array and display apparatus
CN104091573A (zh) 一种移位寄存单元、栅极驱动装置、显示面板和显示装置
US11315496B2 (en) Shift register unit and driving method thereof, gate drive circuit and display device
US20180204496A1 (en) Goa unit circuits, methods for driving the same, and goa circuits
CN106991958B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN113192454B (zh) 扫描驱动电路、方法、显示面板和显示装置
CN110060616B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路
US20200258586A1 (en) Shift register, gate drive circuit and display panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant