CN106598901A - 基于FPGA的Local Bus转USB的***及芯片 - Google Patents

基于FPGA的Local Bus转USB的***及芯片 Download PDF

Info

Publication number
CN106598901A
CN106598901A CN201611123546.1A CN201611123546A CN106598901A CN 106598901 A CN106598901 A CN 106598901A CN 201611123546 A CN201611123546 A CN 201611123546A CN 106598901 A CN106598901 A CN 106598901A
Authority
CN
China
Prior art keywords
fpga
usb
data
module
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611123546.1A
Other languages
English (en)
Inventor
闫立国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bangyan Technology Co Ltd
Original Assignee
Bangyan Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bangyan Technology Co Ltd filed Critical Bangyan Technology Co Ltd
Priority to CN201611123546.1A priority Critical patent/CN106598901A/zh
Priority to PCT/CN2016/109450 priority patent/WO2018103113A1/zh
Publication of CN106598901A publication Critical patent/CN106598901A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0024—Peripheral component interconnect [PCI]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)
  • Communication Control (AREA)

Abstract

本发明提供一种基于FPGA的Local Bus转USB***，包括：FPGA模块，用于与FPGA芯片通过Local Bus协议进行数据传输；处理模块，用于与所述FPGA模块通过自定义数据传输协议进行数据传输；以及，USB通信模块，用于连接处理模块与USB通信设备通过USB协议进行数据传输。上述***设置FPGA模块通过Local Bus协议与FPGA芯片进行数据传输，将传输的数据再通过USB通信模块与USB通信设备通过USB协议进行传输，实现了Local Bus信号与USB信号的转换，方便快捷，安全性及稳定性高。本发明还提供了一种应用上述***的芯片。

Description

基于FPGA的Local Bus转USB的***及芯片
技术领域
本发明涉及信号转换领域，尤其涉及一种基于FPGA的Local Bus转USB的***及芯片。
背景技术
随着科技的发展，计算机的应用越来越广泛。其中，由于FPGA是计算机的重要部件，对FPGA研究的关注度越来越高。基于FPGA的研究的一项重要的技术，是将信号FPGA自身的信号传输方式转换为USB信号方式，以实现与外部设备进行高速通信。
目前应用较多的是通过ASIC芯片将FPGA的PCIE信号转换为USB信号，但前提是FPGA具有PCIE总线接口。而当FPGA不具有PCIE总线接口时，需要通过复杂的设计才能完成信号的转换。
发明内容
针对上述缺陷，本发明有必要提供一种基于FPGA的Local BUS转USB的***及芯片，简单方便实现信号的转换，安全性高，灵活性高，使用限制较少。
一种基于FPGA的Local Bus转USB***，包括：
FPGA模块，用于与FPGA芯片通过Local Bus协议进行数据传输；
处理模块，用于与所述FPGA模块通过自定义数据传输协议进行数据传输；以及，
USB通信模块，用于连接处理模块与USB通信设备通过USB协议进行数据传输。
优选地，处理模块包括：
查询单元，用于查询FPGA数据标志位及USB数据完成标志位；
处理单元，用于当查询到FPGA数据标志位时，调用自定义数据传输协议读取FPGA模块的数据进行缓存，再通过USB通信模块传送至USB通信设备，并清除FPGA数据标志位；以及，当查询到USB数据完成标志位时，调用自定义数据传输协议将缓存的USB通信模块的数据传送至FPGA模块，再传送至FPGA芯片，并清除USB数据完成标志位；以及，
缓存单元，用于缓存FPGA模块的数据以及USB通信模块的数据。
优选地，处理模块还包括中断单元，中断单元包括：
中断产生子单元，用于当FPGA模块有数据待传送时产生中断；当USB通信模块有数据待传送时产生中断；
判断子单元，用于判断中断源；以及，
标志位置上子单元，用于当判断为FPGA模块有数据待传送产生的中断时，置上FPGA数据标志位；当判断为USB通信模块有数据待传送产生的中断时，缓存单元接收USB通信模块的数据，置上USB数据完成标志位。
优选地，中断单元还包括查找子单元，用于查找FPGA模块及通信模块是否有数据待传送。
优选地，中断产生子单元还用于当USB通信设备连接到USB通信模块时产生中断；处理模块还包括配置单元，当判断子单元判断为USB通信设备连接到USB通信模块产生的中断时，配置单元配置USB通信设备。
优选地，配置单元配置USB通信设备包括复位USB总线并进行USB设备枚举过程，以识别USB通信设备及安装相应的驱动程序。
优选地，所述处理模块还包括顺序执行单元，用于复制由FPGA模块存入缓存单元的数据，并传送至USB通信模块；及/或，接收由USB通信模块传送的数据并存入缓存单元。
优选地，所述FPGA模块还能够与其他类型芯片通过Local Bus协议进行数据传输。
一种芯片，芯片包括如上任意一项所述的基于FPGA的Local Bus转USB***，FPGA外设于芯片上，FPGA与外部的FPGA芯片或其他芯片通过Local Bus协议进行数据传输，芯片的处理器与FPGA通过自定义数据传输协议进行数据传输，再通过USB设备接口与外部通信设备进行传输。
优选地，芯片包括：
底层库，为***提供硬件平台；
硬件抽象层，与底层库连接，提供标准接口，硬件抽象层包括GPIO接口；
板层，通过调用硬件抽象层，提供通用的标准化功能组件，实现功能模块驱动接口，为上层提供简单清晰的统一调用接口，板层包括USB模块及FPGA模块；以及，应用层，通过调用板层的接口，提供基于板层开发的应用程序，实现芯片对Local Bus与USB的转换。
优选地，芯片的型号为CME-M7；及/或，芯片处理器的型号为Cortex-M3。
本发明基于FPGA的Local Bus转USB***，设置FPGA模块通过Local Bus协议与FPGA芯片进行数据传输，将传输的数据再通过USB通信模块与USB通信设备通过USB协议进行传输，实现了Local Bus信号与USB信号的转换，方便快捷，安全性及稳定性高。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明第一实施例提供的一种基于FPGA的Local Bus转USB***于应用状态的结构图；
图2是本发明第二实施例提供的另一种基于FPGA的Local Bus转USB***于应用状态的结构图；
图3是本发明第三实施例提供的另一种基于FPGA的Local Bus转USB***中，处理模块的结构图；
图4是图3中的中断单元的结构图；
图5是图3第四实施例提供的另一种基于FPGA的Local Bus转USB***中，中断单元的结构图；
图6是本发明第五实施例提供的另一种基于FPGA的Local Bus转USB***中，处理模块的结构图；
图7是本发明第六实施例提供的另一种基于FPGA的Local Bus转USB***于应用状态的结构图；
图8是本发明第七实施例提供的一种芯片的结构图；
图9是本发明第八实施例提供的另一种芯片的架构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1，本发明的第一实施例提供一种基于FPGA的Local Bus转USB***100，包括：
FPGA模块10，用于与FPGA芯片200通过Local Bus协议进行数据传输；
处理模块20，用于与所述FPGA模块10通过自定义数据传输协议进行数据传输；以及，
USB通信模块30，用于连接处理模块20与USB通信设备300通过USB协议进行数据传输。
在其他实施例中，所述FPGA模块10还能够与其他类型芯片通过Local Bus协议进行数据传输。
本实施例一种基于FPGA的Local Bus转USB***100，设置FPGA模块10通过LocalBus协议与FPGA芯片200进行数据传输，将传输的数据再通过USB通信模块30与USB通信设备300通过USB协议进行传输，实现了Local Bus信号与USB信号的转换，方便快捷，安全性及稳定性高。
请参考图2，进一步地，基于本发明第一实施例的第二实施例，处理模块20包括：
查询单元21，用于查询FPGA数据标志位及USB数据完成标志位；
处理单元22，用于当查询到FPGA数据标志位时，调用自定义数据传输协议读取FPGA模块10的数据进行缓存，再通过USB通信模块30传送至USB通信设备300，并清除FPGA数据标志位；以及，当查询到USB数据完成标志位时，调用自定义数据传输协议将缓存的USB通信模块30的数据传送至FPGA模块10，再传送至FPGA芯片200，并清除USB数据完成标志位；以及，
缓存单元23，用于缓存FPGA模块10的数据以及USB通信模块30的数据。
本实施例通过查询单元21查询是否有数据由FPGA模块10传送至USB通信模块30或者由USB通信模块30传送至FPGA模块10，处理单元22对应地调用自定义数据传输协议进行数据传送，通过缓存单元23对数据进行中转，进一步实现了快速转换传输信号并进行数据传输。
请参考图3及图4，进一步地，基于本发明第二实施例的第三实施例，处理模块还包括中断单元24，中断单元24包括：
中断产生子单元241，用于当FPGA模块10有数据待传送时产生中断；当USB通信模块30有数据待传送时产生中断；
判断子单元242，用于判断中断源；以及，
标志位置上子单元243，用于当判断为FPGA模块10有数据待传送产生的中断时，置上FPGA数据标志位；当判断为USB通信模块30有数据待传送产生的中断时，缓存单元23接收USB通信模块30的数据，置上USB数据完成标志位。
本实施例的中断单元24，在FPGA模块10及USB通信模块30有数据待传送时产生中断，以对应地置上标志位，提供给查询单元21进行标志位查询，准确性及稳定性高。
请参考图5，进一步的，基于本发明第三实施例的第四实施例，中断单元24还包括查找子单元244，用于查找FPGA模块10及USB通信模块30是否有数据待传送。
本实施例通过在中断单元24设置查找子单元244，快速确认需要产生中断的时机，提高了***的准确性。
请参考图6，进一步地，基于本发明第三实施例的第五实施例，中断产生子单元241还用于当USB通信设备300连接到USB通信模块30时产生中断；处理模块20还包括配置单元25，当判断子单元242判断为USB通信设备300连接到USB通信模块30产生的中断时，配置单元25配置USB通信设备300。
其中，配置单元25配置USB通信设备300包括复位USB总线并进行USB设备枚举过程，以识别USB通信设备300及安装相应的驱动程序。
本实施例通过判断USN通信设备300连接的中断，以及配置单元25进行设备配置，提高了安全性。
请参考图7，进一步地，基于第二实施例的第六实施例，所述处理模块20还包括顺序执行单元26，用于复制由FPGA模块10存入缓存单元23的数据，并传送至USB通信模块30；及/或，接收由USB通信模块30传送的数据并存入缓存单元23。
本实施例通过顺序执行单元与USB通信模块30进行数据传输，进一步提高了传输的稳定性。
请参考图8，进一步地，基于上述任意一项实施例的第七实施例，提供一种芯片，FPGA外设于芯片上，FPGA与外部的FPGA芯片或其他芯片通过Local Bus协议进行数据传输，芯片的处理器与FPGA通过自定义数据传输协议进行数据传输，再通过USB设备接口与外部通信设备进行传输。
其中，芯片的型号为CME-M7；及/或，芯片处理器的型号为Cortex-M3。
本实施例设置FPGA通过Local Bus协议与FPGA芯片或外部芯片进行数据传输，处理器与FPGA通过自定义协议进行数据传输，再通过USB接口与外部通信设备进行传输，实现了Local Bus信号与USB信号的转换，方便快捷，安全性及稳定性高。
请参考图9，进一步地，基于第七实施例的第八实施例，芯片包括：
底层库，为***提供硬件平台；
硬件抽象层，与底层库连接，提供标准接口，硬件抽象层包括GPIO接口；
板层，通过调用硬件抽象层，提供通用的标准化功能组件，实现功能模块驱动接口，为上层提供简单清晰的统一调用接口，USB模块及FPGA模块设于板层；以及，
应用层，通过调用板层的接口，提供基于板层开发的应用程序，实现芯片对LocalBus与USB的转换。
本实施例的软件采用分层机制进行处理，方便后续更改或扩展，也增强程序整体的可读性和模块的可移植性。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的***、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本发明实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (11)

1.一种基于FPGA的Local Bus转USB***，其特征在于，包括：
FPGA模块，用于与FPGA芯片通过Local Bus协议进行数据传输；
处理模块，用于与所述FPGA模块通过自定义数据传输协议进行数据传输；以及，
USB通信模块，用于连接处理模块与USB通信设备通过USB协议进行数据传输。
2.如权利要求1所述的基于FPGA的Local Bus转USB***，其特征在于，处理模块包括：
查询单元，用于查询FPGA数据标志位及USB数据完成标志位；
处理单元，用于当查询到FPGA数据标志位时，调用自定义数据传输协议读取FPGA模块的数据进行缓存，再通过USB通信模块传送至USB通信设备，并清除FPGA数据标志位；以及，当查询到USB数据完成标志位时，调用自定义数据传输协议将缓存的USB通信模块的数据传送至FPGA模块，再传送至FPGA芯片，并清除USB数据完成标志位；以及，
缓存单元，用于缓存FPGA模块的数据以及USB通信模块的数据。
3.如权利要求2所述的基于FPGA的Local Bus转USB***，其特征在于，处理模块还包括中断单元，中断单元包括：
中断产生子单元，用于当FPGA模块有数据待传送时产生中断；当USB通信模块有数据待传送时产生中断；
判断子单元，用于判断中断源；以及，
标志位置上子单元，用于当判断为FPGA模块有数据待传送产生的中断时，置上FPGA数据标志位；当判断为USB通信模块有数据待传送产生的中断时，缓存单元接收USB通信模块的数据，置上USB数据完成标志位。
4.如权利要求3所述的基于FPGA的Local Bus转USB***，其特征在于，中断单元还包括查找子单元，用于查找FPGA模块及通信模块是否有数据待传送。
5.如权利要求3所述的基于FPGA的Local Bus转USB***，其特征在于，中断产生子单元还用于当USB通信设备连接到USB通信模块时产生中断；处理模块还包括配置单元，当判断子单元判断为USB通信设备连接到USB通信模块产生的中断时，配置单元配置USB通信设备。
6.如权利要求5所述的基于FPGA的Local Bus转USB***，其特征在于，配置单元配置USB通信设备包括复位USB总线并进行USB设备枚举过程，以识别USB通信设备及安装相应的驱动程序。
7.如权利要求2所述的基于FPGA的Local Bus转USB***，其特征在于，所述处理模块还包括顺序执行单元，用于复制由FPGA模块存入缓存单元的数据，并传送至USB通信模块；及/或，接收由USB通信模块传送的数据并存入缓存单元。
8.如权利要求1所述的基于FPGA的Local Bus转USB***，其特征在于，所述FPGA模块还能够与其他类型芯片通过Local Bus协议进行数据传输。
9.一种芯片，其特征在于，芯片包括如权利要求1-8任意一项所述的基于FPGA的LocalBus转USB***，FPGA外设于芯片上，FPGA与外部的FPGA芯片或其他芯片通过Local Bus协议进行数据传输，芯片的处理器与FPGA通过自定义数据传输协议进行数据传输，再通过USB设备接口与外部通信设备进行传输。
10.如权利要求9所述的芯片，其特征在于，芯片包括：
底层库，为***提供硬件平台；
硬件抽象层，与底层库连接，提供标准接口，硬件抽象层包括GPIO接口；
板层，通过调用硬件抽象层，提供通用的标准化功能组件，实现功能模块驱动接口，为上层提供简单清晰的统一调用接口，板层包括USB模块及FPGA模块；以及，
应用层，通过调用板层的接口，提供基于板层开发的应用程序，实现芯片对Local Bus与USB的转换。
11.如权利要求9所述的芯片，其特征在于，芯片的型号为CME-M7；及/或，芯片处理器的型号为Cortex-M3。
CN201611123546.1A 2016-12-08 2016-12-08 基于FPGA的Local Bus转USB的***及芯片 Pending CN106598901A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201611123546.1A CN106598901A (zh) 2016-12-08 2016-12-08 基于FPGA的Local Bus转USB的***及芯片
PCT/CN2016/109450 WO2018103113A1 (zh) 2016-12-08 2016-12-12 基于FPGA的Local Bus转USB的***及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611123546.1A CN106598901A (zh) 2016-12-08 2016-12-08 基于FPGA的Local Bus转USB的***及芯片

Publications (1)

Publication Number Publication Date
CN106598901A true CN106598901A (zh) 2017-04-26

Family

ID=58597598

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611123546.1A Pending CN106598901A (zh) 2016-12-08 2016-12-08 基于FPGA的Local Bus转USB的***及芯片

Country Status (2)

Country Link
CN (1) CN106598901A (zh)
WO (1) WO2018103113A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114979813B (zh) * 2022-06-22 2023-10-20 扬州万方科技股份有限公司 一种vpx设备通讯转发板及其通信方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201111021Y (zh) * 2007-02-12 2008-09-03 深圳创维－Rgb电子有限公司 一种基于usb接口的设备互连装置
US20090063747A1 (en) * 2007-08-28 2009-03-05 Rohati Systems, Inc. Application network appliances with inter-module communications using a universal serial bus
CN101655825A (zh) * 2008-08-19 2010-02-24 研祥智能科技股份有限公司 一种使用fpga实现lpc-usb双向通信的装置及lpc-usb和usb-lpc数据转换方法
CN104698314A (zh) * 2015-03-05 2015-06-10 中国空间技术研究院 一种sram型fpga的器件级自动化测试平台及其测试方法
CN106155960A (zh) * 2016-06-29 2016-11-23 广州慧睿思通信息科技有限公司 基于gpio握手和edma的uart串口通信方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7222201B2 (en) * 2003-01-06 2007-05-22 Plx Technology, Inc. Virtual endpoint for USB devices
CN202735907U (zh) * 2012-08-01 2013-02-13 成都爱斯顿科技有限公司 基于微处理器的嵌入式计算机电路板
CN104794088B (zh) * 2015-04-22 2018-05-01 成都为开微电子有限公司 一种多接口总线转换扩展芯片设计

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201111021Y (zh) * 2007-02-12 2008-09-03 深圳创维－Rgb电子有限公司 一种基于usb接口的设备互连装置
US20090063747A1 (en) * 2007-08-28 2009-03-05 Rohati Systems, Inc. Application network appliances with inter-module communications using a universal serial bus
CN101655825A (zh) * 2008-08-19 2010-02-24 研祥智能科技股份有限公司 一种使用fpga实现lpc-usb双向通信的装置及lpc-usb和usb-lpc数据转换方法
CN104698314A (zh) * 2015-03-05 2015-06-10 中国空间技术研究院 一种sram型fpga的器件级自动化测试平台及其测试方法
CN106155960A (zh) * 2016-06-29 2016-11-23 广州慧睿思通信息科技有限公司 基于gpio握手和edma的uart串口通信方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
刘利强等: "《嵌入式软件技术》", 31 August 2009, 哈尔滨工程大学出版社 *
宣林: ""基于Intel Xscale处理器嵌入式***的USB数据通信实现和优化"", 《中国优秀博硕士学位论文全文数据库(硕士) 信息科技辑》 *
李岩: ""多通道皮肤听声器质量检测***的研究"", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *
牛跃听等: "《CAN总线嵌入式开发——从入门到实战（第2版）》", 30 April 2016, 北京航空航天大学出版社 *
顾卫钢: "《手把手教你学DSP——基于TMS320X281x》", 30 April 2011, 北京航空航天大学出版社 *

Also Published As

Publication number Publication date
WO2018103113A1 (zh) 2018-06-14

Similar Documents

Publication Publication Date Title
CN107145430A (zh) 一种基于I2C接口通过CPLD来实现NVMe SSD点灯的方法
CN103827841B (zh) 可配置带宽的io连接器
CN202084028U (zh) 一种模块化多串口扩展装置
CN104536746A (zh) 一种基于dll的软件架构
CN106598889A (zh) 一种基于fpga夹层板的sata主控器
CN106445853A (zh) 基于fpga的spi接口与uart接口的转换方法
CN105786736A (zh) 一种多芯片级联的方法、芯片和装置
CN103106113A (zh) 一种中断事件处理方法和处理设备
CN103972909A (zh) Tsc***及其基于fpga的rs485通信方法
CN102081586A (zh) 多i2c插槽电路***及传送i2c信号的方法
CN106598901A (zh) 基于FPGA的Local Bus转USB的***及芯片
CN107992439A (zh) 一种可扩展的数据交互方法及***
CN108415874B (zh) 一种基于eim总线的接口扩展设备和方法
CN110809003A (zh) 机器人和焊接设备间协议转换的方法及协议转换模块
CN108132898A (zh) 多路通讯控制方法及通讯盒
CN101047447B (zh) 基于光纤的点对点工业串行实时通信***及其控制方法
CN106126446A (zh) 一种USB设备及其识别MacOS***的方法
CN105872060A (zh) 一种通信方法及***、数据采集端装置
CN105045740A (zh) 用于通信接口的转换方法和电路
CN112118166A (zh) 一种多芯片的组网***、方法及应用
CN101464844B (zh) 一种ram使用权的控制方法及总线接口
CN106855846A (zh) 一种基于PCIE Switch的PCIE信号扩展***及方法
CN101938453A (zh) 一种实现中央处理器与以太网进行数据传输的装置与方法
CN107220154A (zh) 管理多个地址相同的双线串行接口光模块的***
CN109144927A (zh) 一种多fpga互联装置及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170426

RJ01 Rejection of invention patent application after publication