CN106560895B - 能够在多种低压下工作而不降低性能的sram器件及其方法 - Google Patents

能够在多种低压下工作而不降低性能的sram器件及其方法 Download PDF

Info

Publication number
CN106560895B
CN106560895B CN201610750177.2A CN201610750177A CN106560895B CN 106560895 B CN106560895 B CN 106560895B CN 201610750177 A CN201610750177 A CN 201610750177A CN 106560895 B CN106560895 B CN 106560895B
Authority
CN
China
Prior art keywords
tracking
memory device
control circuit
cells
tracking control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610750177.2A
Other languages
English (en)
Other versions
CN106560895A (zh
Inventor
潘卡伊·阿加沃尔
蔡睿哲
李政宏
陈建源
郑基廷
谢豪泰
陈彝梓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106560895A publication Critical patent/CN106560895A/zh
Application granted granted Critical
Publication of CN106560895B publication Critical patent/CN106560895B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Static Random-Access Memory (AREA)

Abstract

存储器器件包括：用于控制存储器器件的读操作或写操作的跟踪控制电路。跟踪控制电路包括多个跟踪单元，其中，跟踪单元的时序特性仿真位单元在存储器器件的写操作或读操作期间的时序特性。存储器器件还包括：用于配置跟踪控制电路的跟踪单元的数量的至少两条参考字线；和配置为激活至少两条参考字线中的一条或多条的选择电路。本发明的实施例还提供了能够在多种低压下工作而不降低性能的SRAM器件及其方法。

Description

能够在多种低压下工作而不降低性能的SRAM器件及其方法
技术领域
本发明实施例通常涉及可以支持多电压操作而不降低性能的静态随机存取存储器(SRAM)的结构和方法。
背景技术
诸如笔记本、计算机和智能手机的电子器件通常包括各种存储器来存储数据。存储器的类型可以分为两类：易失性存储器和非易失性存储器。存储在易失性存储器中的数据将在易失性存储器掉电之后将会丢失。相反地，存储在非易失性存储器中的数据即使掉电也可以保持。易失性存储器包括随机存取存储器(RAM)，该RAM还可以被划分为两个子类：静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)。
SRAM存储器单元由多个SRAM单元构成。SRAM单元中的每一个都可以包括不同数量的晶体管。例如，由六个晶体管构成的SRAM单元称为六晶体管(6-T)SRAM。在SRAM存储器芯片中，SRAM单元可以布置为多行和多列。在读操作或写操作期间，通过选择单元的行和列来选择SRAM单元。在SRAM的制造过程中，设计每一个SRAM单元以在特定电压下工作。只有在特定电压下，SRAM可以以期望的速度和准确性工作。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种用于使存储器器件在至少一种工作电压下工作的方法，所述方法包括：确定所述存储器器件在所述至少一种工作电压下的电特性；在所述存储器器件中提供至少一个跟踪控制电路，所述至少一个跟踪控制电路包括多个跟踪单元，所述跟踪单元的时序特性仿真位单元在所述存储器器件的写操作或读操作期间的时序特性；配置所述至少一个跟踪控制电路的跟踪单元的数量；以及提供第一选择电路，以用于选择所述至少一个跟踪控制电路中的一个。
根据本发明的另一方面，提供了一种用于在至少一种工作电压下工作的存储器器件，包括：跟踪控制电路，用于控制所述存储器器件的写操作或读操作，所述跟踪控制电路包括多个跟踪单元，其中，所述跟踪单元的时序特性仿真位单元在所述存储器器件的写操作或读操作期间的时序特性；至少两条参考字线，用于配置所述跟踪控制电路的跟踪单元的数量；以及选择电路，配置为激活所述至少两条参考字线中的一条或多条。
根据本发明的又一方面，提供了一种用于在至少一种工作电压下工作的存储器器件，包括：至少一个跟踪控制电路，用于控制所述存储器器件的写操作或读操作，其中，所述至少一个跟踪控制电路的每一个都包括多个跟踪单元，其中，所述跟踪单元的时序特性仿真位单元在所述存储器器件的写操作或读操作期间的时序特性；以及第一选择电路，用于激活所述至少一个跟踪控制电路中的一个。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1是根据本发明主题应用的一些实施例的SRAM存储器单元的示意图。
图2是根据本发明主题应用的一些实施例的跟踪控制电路的示意图。
图3是根据本发明主题应用的一些实施例的能够在两种不同电压下工作的SRAM存储器单元的示意图。
图4是根据本发明主题应用的一些实施例的能够在两种不同电压下工作的SRAM存储器单元的示意图。
图5是根据本发明主题应用的一些实施例的能够在两种不同电压下工作的SRAM存储器单元的示意图。
图6A是根据本发明主题应用的一些实施例的配置SRAM存储器单元以在两种不同电压下工作的流程图。
图6B是根据本发明主题应用的一些实施例的配置SRAM存储器单元以在两种不同电压下工作的流程图。
图7是示出根据本发明主题应用的一些实施例的SRAM存储器单元的读裕度与工作电压的曲线图。
具体实施方式
以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的具体实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。而且，本发明可以在各个实例中重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。应当理解，当将元件称为“连接至”或“耦接至”另一元件时，它可以直接连接或耦接至其他元件，或者可以存在中间元件。
存储器单元使用跟踪电路来跟踪并控制读操作和写操作的方面。跟踪电路包括多个跟踪单元，其中，多个跟踪单元布置为列。每一个跟踪单元都具有其时序特性以在读操作和写操作期间仿真SRAM阵列。特别地，跟踪电路用于模拟存储器单元的数据写操作和数据读操作，以生成时序控制信号，并且可以实现SRAM数据写路径(route)和数据读路径的准确的时序控制。
如先前所讨论的，设计SRAM存储器单元以在特定电压范围内工作。只有在特定电压范围下，SRAM存储器单元才可以以期望的速度和准确性工作。例如，如果SRAM存储器单元在400毫伏下工作，那么被设计在2伏下工作的SRAM存储器单元的性能将会劣化。附加地，当SRAM存储器单元需要在除了所设计的电压之外的电压下工作时，SRAM存储器单元的跟踪电路也需要进行调整以保证正确的读操作和写操作。
如果SRAM存储器单元可以在一种以上特定电压下工作，那么将增加SRAM存储器单元的使用灵活性。一些现有的架构可以使用一条以上的跟踪位线以实现该目标。然而，由于跟踪位线伴随有布置为列的多个跟踪单元，所以附加的跟踪位线的结构必然需要用于SRAM存储器单元的跟踪单元的附加面积。尤其是在半导体制造的缩小尺寸趋势下，对于存储器结构的任何设计者来说，显著的面积影响是不受欢迎的。
图1是根据本发明的主题应用的一些实施例的SRAM存储器单元100的示意图。如图1所示，SRAM存储器单元100包括位单元阵列102和跟踪控制电路118。
位单元阵列102包括多个位单元。数据可以写入这些位单元或从这些位单元读取读取。例如，在读操作过程中，如果存储在位单元阵列102的顶部左侧位单元中的数据被需要读出，那么首先对与位单元相关联的位线112和位线条(bit line bar，又称反相位线)114进行预充电。一旦字线116导通，就通过位线112和位线条114中的一个来读取存储在位单元中的数据。另一方面，例如，在写操作过程中，如果需要将新数据存储在位单元阵列102的顶部左侧位单元中，那么首先，将相关联的位线112和位线条114中的一个驱动至逻辑高并且将另一个驱动至逻辑低。一旦字线116导通，就通过相关联的位线112和位线条114来写入新数据。
跟踪控制电路118包括跟踪单元阵列104和计时器(timer)106。跟踪单元阵列104包括多个跟踪单元，例如，跟踪单元1至跟踪单元N，N为自然数。多个跟踪单元通过跟踪位线110连接至计时器106。
跟踪单元阵列104的每一个跟踪单元都可以具有与位单元阵列102的位单元相同的结构，并且因此可以具有在写操作或读操作期间仿真位单元阵列102的时序特性的时序特性。基于多个跟踪单元的时序特性，计时器106可以生成用于跟踪控制电路118的信号(未示出)以控制位单元阵列102的写操作和读操作。
跟踪单元阵列104和跟踪控制电路118被设计为保证位单元阵列102的正确的读操作或写操作。在图1中示出的实施例中，跟踪控制电路118具有两条可配置的跟踪字线108_1和108_2。跟踪字线108_1连接至跟踪单元1至跟踪单元3，并且跟踪字线108_2连接至跟踪单元4和跟踪单元5。跟踪控制电路118能够选择跟踪字线108_1和108_2中的一条以用于控制不同条件下的读操作或写操作。
对于跟踪控制电路，通过完成位单元阵列的读操作或写操作所需要的时间来确定跟踪字线连接的跟踪单元的数量。例如，如果写操作控制位单元阵列的周期时间(即，完成写操作所需要的时间比完成读操作所需要的时间长)，那么将跟踪单元阵列内的跟踪单元的数量设计为保证位单元阵列的正确写操作。通常，位单元阵列的周期时间越长，需要保持最优速度的跟踪单元阵列内的跟踪单元的数量越多，反之亦然。
在一些现有的方法中，SRAM存储器单元被设计为在特定电压下工作。在这种情况下，跟踪单元阵列内的跟踪字线连接的跟踪单元的数量为固定数值。例如，对于这种SRAM存储器单元，跟踪字线仅连接跟踪单元1至跟踪单元3，而任何跟踪字线都不连接其他跟踪单元。
当迫使SRAM存储器单元在与特定电压不同的电压下工作时，SRAM存储器单元内的跟踪单元阵列和计时器不能生成用于控制位单元阵列的写操作和读操作的正确信号。例如，如果在现有的方法中，SRAM存储器单元被设计为在2伏下工作，那么当迫使SRAM存储器单元在4伏下工作时，跟踪单元的数量需要增加以保持最优速度，这是因为对于4伏信号从逻辑高下降至逻辑低或从逻辑低上升至逻辑高所需要的时间增加会增加。相反地，如果SRAM存储器单元被设计为在2伏下工作，当迫使SRAM存储器单元在400毫伏下工作时，那么需要减少跟踪单元的数量。
图2是根据本发明主题应用的一些实施例的跟踪控制电路218的示意图。参考图2，跟踪控制电路218包括跟踪单元阵列204和计时器206。此外，跟踪控制电路218具有多条可配置的跟踪字线208_1至208_n。如图2所示，跟踪单元阵列204包括多个跟踪单元。跟踪位线210将所有的跟踪单元连接至计时器206。跟踪字线208_1至208_n中的每一条都可以配置为连接不同数量的跟踪单元。例如，在图2中示出的实例中，跟踪字线208_1连接至三个跟踪单元，跟踪字线208_2连接至两个跟踪单元，跟踪字线208_n仅连接至一个跟踪单元。
在实施例中，跟踪控制电路218可以确定用于分别控制读操作和写操作的跟踪单元的数量。例如，如果SRAM存储器单元设计为仅在一种特定电压下工作，那么跟踪控制电路218可以选择用于控制SRAM存储器单元的读操作的跟踪字线208_1，并且选择用于控制SRAM存储器单元的写操作的跟踪字线208_2。用于仿真读操作和写操作的时序特性的不同数量跟踪单元的使用可以保证SRAM存储器单元的读操作和写操作如期望的那样进行。
另外，由于在SRAM存储器单元中，写操作通常比读操作花费更多的时间，所以通常由写操作控制SRAM存储器单元的周期时间。在写操作时比读操作时使用更多的跟踪单元可以消除由写操作的位线预充电时间所导致的周期时间影响。
在实施例中，不同数量的跟踪单元的使用可以使SRAM存储器单元在一种以上特定电压下工作。例如，假设SRAM存储器单元被设计为在2伏和400毫伏下工作。在SRAM存储器单元在2伏下工作的情况下，跟踪控制电路218可以选择用于控制读操作或写操作的跟踪字线208_1。另一方面，在SRAM存储器单元在400毫伏下工作的情况下，跟踪控制电路218可以选择用于控制读操作或写操作的跟踪字线208_n。
另外，应该理解，为了满足不同的应用，跟踪控制电路218可以同时选择一条以上跟踪字线。例如，如果SRAM存储器单元的时序特性相对较低，那么跟踪控制电路218可以选择用于控制SRAM存储器单元的读操作或写操作的跟踪字线208_1和208_2。结果，跟踪控制电路218使SRAM存储器单元在不同的电源域下工作并且在SRAM存储器单元的访问操作期间提供更大的灵活性。
图3是根据本发明主题应用的一些实施例的能够在两种不同电压下工作的SRAM存储器单元300的示意图。参考图3，SRAM存储器单元300包括两个跟踪控制电路302和304。SRAM存储器单元300还包括字线驱动器306、位单元阵列308和310、局部控制器312、局部I/O314和316、主控制器318和主I/O 320和322。字线驱动器306配置为驱动用于在读操作或写操作期间将被访问的位单元阵列308和310内的对应位单元的字线。局部控制器312配置为控制局部I/O 314和316以在SRAM存储器单元300内传输数据。主控制器318配置为控制主I/O 320和322以在SRAM存储器单元300与SRAM存储器单元300外部的其他电路之间传输数据。
主控制器318中的双电压(DVLT)选择逻辑324使用户能够选择用于SRAM存储器单元300的跟踪控制电路302和304中的一个工作。例如，可以设计DVLT选择逻辑324，使得在逻辑高信号反馈至DVLT选择逻辑324时，通过逻辑328和参考位线334选择跟踪控制电路304。另一方面，例如，当逻辑低信号反馈至DVLT选择逻辑324时，通过逻辑326和参考位线332选择跟踪控制电路302。DVLT选择逻辑324可以是传输门或逻辑门/NMOS/PMOS/反相器器件的组合。
用于SRAM存储器单元300的跟踪控制电路302和304被设计为在两种不同电压下工作。例如，跟踪控制电路302可以设计为在2伏下工作，而跟踪控制电路304可以设计为在400毫伏下工作。在该实例中，例如，跟踪控制电路304可以配置为选择三个跟踪单元，同时例如，跟踪控制电路302可以配置为选择八个跟踪单元。如先前所述，这是因为对于更高的电压，从逻辑高电平下降至逻辑低电平或从逻辑低电平上升至逻辑高电平将花费更长的时间，因此需要更多的跟踪单元以保持最优速度。
图4是根据本发明主题应用的一些实施例的能够在两种不同电压下工作的SRAM存储器单元400的示意图。参考图4，SRAM存储器单元400包括单个跟踪控制电路404和两条参考字线(RWL)438和440。SRAM存储器单元400还包括字线驱动器406、位单元阵列408和410、局部控制器412、局部I/O 414和416、主控制器418和主I/O 420和422。字线驱动器406驱动用于在读操作或写操作期间将被访问的位单元阵列408和410内的对应位单元的字线。局部控制器412控制局部I/O 414和416以在SRAM存储器单元400内传输数据。主控制器418控制主I/O 420和422以在SRAM存储器单元400与SRAM存储器单元400外部的其他电路之间传输数据。
主控制器418中的参考字线逻辑430使用户选择用于SRAM存储器单元400的RWL438和RWL 440中的一条或两条工作。RWL逻辑430包括两个输入、多条参考字线(MRWL)432和MRWL 434。根据下面的表1选择RWL 438和RWL 440。应该理解，表1是示出MRWL 432和434与RWL 438和440的值之间的关系的实例。在SRAM存储器单元400的读操作或写操作的过程中，RWL 438和/或440的选择配置跟踪单元的数量。一旦确定RWL的数量(即，选择RWL 438或RWL440中的一条，或选择RWL 438和440这两条)，跟踪控制电路404就通过参考位线436连接至逻辑428，并且生成用于控制SRAM存储器单元400的写操作和读操作的信号。
表1
MRWL 432 MRWL 434 RWL 438 RWL 440
0 1 选择 未选择
1 0 未选择 选择
1 1 选择 选择
图5是根据本发明主题应用的一些实施例的能够在两种不同电压下工作的SRAM存储器单元500的示意图。参考图5，SRAM存储器单元500包括两个跟踪控制电路502和504。跟踪控制电路502和504的每一个都包括两条参考字线(RWL)538和540。SRAM存储器单元500还包括字线驱动器506、位单元阵列508和510、局部控制器512、局部I/O 514和516、主控制器518和主I/O 520和522。字线驱动器506驱动用于在读操作或写操作期间将被访问的位单元阵列508和510内的对应位单元的字线。局部控制器512控制局部I/O 514和516以在SRAM存储器单元500内传输数据。主控制器518控制主I/O 520和522以在SRAM存储器单元500与SRAM存储器单元500外部的其他电路之间传输数据。
主控制器518中的双电压(DVLT)选择逻辑524使用户选择用于SRAM存储器单元500的跟踪控制电路502和504中的一个工作。例如，可以设计DVLT选择逻辑524，使得在逻辑高信号反馈至DVLT选择逻辑524时，通过逻辑528和参考位线536选择跟踪控制电路504。另一方面，例如，当逻辑低信号反馈至DVLT选择逻辑524时，通过逻辑526和参考位线542选择跟踪控制电路502。DVLT选择逻辑524可以是传输门或逻辑门/NMOS/PMOS/反相器器件的组合。
主控制器518中的参考字线逻辑530使用户选择RWL 538和RWL 540中的一条或两条以与所选择的跟踪控制电路一起工作。在SRAM存储器单元500的读操作或写操作的过程中，RWL 538和/或540的选择配置跟踪单元的数量。根据下面的表2选择RWL 538和RWL 540。应该理解，表2是示出MRWL 532和534与RWL 538和540的值之间的关系的实例。
表2
MRWL 532 MRWL 534 RWL 538 RWL 540
0 1 选择 未选择
1 0 未选择 选择
1 1 选择 选择
设计跟踪控制电路502和504，从而使得SRAM存储器单元500能够在两种不同电压下工作。例如，跟踪控制电路502可以被设计为在2伏下工作，并且跟踪控制电路504可以被设计为在400毫伏下工作。在该实例中，跟踪控制电路504可以配置为选择例如三个跟踪单元，而跟踪控制电路502可以配置为选择例如八个跟踪单元。
可配置的RWL 538和540甚至可以提供SRAM存储器单元500的灵活性。例如，如果选择设计为在2伏下工作的跟踪控制电路502，那么RWL 538和540可以配置分别用于2伏读操作和写操作的不同数量的跟踪单元。另一方面，例如，如果选择设计为在400毫伏下工作的跟踪控制电路504，那么RWL 538和540可以配置分别用于400毫伏读操作和写操作的不同数量的跟踪单元。因此，SRAM存储器单元500能够在两种不同电压下工作，并且保证在该两种不同电压下的读操作和写操作的正确操作。
图6A是根据本发明主题应用的一些实施例的将SRAM存储器单元配置为在两种不同电压下工作的流程图。在操作602中，确定SRAM存储器单元的用于不同工作电压的电特性。例如，电特性可以包括用于在两种不同工作电压下的工作的SRAM存储器单元的操作速度和噪声裕度。
在操作604中，在SRAM存储器单元中提供第一跟踪电路和第二跟踪电路。
在操作606中，配置用于第一工作电压的第一跟踪电路的跟踪单元的数量，并且配置用于第二工作电压的第二跟踪电路的跟踪单元的数量。第一跟踪电路和第二跟踪电路内的跟踪单元的数量取决于诸如操作602中的所确定的操作速度和噪声裕度的电特性，以用于第一和第二工作电压。
在操作608中，第一选择逻辑被提供用于选择第一跟踪电路和第二跟踪电路中的一个以用于SRAM存储器单元。
图6B是根据本发明主题应用的一些实施例的将SRAM存储器单元配置为在两种不同电压下工作的流程图。在操作612中，确定诸如SRAM存储器单元的用于两个不同的工作电压的操作速度和噪声裕度的电特性。
在操作614中，在SRAM存储器单元中提供第一跟踪电路和第二跟踪电路。
在操作616中，第一跟踪电路配置为用于第一工作电压，并且第二跟踪电路配置为用于第二工作电压。
在操作618中，提供第一选择逻辑以用于选择第一跟踪电路和第二跟踪电路中的一个以用于SRAM存储器单元。
在操作620中，提供第二选择逻辑以用于配置所选择的跟踪电路的跟踪单元的数量。第一跟踪电路和第二跟踪电路内的跟踪单元的数量取决于诸如在操作612中所确定的操作速度和噪声裕度的电特性。另外，不同数量的跟踪单元可以配置为以用于独立地控制SRAM存储器单元的读操作和写操作。
在SRAM存储器单元中，噪声裕度是信号超出适当的逻辑低或逻辑高的阈值的量。例如，数字电路可以设计为在0伏与1.2伏之间变化。在这种情况下，低于0.2伏的信号被认为是逻辑低，并且高于1.0伏的信号被认为是逻辑高。然后，对于逻辑低的噪声裕度是信号低于0.2伏的量，并且对于逻辑高的噪声裕度是信号超出1.0伏的量。简而言之，噪声裕度是SRAM存储器单元可以承受的噪声的量。
图7是示出了SRAM存储器单元的读裕度与工作电压的曲线图。参考图7，读裕度是指SRAM存储器单元的读操作的噪声裕度。x轴表示SRAM存储器单元的以伏为单位的工作电压(VDD)。y轴表示SRAM存储器单元的以毫伏为单位的读裕度。线702示出了现有的SRAM存储器单元在没有跟踪控制电路的情况下的读裕度特性，并且线704示出了根据本发明主题应用的一些实施例的SRAM存储器单元的读裕度特性。
如果将工作电压划分为两类：低于0.6伏的工作电压和高于0.6伏的工作电压，那么可以更好地理解图7。对于低于0.6伏的工作电压，为了提高读操作的准确性，期望增加读裕度。使用图1至图5示出的实施例，SRAM存储器单元的跟踪控制电路可以配置为减少跟踪单元的数量。与线702表示的现有方法相比，增加了线704在工作电压0.4伏和0.5伏处的读裕度。
对于高于0.6伏的工作电压，与访问速度相比，读裕度不是SRAM存储器单元所考虑的重点。在这种情况下，使用图1至图5示出的实施例，SRAM存储器单元的跟踪控制电路可以配置为增加跟踪单元的数量。因此，可以提高读操作的速度。图7仅示出了在现有的SRAM存储器单元与根据本发明主题应用的SRAM存储器单元之间相比的读裕度。然而，应该理解，根据先前所描述的类似的方式，还可以改善SRAM存储器单元的写裕度。
本发明的实施例提供了用于使存储器器件在至少一种工作电压下工作的方法。本发明的实施例还提供了用于在至少一种工作电压下工作的存储器器件。提供的方法和存储器器件增强了SRAM存储器单元的使用的灵活性，而对存储器结构不会产生显著的面积影响。提供的方法和存储器器件还增加了SRAM存储器单元的相应的读操作和写操作的准确性。提供的方法和存储器器件还扩展了SRAM存储器单元可工作的工作电压范围。
本发明的实施例提供了用于使存储器器件在至少一种工作电压下工作的方法。方法包括：确定存储器器件在至少一种工作电压下的电特性；以及在存储器器件中提供至少一个跟踪控制电路。至少一个跟踪控制电路包括多个跟踪单元，跟踪单元的时序特性仿真在存储器器件的写操作或读操作期间的位单元的时序特性。方法还包括：配置至少一个跟踪控制电路的跟踪单元的数量；以及提供第一选择电路以用于选择至少一个跟踪控制电路中的一个。
优选地，根据所述存储器器件的至少一种工作电压和所述存储器器件的电特性来配置所述至少一个跟踪控制电路的跟踪单元的数量。
优选地，针对不同工作电压，所述至少一个跟踪控制电路的跟踪单元的数量配置为不同。
优选地，配置所述至少一个跟踪控制电路的跟踪单元的数量包括：提供用于配置所述跟踪控制电路的跟踪单元的数量的至少两条参考字线；以及提供用于激活所述至少两条参考字线中的一条或多条的第二选择电路。
优选地，所述至少一个跟踪控制电路内的跟踪单元的数量取决于激活的至少两条参考字线的数量。
优选地，配置所述至少一个跟踪控制电路内的跟踪单元的第一数量以用于控制所述存储器器件的写操作；以及配置所述至少一个跟踪控制电路内的跟踪单元的第二数量以用于控制所述存储器器件的读操作。
优选地，所述第一数量和所述第二数量彼此不同。
本发明的实施例还提供了用于在至少一种工作电压下工作的存储器器件。存储器器件包括：用于控制存储器器件的读操作或写操作的跟踪控制电路。跟踪控制电路包括多个跟踪单元，其中，跟踪单元的时序特性仿真在存储器器件的写操作或读操作期间的位单元的时序特性。存储器器件还包括：用于配置跟踪控制电路的跟踪单元的数量的至少两条参考字线；和配置为激活至少两条参考字线中的一条或多条的选择电路。
优选地，根据所述存储器器件的至少一种工作电压来配置所述跟踪控制电路的跟踪单元的数量。
优选地，所述跟踪控制电路内的跟踪单元的数量取决于激活的至少两条参考字线的数量。
优选地，配置所述跟踪控制电路内的跟踪单元的第一数量以用于控制所述存储器器件的写操作；以及配置所述跟踪控制电路内的跟踪单元的第二数量以用于控制所述存储器器件的读操作。
优选地，所述第一数量和所述第二数量彼此不同。
优选地，所述跟踪控制电路配置为确保用于所述存储器器件的读操作或写操作的充足的时间。
本发明的实施例还提供了用于在至少一种工作电压下工作存储器器件。存储器器件包括：用于控制存储器器件的写操作或读操作的至少一个跟踪控制电路；和用于激活至少一个跟踪控制电路中的一个的第一选择电路。存储器器件的至少一个跟踪控制电路中的每一个都包括多个跟踪单元，并且跟踪单元的时序特性仿真在存储器器件的写操作或读操作期间的位单元的时序特性。
优选地，根据所述存储器器件的至少一种工作电压来配置所述至少一个跟踪控制电路的跟踪单元的数量。
优选地，用于在至少一种工作电压下工作的存储器器件还包括：至少两条参考字线，用于配置所述至少一个跟踪控制电路的跟踪单元的数量；以及第二选择电路，配置为激活所述至少两条参考字线中的一条或多条。
优选地，所述至少一个跟踪控制电路配置为确保用于所述存储器器件的读操作或写操作的充足的时间。
优选地，所述至少一个跟踪控制电路内的跟踪单元的数量取决于激活的至少两条参考字线的数量。
优选地，对于所述至少一个跟踪控制电路的每一个：配置跟踪单元的第一数量以用于控制所述存储器器件的写操作；以及配置跟踪单元的第二数量以用于控制所述存储器器件的读操作。
优选地，所述第一数量和所述第二数量彼此不同。
以上论述了若干实施例的部件，使得本领域的技术人员可以更好地理解本发明的各个方面。本领域技术人员应该理解，他们可以很容易地使用本发明作为基础来设计或更改其他用于达到与本文所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (17)

1.一种用于使存储器器件在至少一种工作电压下工作的方法，所述方法包括：
确定所述存储器器件在所述至少一种工作电压下的电特性；
在所述存储器器件中提供至少一个跟踪控制电路，所述至少一个跟踪控制电路包括多个跟踪单元，所述跟踪单元的时序特性仿真位单元在所述存储器器件的写操作或读操作期间的时序特性；
配置所述至少一个跟踪控制电路的跟踪单元的数量；以及
提供第一选择电路，以用于选择所述至少一个跟踪控制电路中的一个；
其中，配置所述至少一个跟踪控制电路内的跟踪单元的第一数量以用于控制所述存储器器件的写操作；以及
配置所述至少一个跟踪控制电路内的跟踪单元的第二数量以用于控制所述存储器器件的读操作。
2.根据权利要求1所述的用于使存储器器件在至少一种工作电压下工作的方法，其中，根据所述存储器器件的至少一种工作电压和所述存储器器件的电特性来配置所述至少一个跟踪控制电路的跟踪单元的数量。
3.根据权利要求2所述的用于使存储器器件在至少一种工作电压下工作的方法，其中，针对不同工作电压，所述至少一个跟踪控制电路的跟踪单元的数量配置为不同。
4.根据权利要求1所述的用于使存储器器件在至少一种工作电压下工作的方法，其中，配置所述至少一个跟踪控制电路的跟踪单元的数量包括：
提供用于配置所述跟踪控制电路的跟踪单元的数量的至少两条参考字线；以及
提供用于激活所述至少两条参考字线中的一条或多条的第二选择电路。
5.根据权利要求4所述的用于使存储器器件在至少一种工作电压下工作的方法，其中，所述至少一个跟踪控制电路内的跟踪单元的数量取决于激活的至少两条参考字线的数量。
6.根据权利要求1所述的用于使存储器器件在至少一种工作电压下工作的方法，其中，所述第一数量和所述第二数量彼此不同。
7.一种用于在至少一种工作电压下工作的存储器器件，包括
跟踪控制电路，用于控制所述存储器器件的写操作或读操作，所述跟踪控制电路包括多个跟踪单元，其中，所述跟踪单元的时序特性仿真位单元在所述存储器器件的写操作或读操作期间的时序特性；
至少两条参考字线，用于配置所述跟踪控制电路的跟踪单元的数量；以及
选择电路，配置为激活所述至少两条参考字线中的一条或多条；
其中，配置所述跟踪控制电路内的跟踪单元的第一数量以用于控制所述存储器器件的写操作；以及
配置所述跟踪控制电路内的跟踪单元的第二数量以用于控制所述存储器器件的读操作。
8.根据权利要求7所述的用于在至少一种工作电压下工作的存储器器件，其中，根据所述存储器器件的至少一种工作电压来配置所述跟踪控制电路的跟踪单元的数量。
9.根据权利要求7所述的用于在至少一种工作电压下工作的存储器器件，其中，
所述跟踪控制电路内的跟踪单元的数量取决于激活的至少两条参考字线的数量。
10.根据权利要求7所述的用于在至少一种工作电压下工作的存储器器件，其中，所述第一数量和所述第二数量彼此不同。
11.根据权利要求7所述的用于在至少一种工作电压下工作的存储器器件，其中，所述跟踪控制电路配置为确保用于所述存储器器件的读操作或写操作的充足的时间。
12.一种用于在至少一种工作电压下工作的存储器器件，包括：
至少一个跟踪控制电路，用于控制所述存储器器件的写操作或读操作，其中，所述至少一个跟踪控制电路的每一个都包括多个跟踪单元，其中，所述跟踪单元的时序特性仿真位单元在所述存储器器件的写操作或读操作期间的时序特性；以及
第一选择电路，用于激活所述至少一个跟踪控制电路中的一个；
其中，对于所述至少一个跟踪控制电路的每一个：
配置跟踪单元的第一数量以用于控制所述存储器器件的写操作；以及
配置跟踪单元的第二数量以用于控制所述存储器器件的读操作。
13.根据权利要求12所述的用于在至少一种工作电压下工作的存储器器件，其中，根据所述存储器器件的至少一种工作电压来配置所述至少一个跟踪控制电路的跟踪单元的数量。
14.根据权利要求12所述的用于在至少一种工作电压下工作的存储器器件，还包括：
至少两条参考字线，用于配置所述至少一个跟踪控制电路的跟踪单元的数量；以及
第二选择电路，配置为激活所述至少两条参考字线中的一条或多条。
15.根据权利要求12所述的用于在至少一种工作电压下工作的存储器器件，其中，所述至少一个跟踪控制电路配置为确保用于所述存储器器件的读操作或写操作的充足的时间。
16.根据权利要求14所述的用于在至少一种工作电压下工作的存储器器件，其中，所述至少一个跟踪控制电路内的跟踪单元的数量取决于激活的至少两条参考字线的数量。
17.根据权利要求12所述的用于在至少一种工作电压下工作的存储器器件，其中，所述第一数量和所述第二数量彼此不同。
CN201610750177.2A 2015-10-01 2016-08-29 能够在多种低压下工作而不降低性能的sram器件及其方法 Active CN106560895B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/872,493 2015-10-01
US14/872,493 US9583181B1 (en) 2015-10-01 2015-10-01 SRAM device capable of working in multiple low voltages without loss of performance

Publications (2)

Publication Number Publication Date
CN106560895A CN106560895A (zh) 2017-04-12
CN106560895B true CN106560895B (zh) 2019-12-10

Family

ID=58056690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610750177.2A Active CN106560895B (zh) 2015-10-01 2016-08-29 能够在多种低压下工作而不降低性能的sram器件及其方法

Country Status (3)

Country Link
US (2) US9583181B1 (zh)
CN (1) CN106560895B (zh)
TW (1) TWI718180B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583181B1 (en) * 2015-10-01 2017-02-28 Taiwan Semiconductor Manufacturing Company Ltd. SRAM device capable of working in multiple low voltages without loss of performance
US10147482B2 (en) * 2017-03-17 2018-12-04 Arm Limited Skewed corner tracking for memory write operations

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800355A (zh) * 2011-01-31 2012-11-28 台湾积体电路制造股份有限公司 Sram定时单元装置和方法
CN102870160A (zh) * 2010-04-09 2013-01-09 高通股份有限公司 用于跟踪半导体存储器读取电流的可编程跟踪电路
CN103456346A (zh) * 2013-09-03 2013-12-18 苏州宽温电子科技有限公司 一种存储器及其时序追踪方法
CN103730153A (zh) * 2013-12-25 2014-04-16 苏州宽温电子科技有限公司 一种包含写操作时序追踪单元的sram结构

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW543158B (en) * 2001-12-07 2003-07-21 Taiwan Semiconductor Mfg Tracking type memory cell capable of reducing cell current degradation and substrate noise and its deployment method
US7142466B1 (en) * 2005-10-14 2006-11-28 Texas Instruments Incorporated Determining optimal time instances to sense the output of a memory array which can generate data outputs with variable delay
US8687437B2 (en) 2010-11-30 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Write assist circuitry
US8976614B2 (en) * 2011-02-11 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking scheme for memory
US8630132B2 (en) 2011-05-31 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM read and write assist apparatus
US8934308B2 (en) * 2011-10-14 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking bit cell
US8693235B2 (en) 2011-12-06 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for finFET SRAM arrays in integrated circuits
US8605523B2 (en) 2012-02-17 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking capacitive loads
US9576621B2 (en) * 2012-07-09 2017-02-21 Texas Instruments Incorporated Read-current and word line delay path tracking for sense amplifier enable timing
US8964492B2 (en) 2012-07-27 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking mechanism for writing to a memory cell
US8760948B2 (en) * 2012-09-26 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple bitcells tracking scheme semiconductor memory array
US8982643B2 (en) 2012-12-20 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Shared tracking circuit
US9324413B2 (en) 2013-02-15 2016-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Write assist circuit, memory device and method
US8929160B2 (en) 2013-02-28 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking circuit
US9117510B2 (en) 2013-03-14 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit for memory write data operation
US9129707B2 (en) 2013-10-02 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Dual port SRAM with dummy read recovery
US8958237B1 (en) * 2013-11-13 2015-02-17 Taiwan Semiconductor Manufacturing Company Limited Static random access memory timing tracking circuit
US20150213881A1 (en) * 2014-01-29 2015-07-30 Lsi Corporation Integrated read/write tracking in sram
US9389786B2 (en) * 2014-03-31 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device with tracking mechanism
US10431295B2 (en) 2014-05-30 2019-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Static random access memory and method of controlling the same
US9281056B2 (en) 2014-06-18 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Static random access memory and method of using the same
US9218872B1 (en) 2014-06-20 2015-12-22 Taiwan Semiconductor Manufactruing Company, Ltd. Memory chip and layout design for manufacturing same
US9564211B2 (en) 2014-06-27 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Memory chip and layout design for manufacturing same
US9455025B2 (en) 2014-06-27 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Static random access memory and method of controlling the same
US9640246B2 (en) * 2014-09-22 2017-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Memory tracking scheme
US9583181B1 (en) * 2015-10-01 2017-02-28 Taiwan Semiconductor Manufacturing Company Ltd. SRAM device capable of working in multiple low voltages without loss of performance

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102870160A (zh) * 2010-04-09 2013-01-09 高通股份有限公司 用于跟踪半导体存储器读取电流的可编程跟踪电路
CN102800355A (zh) * 2011-01-31 2012-11-28 台湾积体电路制造股份有限公司 Sram定时单元装置和方法
CN103456346A (zh) * 2013-09-03 2013-12-18 苏州宽温电子科技有限公司 一种存储器及其时序追踪方法
CN103730153A (zh) * 2013-12-25 2014-04-16 苏州宽温电子科技有限公司 一种包含写操作时序追踪单元的sram结构

Also Published As

Publication number Publication date
TWI718180B (zh) 2021-02-11
CN106560895A (zh) 2017-04-12
TW201727640A (zh) 2017-08-01
US9583181B1 (en) 2017-02-28
US20170148508A1 (en) 2017-05-25
US9865335B2 (en) 2018-01-09

Similar Documents

Publication Publication Date Title
US9842642B2 (en) Two phase write scheme to improve low voltage write ability in dedicated read and write port SRAM memories
US7403426B2 (en) Memory with dynamically adjustable supply
US7313050B2 (en) Word-line driver for memory devices
US10157665B2 (en) Word-line enable pulse generator, SRAM and method for adjusting word-line enable time of SRAM
CN100593824C (zh) 静态随机存取存储器储存单元阵列和集成电路结构
CN109427390B (zh) 存储器件及其操作方法
US9305635B2 (en) High density memory structure
US20100002495A1 (en) Column Selectable Self-Biasing Virtual Voltages for SRAM Write Assist
KR102212814B1 (ko) 가변 지연 워드 라인 인에이블
US8929130B1 (en) Two-port SRAM cell structure
US9779791B2 (en) Apparatuses and methods involving accessing distributed sub-blocks of memory cells
US8982657B2 (en) Semiconductor device having line self-boosting scheme
US20230118295A1 (en) Memory device
CN106560895B (zh) 能够在多种低压下工作而不降低性能的sram器件及其方法
US9275724B2 (en) Method of writing to and reading data from a three-dimensional two port register file
US11250907B2 (en) Variable delay word line enable
US9990985B1 (en) Memory device with determined time window
US11282569B2 (en) Apparatus with latch balancing mechanism and methods for operating the same
CN107481754A (zh) 一种多路选择电路、静态随机存取存储器以及电子装置
US9779801B2 (en) Method and control circuit for memory macro
US9536598B2 (en) Memory arrangement
CN113129963B (zh) 存储器器件及其操作方法
CN112687309A (zh) 存储器器件及其复位方法
JP2013143164A (ja) 半導体装置
JP2020004472A (ja) 半導体記憶装置およびデータ書き込み方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant