CN106506005B - 消除流水线模数转换器传输曲线断点的后台校准电路及方法 - Google Patents
消除流水线模数转换器传输曲线断点的后台校准电路及方法 Download PDFInfo
- Publication number
- CN106506005B CN106506005B CN201610943059.3A CN201610943059A CN106506005B CN 106506005 B CN106506005 B CN 106506005B CN 201610943059 A CN201610943059 A CN 201610943059A CN 106506005 B CN106506005 B CN 106506005B
- Authority
- CN
- China
- Prior art keywords
- calibration
- digital converter
- res
- analog
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种本发明公开了一种消除流水线模数转换器传输曲线断点的后台校准电路及方法,该校准方法适用于流水线型模数转换器,主要校准多比特第一级或前几级电路中的电容失配和运放有限增益造成的模数转换器传输曲线断点。电路主要包括多级流水线模数转换器主电路,延时对准、错位相加模块,校准参数计算模块,N bit计数器,输出校准模块。通过该方法的校准,可以在数字域消除因电容失配和运放有限增益误差导致的传输曲线断点误差,校准方法简单易行,不改变主电路结构,显著降低流水线模数转换器的转换误差,提高其线性度和信噪比。
Description
技术领域
本发明涉及消除流水线模数转换器传输曲线断点的后台校准电路及方法,特别适用于由电路中电容失配和运放有限增益导致的转换误差。
背景技术
模数转换器是将模拟信号转换为数字信号的电路模块,在传感器***、自动控制***和现代通讯***中都是必不可少的模块。流水线型模数转换器在速度与精度两方面取得了较好的折衷,因此,成为了高速高精度的要求严格的应用场合的不二选择。在高速高精度的流水线模数转换器电路中,存在大量的非理想特性,比如电容失配、运放有限增益误差、运放非线性等,使模数转换器的性能发生退化。图3为常用的1.5bit第一级流水线模数转换器(带有非理想因素导致的误差)输入信号和输出余量信号的传递曲线,可以看到,非理想误差导致了各段曲线斜率的偏差;图4为模数转换器整体传递曲线,可以看到,在判决电平-Vref/4和Vref/4处,由于误差的存在,导致了模数转换器整体传递函数出现了断点,导致较大的误差和非线性。这种性能的降低在当下越来越微型化的工艺发展趋势下越来越严重。
为了抑制非理想因素的影响,高性能的流水线模数转换器需要进行校准。校准分为模拟校准和数字校准。模拟校准是在模数转换器的电路中额外增加校准电路,对误差进行校准,因此模拟校准需要增加额外的芯片面积和功耗。而微型化的集成电路工艺发展趋势使得数字电路可以获得更快的速度和更小的功耗,相对于模拟电路更具有优势,所以数字校准的方法比模拟校准更受欢迎。数字校准有前台校准和后台校准,前台校准是在模数转换器开始转换之前进行校准过程,提取电路误差参数,然后在接下来的转换过程中将误差减去,校准只在***上电时进行一次;后台校准则是在模数转化器工作过程中进行误差提取和校准运算,校准伴随转换过程在***工作过程中始终进行。由于电路的参数,除电容失配外,在工作过程中都会发生漂移,因此前台校准的方案有一定的局限性。而后台校准在电路工作过程中始终进行,避免了这个问题。但后台校准往往需要引入伪随机数的,校准电路较为复杂,且需要较长的收敛时间。
发明内容
发明目的:为了克服现有技术中存在的不足,本发明提供一种用于消除流水线模数转换器传输曲线断点的后台校准电路及方法,减小了电容失配、运放有限增益误差对流水线型模数转换器的第一级电路乃至整体模数转换器的性能影响,校准电路不需要引入伪随机数等模块,解决了现有技术的不足。
技术方案:为实现上述目的,本发明采用的技术方案为:用于流水线型模数转换器传输曲线断点消除的后台校准电路,其特征在于,包括多级流水线模数转换器主电路、延时对准、错位相加模块,校准参数计算模块、N bit计数器和输出校准模块;
所述多级流水线模数转换器主电路为待校准的模数转换器电路,产生各级转换数字量;其中本级ADC为待校准的一级,为1.5bit结构;前级ADC和后级ADC分别为待校准级的前和后级;上述各级都带有1位冗余位用于误差校正;
所述延时对准、错位相加模块实现将多级流水线模数转换器主电路中各级带有冗余位输出结果整理计算得到未校准的输出数字量Dout,coarse;
所述校准参数计算模块根据输出数字量Dn和Dres提取参数g1l、g1r、g2l、g2r,并通过算法计算得到校准参数g1、g2;
所述N bit计数器按照采样时钟频率从零到2N-1进行循环计数,并在计满后输出校准控制信号rst控制校准计算;
所述输出校准模块利用校准参数g1、g2计算得到校准后的输出数字量Dout,fine;
模拟信号输入所述多级流水线模数转换器主电路,通过前级ADC、本级ADC和后级ADC分别输出带有一位冗余的输出信号,上述输出信号作为延时对准、错位相加模块的输入信号;其中本级ADC的输出信号和后级ADC的输出信号同时作为校准参数计算模块的输入信号;N bit计数器的输出信号为校准控制信号rst,作为校准参数计算模块的输入信号;延时对准、错位相加模块的输出信号、本级ADC的输出信号和校准参数计算模块的输出信号作为输出校准模块的输入信号,经输出校准模块校准后获得整体输出信号。
进一步的,一种用于流水线型模数转换器传输曲线断点消除的后台校准电路的校准方法,其特征在于,该方法包括以下步骤:
1)将校准参数g1、g2置为零;
2)将变量g1l、g2l置为最小值MIN,即为零,将变量g1r、g2r置为最大值MAX,即数字为全为‘1’;
3)获取模数转换器主电路的各级的转换结果前级ADC输出Dn-1,本级ADC输出Dn,后级ADC输出Dres;
4)若Dn=‘00’,当Dres>g1l时,将g1l置为Dres,否则直接转至步骤5);
若Dn=‘10’,当Dres<g2r时,将g2r置为Dres,否则直接转至步骤5);
若Dn=‘01’,当Dres>g2l时,将g2l置为Dres;当Dres<g1r时,将g1r置为Dres,两种情况都不符合则直接转至步骤5);
5)若Dn=‘00’,按照Dout,fine=Dres+2m-1Dn+2mDn-1+g1计算校准后输出结果;
若Dn=‘10’,按照Dout,fine=Dres+2m-1Dn+2mDn-1-g2计算校准后输出结果;
若Dn=‘01’,按照公式Dout,fine=Dres+2m-1Dn+2mDn-1计算校准后输出结果;其中m为后级ADC转换位数,即Dres的位数;
其中m为后级ADC转换位数,即Dres的位数;
6)若检测到计数器计满,则按照以下公式计算校准参数:
计算更新校准参数g1、g2,然后转到步骤2);若没有计满,则转到步骤3)。
有益效果:本发明提供的流水线模数转换器后台校准算法能够在后台校准由电容失配、运放有限增益带来的传输曲线断点误差,显著提高了模数转换器的性能,提高其线性度和信噪比。同时,该校准方法不改变流水线模数转换器的原有电路结构,不增加任何模拟电路开销,只在原有电路外增加了校准参数计算模块、N bit计数器、输出校准模块三个数字电路模块,校准电路结构简单,硬件开销小,校准计算简单快速。
附图说明
图1为本发明的整体电路图;
图2为本发明的方法流程图;
图3为带有电容失配、运放有限增益误差的1.5比特流水线型模数转换器本级ADC输出的余量电压Vres(纵坐标)随输入电压Vin(横坐标)变化曲线,实线为理想情况下的曲线,虚线为实际有误差情况下的曲线;
图4为转换器整体传输曲线,横坐标为输入电压,纵坐标为输出数字量。
具体实施方式
下面结合附图对本发明作更进一步的说明。
一种用于流水线型模数转换器传输曲线断点消除的后台校准电路,在应用时主要用来校准第一级或前几级电路的转换误差,为简化分析,此处只校准第一级误差。如图1所示,包括多级流水线模数转换器主电路,延时对准、错位相加模块,校准参数计算模块,Nbit计数器,输出校准模块;其中:
所述多级流水线模数转换器主电路为待校准的模数转换器电路,产生各级转换数字量,其转换结果带有转换误差,其中本级ADC为待校准的一级,为1.5bit结构,其传输函数如图3,前级ADC和后级ADC为待校准级的前、后级,各级都带有1位冗余位用于误差校正;
所述延时对准、错位相加模块实现将各级带有冗余位输出结果整理计算得到未校准的输出数字量Dout,coarse;
所述校准参数计算模块根据输出数字量Dn和Dres提取参数g1l、g1r、g2l、g2r,并通过算法计算得到校准参数g1、g2;
所述N bit计数器按照采样时钟频率从零到2N-1进行循环计数,并在计满后输出控制信号rst控制校准计算;
所述输出校准模块利用校准参数g1、g2计算得到校准后的输出数字量Dout,fine。
用于消除流水线模数转换器传输曲线断点的后台校准方法,其特征在于,包括如下具体步骤(如图2):
步骤1,将校准参数g1、g2置为零;
步骤2,将变量g1l、g2l置为最小值MIN,即为零,将变量g1r、g2r置为最大值MAX,即数字为全为‘1’;
步骤3,获取模数转换器主电路的各级的转换结果Dn-1,Dn,Dres;
步骤4,若Dn=‘00’,当Dres>g1l时,将g1l置为Dres,否则直接转到步骤5;若Dn=‘10’,当Dres<g2r时,将g2r置为Dres,否则直接转到步骤5;若Dn=‘01’,当Dres>g2l时,将g2l置为Dres,当Dres<g1r时,将g1r置为Dres,两种情况都不符合则直接转到步骤5;
步骤5,
若Dn=‘00’,按照Dout,fine=Dres+2m-1Dn+2mDn-1+g1计算校准后输出结果;
若Dn=‘10’,按照Dout,fine=Dres+2m-1Dn+2mDn-1-g2计算校准后输出结果;
若Dn=‘01’,按照公式Dout,fine=Dres+2m-1Dn+2mDn-1计算校准后输出结果;其中m为后级ADC转换位数,即Dres的位数;
步骤6,若检测到计数器计满,则按照以下公式计算校准参数:
计算更新校准参数g1、g2,然后转到步骤2;若没有计满,则转到步骤3。
以上所述仅是本发明的优选实施方式,应当指出:对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (2)
1.消除流水线模数转换器传输曲线断点的后台校准电路,其特征在于,包括多级流水线模数转换器主电路、延时对准、错位相加模块,校准参数计算模块、N bit计数器和输出校准模块;
所述多级流水线模数转换器主电路为待校准的模数转换器电路,产生各级转换数字量;其中本级ADC为待校准的一级,为1.5bit结构;前级ADC和后级ADC分别为待校准级的前和后级;上述各级都带有1位冗余位用于误差校正;
所述延时对准、错位相加模块实现将多级流水线模数转换器主电路中各级带有冗余位输出结果整理计算得到未校准的输出数字量Dout,coarse;
所述校准参数计算模块根据输出数字量Dn和Dres提取参数g1l、g1r、g2l、g2r,并通过算法计算得到校准参数g1、g2;
所述N bit计数器按照采样时钟频率从零到2N-1进行循环计数,并在计满后输出校准控制信号rst控制校准计算;
所述输出校准模块利用校准参数g1、g2计算得到校准后的输出数字量Dout,fine;
模拟信号输入所述多级流水线模数转换器主电路,通过前级ADC、本级ADC和后级ADC分别输出带有一位冗余的输出信号,上述输出信号作为延时对准、错位相加模块的输入信号;其中本级ADC的输出信号和后级ADC的输出信号同时作为校准参数计算模块的输入信号;Nbit计数器的输出信号为校准控制信号rst,作为校准参数计算模块的输入信号;延时对准、错位相加模块的输出信号、本级ADC的输出信号和校准参数计算模块的输出信号作为输出校准模块的输入信号,经输出校准模块校准后获得整体输出信号。
2.如权利要求1所述的消除流水线模数转换器传输曲线断点的后台校准电路的校准方法,其特征在于,该方法包括以下步骤:
1)将校准参数g1、g2置为零;
2)将变量g1l、g2l置为最小值MIN,即为零,将变量g1r、g2r置为最大值MAX,即数字为全为‘1’;
3)获取模数转换器主电路的各级的转换结果前级ADC输出Dn-1,本级ADC输出Dn,后级ADC输出Dres;
4)若Dn=‘00’,当Dres>g1l时,将g1l置为Dres,否则直接转至步骤5);
若Dn=‘10’,当Dres<g2r时,将g2r置为Dres,否则直接转至步骤5);
若Dn=‘01’,当Dres>g2l时,将g2l置为Dres;当Dres<g1r时,将g1r置为Dres,两种情况都不符合则直接转至步骤5);
5)若Dn=‘00’,按照Dout,fine=Dres+2m-1Dn+2mDn-1+g1计算校准后输出结果;
若Dn=‘10’,按照Dout,fine=Dres+2m-1Dn+2mDn-1-g2计算校准后输出结果;
若Dn=‘01’,按照公式Dout,fine=Dres+2m-1Dn+2mDn-1计算校准后输出结果;其中m为后级ADC转换位数,即Dres的位数;
6)若检测到计数器计满,则按照以下公式计算校准参数:
计算更新校准参数g1、g2,然后转到步骤2);若没有计满,则转到步骤3)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610943059.3A CN106506005B (zh) | 2016-10-26 | 2016-10-26 | 消除流水线模数转换器传输曲线断点的后台校准电路及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610943059.3A CN106506005B (zh) | 2016-10-26 | 2016-10-26 | 消除流水线模数转换器传输曲线断点的后台校准电路及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106506005A CN106506005A (zh) | 2017-03-15 |
CN106506005B true CN106506005B (zh) | 2019-04-09 |
Family
ID=58321745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610943059.3A Active CN106506005B (zh) | 2016-10-26 | 2016-10-26 | 消除流水线模数转换器传输曲线断点的后台校准电路及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106506005B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113114247B (zh) * | 2021-04-19 | 2022-05-24 | 电子科技大学 | 基于比较时间探测器的流水线adc级间增益校准方法 |
CN115987281A (zh) * | 2022-12-31 | 2023-04-18 | 重庆吉芯科技有限公司 | 高速高精度模数转换器及模数转换器的性能提升方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103460605A (zh) * | 2011-03-31 | 2013-12-18 | 美国亚德诺半导体公司 | 具有误差校正的流水线adc |
CN105959005A (zh) * | 2016-04-20 | 2016-09-21 | 北京交通大学 | 流水线adc的数字后台校准装置 |
CN106027051A (zh) * | 2016-05-12 | 2016-10-12 | 东南大学 | 一种适用于流水线模数转换器的后台校准电路及校准方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7623050B2 (en) * | 2005-12-13 | 2009-11-24 | Broadcom Corporation | Digital calibration loop for an analog to digital converter |
-
2016
- 2016-10-26 CN CN201610943059.3A patent/CN106506005B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103460605A (zh) * | 2011-03-31 | 2013-12-18 | 美国亚德诺半导体公司 | 具有误差校正的流水线adc |
US9148161B2 (en) * | 2011-03-31 | 2015-09-29 | Analog Devices, Inc. | Pipelined ADC having error correction |
CN105959005A (zh) * | 2016-04-20 | 2016-09-21 | 北京交通大学 | 流水线adc的数字后台校准装置 |
CN106027051A (zh) * | 2016-05-12 | 2016-10-12 | 东南大学 | 一种适用于流水线模数转换器的后台校准电路及校准方法 |
Non-Patent Citations (1)
Title |
---|
"高精度流水线A/D转换器***建模和校准技术";黄敏慧;《中国优秀硕士学位论文全文数据库 信息科技辑》;20141015(第10期);38-42 |
Also Published As
Publication number | Publication date |
---|---|
CN106506005A (zh) | 2017-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108471313B (zh) | 一种基于数模混合信号的tiadc***校准方法 | |
CN102075189B (zh) | 一种可进行后台数字校准的流水线式模数转换器 | |
CN106027051B (zh) | 一种适用于流水线模数转换器的后台校准电路及校准方法 | |
CN102386921B (zh) | 一种流水线adc多比特子dac电容失配校准方法 | |
CN103051339B (zh) | 一种ad采样值校正方法及*** | |
CN104779954B (zh) | 逐次逼近型模数转换器及其基于误码检测的数字校正方法 | |
CN102353836A (zh) | 宽范围电能表的电流通道增益动态调整方法 | |
CN103840827B (zh) | 一种流水线adc级间增益校准方法 | |
CN103078640B (zh) | 一种用于adc的rls自适应滤波校准方法 | |
CN107070450A (zh) | 基于电荷域信号处理的多通道dac相位误差校准电路 | |
CN106899300B (zh) | 一种用于逐次逼近模数转换器的冗余循环平均方法 | |
CN107359878A (zh) | 一种基于最小量化误差的流水线adc的前端校准方法 | |
CN101924554B (zh) | 电荷耦合流水线模数转换器的共模误差校准电路 | |
CN109150183A (zh) | 基于亚稳态检测的sar-adc的电容失配校准方法 | |
CN106100638B (zh) | 流水线模数转换器的误差补偿校正装置 | |
CN106506005B (zh) | 消除流水线模数转换器传输曲线断点的后台校准电路及方法 | |
CN101888246B (zh) | 具有误差校准功能的电荷耦合流水线模数转换器 | |
CN106788429B (zh) | 基于电荷域信号处理的dac失调误差校准电路 | |
CN115021754B (zh) | Tiadc采样时间失配数字校正方法与*** | |
CN102723951B (zh) | 一种具有平移技术的流水线型adc数字后台校正电路 | |
CN104734711A (zh) | 一种用于tiadc通道间增益误差的校准模块及其校准方法 | |
CN101825694B (zh) | 一种失调电容自动校准电路及方法 | |
CN110138386A (zh) | 一种比较器失调漂移后台校正电路和方法 | |
CN107272395B (zh) | 时间数字转换器及其转换方法 | |
CN114039599A (zh) | 流水线逐次逼近adc的失调电压后台校准方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |