CN106486444B - 凸块结构、封装组件及其形成方法 - Google Patents

凸块结构、封装组件及其形成方法 Download PDF

Info

Publication number
CN106486444B
CN106486444B CN201510549539.7A CN201510549539A CN106486444B CN 106486444 B CN106486444 B CN 106486444B CN 201510549539 A CN201510549539 A CN 201510549539A CN 106486444 B CN106486444 B CN 106486444B
Authority
CN
China
Prior art keywords
cube structure
projection cube
concave surface
conductive column
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510549539.7A
Other languages
English (en)
Other versions
CN106486444A (zh
Inventor
林正忠
蔡奇风
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201510549539.7A priority Critical patent/CN106486444B/zh
Publication of CN106486444A publication Critical patent/CN106486444A/zh
Application granted granted Critical
Publication of CN106486444B publication Critical patent/CN106486444B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明提供一种凸块结构、封装组件及其形成方法,所述凸块结构包括:导电柱,所述导电柱的顶部形成有凹面;覆盖层,所述覆盖层覆盖所述导电柱的顶部;焊料层,所述焊料层位于所述凹面内的所述覆盖层上。通过在导电柱的顶部设置凹面,并将焊料层设置于所述凹面内,使得所述焊料层在倒装芯片回流工艺后,即使在高温条件下,所述焊料层会被限制在所述凹面内,不会从其原有的位置凸出至所述导电柱的两侧,可以有效地避免相邻焊料层接触发生短路;本发明可以使得倒装芯片封装件的尺寸更小、更轻,进而降低生产成本。

Description

凸块结构、封装组件及其形成方法
技术领域
本发明属于半导体封装领域,特别是涉及一种凸块结构、封装组件及其形成方法。
背景技术
凸块结构已经被广泛应用于倒装芯片封装工艺中,在倒装芯片封装工艺中,凸块结构直接结合到封装基板中的导电迹线上。凸块结构作为倒装芯片封装件的内部连接结构,具有连线密度高、封装尺寸小、电性能及热性能较好的特点。
现有技术中的凸块结构如图1所示,所述凸块结构11包括凸块下金属层114、位于所述凸块下金属层114上的铜柱111、位于所述铜柱111上的Ni层112及位于所述Ni层112上的SnAg层113;所述凸块结构11通过所述凸块下金属层114设置于一基座12上的金属焊垫13上,所述基座12的表面设有钝化层14,所述钝化层14对应所述金属焊垫13的地方设有开口。由图1可知,所述铜柱111的顶部为平面,所述Ni层112覆盖于所述铜柱111的顶部,作为焊料层的所述SnAg层113覆盖于所述Ni层112上,且所述SnAg层113的宽度与所述Ni层112及所述铜柱111的宽度相同。
在倒装芯片封装工艺过程中,图1中所示的结构倒置,且经由所述SnAg层113贴置于另一基座(未示出)的导电迹线15上,形成的封装组件如图2所示。然而,在倒装芯片回流工艺后,在高温条件下,位于所述铜柱111及所述导电迹线15之间的所述SnAg层113会融化并塌陷,融化的所述SnAg层113会从其原有的位置凸出,即如图2中所示,所述SnAg层113在所述铜柱111及所述导电迹线15的两侧形成有凸出。如果导电迹线的间距非常小,相邻凸起结构就会相互接触导致短路,进而对器件造成损坏。为了避免短路,现有的倒装芯片封装件中导电迹线的间距必须保持足够的间距,这就限制了器件尺寸的小型化,进而增加了生产成本。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种凸块结构、封装组件及其形成方法,用于解决现有技术中在倒装芯片封装件中,由于焊料层在高温下从原有位置凸出而导致间距较小的导电迹线短路,从而限制了器件尺寸的小型化,增加了生产成本的问题。
为实现上述目的及其他相关目的,本发明提供一种凸块结构,所述凸块结构包括:
导电柱,所述导电柱的顶部形成有凹面;
覆盖层,所述覆盖层覆盖所述导电柱的顶部;
焊料层,所述焊料层位于所述凹面内的所述覆盖层上。
作为本发明的凸块结构的一种优选方案,所述覆盖层的宽度等于所述导电柱的宽度;所述焊料层的宽度小于或等于所述导电柱宽度的四分之三。
作为本发明的凸块结构的一种优选方案,所述导电柱包括铜柱;所述覆盖层包括Ni层;所述焊料层包括SnAg层。
作为本发明的凸块结构的一种优选方案,所述凸块结构还包括凸块下金属层,所述凸块下金属层位于所述导电柱的底部。
作为本发明的凸块结构的一种优选方案,位于所述凹面内的所述覆盖层及所述焊料层均呈凹面状。
本发明还提供一种封装组件,所述封装组件包括:
第一基底,所述第一基底表面设有金属焊垫;
如上述方案中所述的凸块结构,所述凸块结构位于所述金属焊垫上;
第二基底,所述第二基底表面设有导电迹线;所述凸块结构通过所述焊料层贴置于所述导电迹线上。
作为本发明的封装组件的一种优选方案,所述第一基底表面还设有钝化层,所述钝化层对应于所述金属焊垫的位置处设有开口,所述凸块结构经由所述开口与所述金属焊垫相连接。
本发明还提供一种凸块结构的形成方法,所述凸块结构的形成方法包括:
提供一基体;
在所述基体上形成凸块下金属层;
通过电镀工艺在所述凸块下金属层上形成顶部具有凹面的导电柱;
在所述导电柱顶部形成覆盖层;
在位于所述凹面内的所述覆盖层上形成焊料层。
作为本发明的凸块结构的形成方法的一种优选方案,通过电镀工艺在所述凸块下金属层上形成顶部具有凹面的导电柱包括:
提供电镀液,所述电镀液包括主盐、导电盐、添加剂;
将所述基体与阴极接通,使所述凸块下金属层完全接触所述电镀液,在阴极搅拌的情况下进行电镀,即可在所述凸块下金属层上形成顶部具有凹面的导电柱。
作为本发明的凸块结构的形成方法的一种优选方案,所述添加剂包括整平剂,电镀液中所述整平剂的浓度为20ml/L~28ml/L。
作为本发明的凸块结构的形成方法的一种优选方案,电镀过程中,所述电镀液的温度为30℃~50℃。
作为本发明的凸块结构的形成方法的一种优选方案,所述添加剂还包括光亮剂。
作为本发明的凸块结构的形成方法的一种优选方案,在位于所述凹面内的所述覆盖层上形成焊料层包括:
在所述覆盖层表面制作图形化光刻胶层,所述图形化光刻胶层上设有开口以暴露出位于所述凹面内的所述覆盖层;
在所述凹面内的所述覆盖层上形成所述焊料层;
去除所述图形化光刻胶层。
本发明还提供一种封装组件的形成方法,所述封装组件的形成方法包括:
提供第一基底,所述第一基底包括金属焊垫;
以所述金属焊垫作为基体,采用上述方案中所述的凸块结构的形成方法在所述金属焊垫上形成所述凸块结构;
提供第二基底,所述第二基底表面设有导电迹线;
将表面形成有所述凸块结构的所述第一基底倒装,并通过回流工艺使所述焊料层与所述导电迹线相连接。
如上所述,本发明的凸块结构、封装组件及其形成方法,具有以下有益效果:通过在导电柱的顶部设置凹面,并将焊料层设置于所述凹面内,使得所述焊料层在倒装芯片回流工艺后,即使在高温条件下,所述焊料层会被限制在所述凹面内,不会从其原有的位置凸出至所述导电柱的两侧,可以有效地避免相邻焊料层接触发生短路;本发明可以使得倒装芯片封装件的尺寸更小、更轻,进而降低生产成本。
附图说明
图1显示为现有技术中的凸块结构的结构示意图。
图2显示为现有技术中的封装组件的结构示意图。
图3显示为本发明实施例一中提供的凸块结构的结构示意图。
图4显示为本发明实施例二中提供的封装组件的结构示意图。
图5显示为本发明实施例三中提供的凸块结构的形成方法的流程图。
图6显示为本发明实施例四中提供的封装组件的形成方法的流程图。
元件标号说明
11 凸块结构
111 铜柱
112 Ni层
113 SnAg层
114 凸块下金属层
12 基底
13 金属焊垫
14 钝化层
15 导电迹线
21 凸块结构
211 导电柱
212 覆盖层
213 焊料层
214 凸块下金属层
22 第一基底
23 金属焊垫
24 钝化层
25 导电迹线
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3至图6。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
实施例一
请参阅图3,本发明提供一种凸块结构,所述凸块结构21包括:导电柱211,所述导电柱211的顶部形成有凹面;覆盖层212,所述覆盖层212覆盖所述导电柱211的顶部;焊料层213,所述焊料层213位于所述凹面内的所述覆盖层212上。
作为示例,所述凹面的宽度可以根据实际需要进行设定,所述凹面的宽度可以小于或等于所述导电柱211的宽度,优选地,本实施例中,所述凹面的宽度小于所述导电柱211的宽度。
作为示例,所述凹面位于所述导电柱211的中心,即所述凹面的中心线与所述导电柱211的中心线相重合。
作为示例,所述凹面纵截面的形状可以为半圆形、半椭圆形、矩形等等,优选地,本实施例中,所述凹面纵截面的形状为半椭圆形。
作为示例,所述覆盖层212覆盖于所述凹面的表面及所述凹面周围的所述导电柱211的顶部表面上,所述覆盖层212的宽度等于所述导电柱211的宽度。
作为示例,所述覆盖层212的厚度可以根据实际需要进行设定,但所述覆盖层212的厚度应小于所述凹面的深度及所述凹面的宽度,以确保所述覆盖层212未填满所述凹面,使得位于所述凹面内的所述覆盖层212呈凹面状;优选地,本实施例中,所述覆盖层212的厚度远小于所述凹面的深度及所述凹面的宽度。
作为示例,所述焊料层213的厚度可以根据实际需要进行设定,但所述焊料层213所述覆盖层212所形成的凹面,使得所述焊料层213呈凹面状;优选地,所述焊料层213的厚度远小于所述凹面的深度及所述凹面的宽度;更为优选地,本实施例中,所述焊料层213的宽度小于或等于所述导电柱211的宽度的四分之三。
作为示例,所述导电柱211包括但不限于铜柱;所述覆盖层212包括但不限于Ni层;所述焊料层213包括但不限于SnAg层。
作为示例,所述导电柱211横截面的形状可以为圆形、长方形或椭圆形,优选地,本实施例中,所述导电柱211横截面的形状为椭圆形;所述导电柱211纵截面的形状为长方形的柱状。
作为示例,所述凸块结构21还包括凸块下金属层214,所述凸块下金属层214位于所述导电柱211的底部,即所述凸块下金属层214位于所述形成有所述凹面的一端的相对端。
在所述导电柱211的顶部形成凹面,并将所述焊料层213设置于所述凹面内,且所述焊料层213呈凹面状,在倒装芯片封装工艺中,所述焊料层213在倒装芯片回流工艺后,即使在高温条件下,所述焊料层213会被限制在所述凹面内,不会从其原有的位置凸出至所述导电柱211的两侧,可以有效地避免短路;本发明的所述凸块结构可以使得倒装芯片封装件的尺寸更小、更轻,进而降低生产成本。
作为示例,如图3所示,所述凸块结构21可以位于一第一基底22上,所述第一基底22表面形成有金属焊垫23及钝化层24,所述钝化层24覆盖所述第一基底22的表面,且在所述金属焊垫23对应的位置形成有开口,所述凸块结构21中的所述凸块下金属层214经由所述开口于所述金属焊垫23相连接。
实施例二
请参阅图4,本发明还提供一种封装组件,所述封装组件包括:第一基底22,所述第一基底22的表面设有金属焊垫23;如实施例一所述的凸块结构21,所述凸块结构21位于所述金属焊垫23上;第二基底(未示出),所述第二基底表面设有导电迹线25;所述凸块结构21通过所述焊料层213贴置于所述导电迹线25上。
作为示例,所述第一基底22的表面还设有钝化层24,所述钝化层24覆盖所述第一基底22的表面,且在所述金属焊垫23对应的位置形成有开口,所述凸块结构21中的所述凸块下金属层214经由所述开口于所述金属焊垫23相连接。
本实施例中所述凸块结构21的结构及特点与实施例一中所述凸块结构21的结构及特点完全相同,具体请参阅实施例一,这里不再累述。
由图4可知,在所述凸块结构21中,所述导电柱211的顶部形成有凹面,并将所述焊料层213设置于所述凹面内,且所述焊料层213呈凹面状,所述焊料层213在倒装芯片回流工艺后,所述焊料层213在表面张力的作用下形成椭球形与所述导电迹线25相连接,形成如图4所示的封装组件,即使在高温条件下,所述焊料层213会被限制在所述凹面内,不会从其原有的位置凸出至所述导电柱211及所述导电迹线25的两侧,可以有效地避免短路,相邻的所述导电迹线25之间的间距可以安全的缩小,进而可以使得整个封装器件的尺寸变小;本发明的所述凸块结构21可以使得倒装芯片封装件的尺寸更小、更轻,进而降低生产成本。
实施例三
请参阅图5,本发明还提供一种凸块结构的形成方法,所述凸块结构的形成方法包括:
S1:提供一基体;
S2:在所述基体上形成凸块下金属层;
S3:通过电镀工艺在所述凸块下金属层上形成顶部具有凹面的导电柱;
S4:在所述导电柱顶部形成覆盖层;
S5:在位于所述凹面内的所述覆盖层上形成焊料层。
在步骤S1中,请参阅图5中的S1步骤,提供一基体。
作为示例,所述基体可以为现有任一种半导体基底。
在步骤S2中,请参阅图5中的S2步骤,在所述基体上形成凸块下金属层。
作为示例,可以采用如沉积、电镀等工艺在所述基体上形成所述凸块下金属层,优选地,本实施中,采用等离子体溅射工艺在所述基体上形成所述凸块下金属层。
在步骤S3中,请参阅图5中的S3步骤,通过电镀工艺在所述凸块下金属层上形成顶部具有凹面的导电柱。
作为示例,通过电镀工艺在所述凸块下金属层上形成顶部具有凹面的导电柱包括以下步骤:
S31:提供电镀液,所述电镀液包括主盐、导电盐、添加剂;所述添加剂包括整平剂;
S32:将所述基体与阴极接通,使所述凸块下金属层完全接触所述电镀液,在阴极搅拌的情况下进行电镀,即可在所述凸块下金属层上形成顶部具有凹面的导电柱。
在所述电镀液中加入所述整平剂,所述整平剂是一种有机添加剂,用于在电镀工艺中调节铜电镀的表面形貌;所述整平剂对搅拌浓度非常敏感,会自动吸附在搅拌最充分的区域,进而减缓该区域金属的形成速度。同时,所述电镀液中所述整平剂的浓度以及电镀工艺中电镀的温度都会对所述金属的形成速度有明显的影响,所述电镀液中所述整平剂的浓度越高,减缓所述金属形成的效果越明显,所述电镀液的温度越高,减缓所述金属形成的效果越明显,因此,我们可以通过提高所述电镀液中所述整平剂的浓度及提高电镀液的温度来强化减缓所述金属形成。在所述电镀液中加入适当浓度的整平剂,并将所述电镀液的温度调整至合适的温度方位,在电镀工艺中,中部区域金属的形成会受到抑制,该区域金属形成的速度明显小于周边区域金属形成的速度,进而可以在电镀工艺过程中在所述凸块下金属层上形成顶部具有凹面的导电柱。调整所述电镀液中的所述整平剂的浓度及所述电镀液的温度,可以对所述凹面的形状进行调整。
作为示例,所述整平剂的浓度为20ml/L~28ml/L。
作为示例,电镀过程中,所述电镀液的温度为30℃~50℃。
作为示例,所述添加剂中还包括光亮剂;所述光亮剂为一种有机添加剂,在所述电镀液中添加光亮剂,有利于电镀过程中形成的所述导电柱内的应力的释放,可以使得电镀形成的所述导电柱的形状更加光滑有亮泽。
作为示例,所述凹面的宽度可以根据实际需要进行设定,所述凹面的宽度可以小于或等于所述导电柱的宽度,优选地,本实施例中,所述凹面的宽度小于所述导电柱的宽度。
作为示例,所述凹面位于所述导电柱的中心,即所述凹面的中心线与所述导电柱的中心线相重合。
作为示例,所述凹面纵截面的形状可以为半圆形、半椭圆形、矩形等等,优选地,本实施例中,所述凹面纵截面的形状为半椭圆形。
作为示例,所述导电柱包括但不限于铜柱。
作为示例,所述导电柱的形状可以为圆柱形、长方形等等,优选地,本实施例中,所述导电柱的形状为长方形。
在步骤S4中,请参阅图5中的S4步骤,在所述导电柱顶部形成覆盖层。
作为示例,可以采用如沉积、电镀等工艺在所述导电柱顶部形成所述覆盖层,优选地,本实施中,采用电镀工艺在所述导电柱顶部形成所述覆盖层。
作为示例,所述覆盖层包括但不限于Ni层。
作为示例,所述覆盖层覆盖于所述凹面的表面及所述凹面周围的所述导电柱的顶部表面上,所述覆盖层的宽度等于所述导电柱的宽度。
作为示例,所述覆盖层的厚度可以根据实际需要进行设定,但所述覆盖层的厚度应小于所述凹面的深度及所述凹面的宽度,以确保所述覆盖层未填满所述凹面,使得位于所述凹面内的所述覆盖层呈凹面状;优选地,本实施例中,所述覆盖层的厚度远小于所述凹面的深度及所述凹面的宽度。
在步骤S5中,请参阅图5中的S5步骤,在位于所述凹面内的所述覆盖层上形成焊料层。
作为示例,在位于所述凹面内的所述覆盖层上形成焊料层包括以下步骤:
S51:在所述覆盖层表面制作图形化光刻胶层,所述图形化光刻胶层上设有开口以暴露出位于所述凹面内的所述覆盖层;
S52:采用电镀或沉积工艺在所述凹面内的所述覆盖层上形成所述焊料层;
S53:去除所述图形化光刻胶层。
作为示例,所述焊料层的厚度可以根据实际需要进行设定,但所述焊料层所述覆盖层所形成的凹面,使得所述焊料层呈凹面状;优选地,所述焊料层的厚度远小于所述凹面的深度及所述凹面的宽度;更为优选地,本实施例中,所述焊料层的宽度小于或等于所述导电柱的宽度的四分之三。
实施例四
请参阅图6,本发明还提供一种封装组件的形成方法,所述封装组件的形成方法包括以下步骤:
S1:提供第一基底,所述第一基底包括金属焊垫;
S2:以所述金属焊垫作为基体,采用实施例三中所述的凸块结构的形成方法在所述金属焊垫上形成所述凸块结构;所述凸块结构的形成方法具体请参阅实施例三,此处不再累述;
S3:提供第二基底,所述第二基底表面设有导电迹线;
S4:将表面形成有所述凸块结构的所述第一基底倒装,并通过回流工艺使所述焊料层与所述导电迹线相连接。
综上所述,本发明提供一种凸块结构、封装组件及其形成方法,所述凸块结构包括:导电柱,所述导电柱的顶部形成有凹面;覆盖层,所述覆盖层覆盖所述导电柱的顶部;焊料层,所述焊料层位于所述凹面内的所述覆盖层上。通过在导电柱的顶部设置凹面,并将焊料层设置于所述凹面内,使得所述焊料层在倒装芯片回流工艺后,即使在高温条件下,所述焊料层会被限制在所述凹面内,不会从其原有的位置凸出至所述导电柱的两侧,可以有效地避免相邻焊料层接触发生短路;本发明可以使得倒装芯片封装件的尺寸更小、更轻,进而降低生产成本。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种半导体封装用凸块结构,其特征在于,所述凸块结构包括:
导电柱,所述导电柱的顶部形成有凹面,所述凹面在电镀工艺中形成且所述凹面的宽度小于所述导电柱的宽度,所述凹面的纵截面形状为半椭圆形;
覆盖层,所述覆盖层覆盖所述导电柱的顶部,所述覆盖层包括Ni层;
焊料层,所述焊料层位于所述凹面内的所述覆盖层上,所述焊料层的厚度小于所述凹面的深度;
所述覆盖层的宽度等于所述导电柱的宽度;所述焊料层的宽度小于或等于所述导电柱宽度的四分之三。
2.根据权利要求1所述的凸块结构,其特征在于:所述导电柱包括铜柱;所述焊料层包括SnAg层。
3.根据权利要求1所述的凸块结构,其特征在于:所述凸块结构还包括凸块下金属层,所述凸块下金属层位于所述导电柱的底部。
4.根据权利要求1所述的凸块结构,其特征在于:位于所述凹面内的所述覆盖层及所述焊料层均呈凹面状。
5.一种封装组件,其特征在于,所述封装组件包括:
第一基底,所述第一基底表面设有金属焊垫;
如权利要求1至4中任一项所述的凸块结构,所述凸块结构位于所述金属焊垫上;
第二基底,所述第二基底表面设有导电迹线;所述凸块结构通过所述焊料层贴置于所述导电迹线上。
6.根据权利要求5所述的封装组件,其特征在于:所述第一基底表面还设有钝化层,所述钝化层对应于所述金属焊垫的位置处设有开口,所述凸块结构经由所述开口与所述金属焊垫相连接。
7.一种如权利要求1至4中任一项所述的凸块结构的形成方法,其特征在于,所述凸块结构的形成方法包括:
提供一基体;
在所述基体上形成凸块下金属层;
通过电镀工艺在所述凸块下金属层上形成顶部具有凹面的导电柱,所述电镀工艺中使用了包括整平剂的添加剂,且所述整平剂的浓度为20ml/L~28ml/L;
在所述导电柱顶部形成覆盖层;
在位于所述凹面内的所述覆盖层上形成焊料层。
8.根据权利要求7所述的凸块结构的形成方法,其特征在于:通过电镀工艺在所述凸块下金属层上形成顶部具有凹面的导电柱包括:
提供电镀液,所述电镀液包括主盐、导电盐、添加剂;
将所述基体与阴极接通,使所述凸块下金属层完全接触所述电镀液,在阴极搅拌的情况下进行电镀,即可在所述凸块下金属层上形成顶部具有凹面的导电柱。
9.根据权利要求8所述的凸块结构的形成方法,其特征在于:电镀过程中,所述电镀液的温度为30℃~50℃。
10.根据权利要求7所述的凸块结构的形成方法,其特征在于:所述添加剂还包括光亮剂。
11.根据权利要求7所述的凸块结构的形成方法,其特征在于:在位于所述凹面内的所述覆盖层上形成焊料层包括:
在所述覆盖层表面制作图形化光刻胶层,所述图形化光刻胶层上设有开口以暴露出位于所述凹面内的所述覆盖层;
在所述凹面内的所述覆盖层上形成所述焊料层;
去除所述图形化光刻胶层。
12.一种封装组件的形成方法,其特征在于,所述封装组件的形成方法包括:
提供第一基底,所述第一基底包括金属焊垫;
以所述金属焊垫作为基体,采用如权利要求7至11中任一项所述的凸块结构的形成方法在所述金属焊垫上形成所述凸块结构;
提供第二基底,所述第二基底表面设有导电迹线;
将表面形成有所述凸块结构的所述第一基底倒装,并通过回流工艺使所述焊料层与所述导电迹线相连接。
CN201510549539.7A 2015-08-31 2015-08-31 凸块结构、封装组件及其形成方法 Active CN106486444B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510549539.7A CN106486444B (zh) 2015-08-31 2015-08-31 凸块结构、封装组件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510549539.7A CN106486444B (zh) 2015-08-31 2015-08-31 凸块结构、封装组件及其形成方法

Publications (2)

Publication Number Publication Date
CN106486444A CN106486444A (zh) 2017-03-08
CN106486444B true CN106486444B (zh) 2019-10-01

Family

ID=58236353

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510549539.7A Active CN106486444B (zh) 2015-08-31 2015-08-31 凸块结构、封装组件及其形成方法

Country Status (1)

Country Link
CN (1) CN106486444B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276528B2 (en) * 2017-07-18 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor device and manufacturing method thereof
JP2020051962A (ja) * 2018-09-28 2020-04-02 横河電機株式会社 センサユニット、センサユニットを備えた伝送器、センサユニットの製造方法、および、センサユニットを備えた伝送器の製造方法
WO2020103708A1 (en) * 2018-11-20 2020-05-28 Changxin Memory Technologies, Inc. Copper pillar bump structure and fabricating method thereof
CN111354701A (zh) * 2018-12-20 2020-06-30 矽品精密工业股份有限公司 电子封装件及其制法
CN111883445B (zh) * 2020-08-11 2022-07-19 深圳市华芯控股有限公司 一种堆叠电子组件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1437256A (zh) * 2002-02-07 2003-08-20 日本电气株式会社 半导体元件及其制造方法,和半导体器件及其制造方法
CN102157473A (zh) * 2010-02-11 2011-08-17 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN204885143U (zh) * 2015-08-31 2015-12-16 中芯长电半导体(江阴)有限公司 凸块结构及封装组件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100428414C (zh) * 2005-04-15 2008-10-22 中芯国际集成电路制造(上海)有限公司 形成低应力多层金属化结构和无铅焊料端电极的方法
US8241963B2 (en) * 2010-07-13 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed pillar structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1437256A (zh) * 2002-02-07 2003-08-20 日本电气株式会社 半导体元件及其制造方法,和半导体器件及其制造方法
CN102157473A (zh) * 2010-02-11 2011-08-17 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN204885143U (zh) * 2015-08-31 2015-12-16 中芯长电半导体(江阴)有限公司 凸块结构及封装组件

Also Published As

Publication number Publication date
CN106486444A (zh) 2017-03-08

Similar Documents

Publication Publication Date Title
CN106486444B (zh) 凸块结构、封装组件及其形成方法
TWI429032B (zh) 封裝基板
US8598691B2 (en) Semiconductor devices and methods of manufacturing and packaging thereof
CN101188226B (zh) 芯片封装结构及其制程
US20140252598A1 (en) Package Having Substrate with Embedded Metal Trace Overlapped by Landing Pad
TW201322389A (zh) 封裝結構
US20060246629A1 (en) Semiconductor package with controlled solder bump wetting and fabrication method therefor
US8431478B2 (en) Solder cap bump in semiconductor package and method of manufacturing the same
US20110278351A1 (en) Magnetic particle attachment material
CN104078431A (zh) 双层底充胶填充的铜凸点封装互连结构及方法
CN103187324A (zh) 一种焊点制备方法及其结构
CN105719978B (zh) 一种近间距铜针封装结构及其制备方法
CN102543908A (zh) 倒装芯片封装件及其制造方法
TWI664756B (zh) 用於mram裝置之磁屏蔽封裝結構及其製造方法
US10553558B2 (en) Semiconductor device
CN205920961U (zh) 倒装芯片封装结构
CN203367360U (zh) 一种硅基bga的圆片级芯片封装结构
CN104409370A (zh) 一种钉头凸点芯片的倒装装片方法及施加装片压力的方法
CN108281397A (zh) 芯片封装结构及封装方法
CN207800586U (zh) 芯片封装结构
GB2600623A (en) System and method for forming solder bumps
CN104979224B (zh) 一种器件封装互联方法
CN104465583A (zh) 球栅阵列封装件及将其安装在基板上的方法
CN108573879B (zh) 电子封装件
CN104217969A (zh) 半导体器件封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Patentee before: SJ Semiconductor (Jiangyin) Corp.