CN106484074B - 非易失性存储装置、方法、计算机***及待机或休眠实现方法 - Google Patents
非易失性存储装置、方法、计算机***及待机或休眠实现方法 Download PDFInfo
- Publication number
- CN106484074B CN106484074B CN201610873119.9A CN201610873119A CN106484074B CN 106484074 B CN106484074 B CN 106484074B CN 201610873119 A CN201610873119 A CN 201610873119A CN 106484074 B CN106484074 B CN 106484074B
- Authority
- CN
- China
- Prior art keywords
- data
- computer system
- memory
- internal storage
- control module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- Stored Programmes (AREA)
Abstract
本发明提供一种非易失性存储装置,应用于计算机***,所述计算机***的中央处理器设有内存控制器,所述非易失性存储装置包括:控制模块,用于控制所述非易失性存储装置工作,并能够与所述内存控制器连接;内存模块,连接于所述控制模块,用于存储所述计算机***的内存数据;以及闪存模块,连接于所述控制模块,用于存储所述计算机***的***及应用程序数据以及内存数据;其中,所述控制模块能够将所述内存模块中的数据存入所述闪存模块,及/或,将所述闪存模块中的数据存入所述内存模块。上述装置实现了非易失性存储功能,方便实用。本发明还提供了非易失性存储方法、计算机***以及计算机***待机或休眠实现方法。
Description
技术领域
本发明涉及实现非易失性内存技术领域,尤其涉及一种非易失性存储装置,非易失性存储方法,计算机***,以及计算机***待机或休眠实现方法。
背景技术
计算机目前广泛采用的启动方式是通过硬盘启动,当中央处理器(CPU)需要处于休眠或者待机时,内存不能断电,因为内存掉电时数据丢失从而导致CPU无法从休眠前的地方启动,导致用电浪费严重;如果为了节约用电,将休眠时的数据从内存中拷入硬盘中,唤醒时再从硬盘中将数据拷入内存,启动速度较慢,导致不能快速唤醒。
发明内容
针对上述缺陷,本发明有必要提供一种能够断电且重新启动速度快的非易失性存储装置和方法,以及计算机***和待机或休眠实现方法。
一种非易失性存储装置,应用于计算机***,所述计算机***包括中央处理器,所述中央处理器包括内存控制器,所述非易失性存储装置包括:
控制模块,用于控制所述非易失性存储装置工作,并能够与所述内存控制器连接;
内存模块,连接于所述控制模块,用于存储所述计算机***的内存数据;以及
闪存模块,连接于所述控制模块,用于存储所述计算机***的***及应用程序数据以及内存数据;
其中,所述控制模块能够将所述内存模块中的数据存入所述闪存模块,及/或,将所述闪存模块中的数据存入所述内存模块。
优选地,所述闪存模块包括:
外存数据单元,用于存储闪存模块存储所述计算机***的***数据及应用程序数据;以及
内存数据单元,所述内存数据单元用于启动所述计算机***以及存储所述计算机***的内存数据;
其中,所述控制模块能够将所述内存模块中应用程序安装的数据存入所述外存数据单元,以及将所述外存数据单元的***数据及应用程序数据存入所述内存模块;以及
所述控制模块能够将所述内存模块中的内存数据存入所述内存数据单元,以及将所述内存数据单元的内存数据存入所述内存模块。
优选地,所述外村数据单元的个数设置为多个,所述多个外村数据单元分别连接于所述控制模块。
优选地,所述控制模块设置为现场可编程门阵列(Field-Programmable GateArray,FPGA)。
一种非易失性存储方法,应用于计算机***,所述应用方法包括:
步骤S41、提供一种非易失性存储装置,所述非易失性存储装置包括连接于计算机***中央处理器的控制模块及分别连接于所述控制模块的内存模块及闪存模块,所述内存模块存储所述计算机***的内存数据;
步骤S42、所述非易失性存储装置触发非易失性存储指令,所述内存模块存储的内存数据转存入所述闪存模块。
优选地,所述闪存模块包括:
外存数据单元,用于存储闪存模块存储所述计算机***的***数据及应用程序数据;以及
内存数据单元,所述内存数据单元用于启动所述计算机***以及存储所述计算机***的内存数据;
其中,所述控制模块能够将所述内存模块中应用程序安装的数据存入所述外存数据单元,以及将所述外存数据单元的***数据及应用程序数据存入所述内存模块;以及
所述控制模块能够将所述内存模块中的内存数据存入所述内存数据单元,以及将所述内存数据单元的内存数据存入所述内存模块。
优选地,所述外村数据单元的个数设置为多个,所述多个外村数据单元分别连接于所述控制模块。
优选地,所述控制模块设置为现场可编程门阵列(Field-Programmable GateArray,FPGA)。
一种计算机***待机或休眠实现方法,所述方法包括:
步骤S51、提供一种非易失性存储装置,所述非易失性存储装置包括连接于计算机***中央处理器的控制模块及分别连接于所述控制模块的内存模块及闪存模块,所述内存模块存储所述计算机***的内存数据,所述闪存模块存储所述计算机***的***数据及应用程序数据;
步骤S52、所述计算机***触发待机或休眠指令,所述内存模块存储的内存数据转存入所述闪存模块;
步骤S53、所述计算机***待机,电源关闭。
优选地,所述方法还包括:
步骤S54、触发计算机***启动,电源接通;
步骤S55、所述闪存模块中存储的***数据、应用程序数据及内存数据转存入所述内存模块,计算机***启动,恢复至待机或休眠前的状态。
优选地,所述闪存模块包括:
外存数据单元,用于存储闪存模块存储所述计算机***的***数据及应用程序数据;以及
内存数据单元,所述内存数据单元用于启动所述计算机***以及存储所述计算机***的内存数据;
其中,所述控制模块能够将所述内存模块中应用程序安装的数据存入所述外存数据单元,以及将所述外存数据单元的***数据及应用程序数据存入所述内存模块;以及
所述控制模块能够将所述内存模块中的内存数据存入所述内存数据单元,以及将所述内存数据单元的内存数据存入所述内存模块。
优选地,所述外村数据单元的个数设置为多个,所述多个外村数据单元分别连接于所述控制模块。
优选地,所述控制模块设置为现场可编程门阵列(Field-Programmable GateArray,FPGA)。
一种计算机***,包括中央处理器,诉讼中央处理器包括内存控制器,所述计算机***还包括如上任意一项所述的非易失性存储装置,所述非易失性存储装置连接于所述内存控制器。
上述非易失性存储装置中,所述闪存模块中存储的数据用于所述启动计算机***;通过控制模块将所述内存模块中的数据存入所述闪存模块中,使计算机***启动后恢复到上一次的状态,使所述计算机***休眠或待机时节省了用电;
上述非易失性存储方法中,通过在非易失性存储装置中设置存储内存数据的内存模块以及存储其他数据的闪存模块,在触发非易失性存储指令后,将内存模块的内存数据转存入闪存模块,实现非易失性存储功能,方便快捷;
上述计算机***待机或休眠实现方法中,通过在非易失性存储装置中设置存储内存数据的内存模块以及存储其他数据的闪存模块,在触发待机或休眠指令后,将内存模块的内存数据转存入闪存模块,实现非易失性存储功能,计算机***在待机或休眠时能够完全断电,节约能源。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对本发明实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明第一实施例提供的一种非易失性存储装置与中央处理器配合的结构图;
图2是本发明第二实施例提供的另一种非易失性存储装置中,闪存模块的结构图;
图3是本发明第三实施例提供的另一种非易失性存储装置与中央处理器配合的结构图;
图4是本发明第四实施例提供的一种非易失性存储方法的流程图;
图5是本发明第五实施例提供的一种计算机***待机或休眠实现方法的流程图;
图6是本发明第六实施例提供的另一种计算机***待机或休眠实现方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参看图1,本发明提供的非易失性存储装置100应用于计算机***200中,其用于存储所述计算机***200的启动配置文件,在计算机***200断电时,所述非易失性存储装置100仍能保持其内容。
所述计算机***200还包括中央处理器201,所述非易失性存储装置100能够连接于所述中央处理器201,所述中央处理器201能够运行控制所述非易失性存储装置100。具体地,所述中央处理器201包括内存控制器202,所述中央处理器201能够通过所述内存控制器202运行控制所述非易失性存储装置100。
请再次参看图1,本发明非易失性存储装置100的第一实施例包括
控制模块10,用于控制所述非易失性存储装置100工作,并能够与所述内存控制器连接;
内存模块20,连接于所述控制模块,用于存储所述计算机***200的内存数据;以及
闪存模块30,连接于所述控制模块,用于存储所述计算机***200的***及应用程序数据以及内存数据;
其中,所述控制模块10能够将所述内存模块20中的数据存入所述闪存模块30,及/或,将所述闪存模块30中的数据存入所述内存模块20。
具体地,所述控制模块10设置为现场可编程门阵列(Field-Programmable GateArray,FPGA)。
本实施例非易失性存储装置中,所述闪存模块30中存储的数据用于所述启动计算机***200;通过控制模块10将所述内存模块20中的数据存入所述闪存模块30中,使计算机***200启动后恢复到上一次的状态。使所述计算机***200休眠或待机时节省了用电。
请参看图2,基于本发明非易失性存储装置100第一实施例的第二实施例,在本实施例中,所述闪存模块30进一步包括:
外存数据单元31,所述外存数据单元31用于存储闪存模块30存储所述计算机***200的***数据及应用程序数据;以及
内存数据单元32,所述内存数据单元32用于启动所述计算机***200以及存储所述计算机***200的内存数据;
其中,所述控制模块10能够将所述内存模块20中应用程序安装的数据存入所述外存数据单元31,以及将所述外存数据单元31的***数据及应用程序数据存入所述内存模块20;以及
所述控制模块10能够将所述内存模块20中的内存数据存入所述内存数据单元32,以及将所述内存数据单元32的内存数据存入所述内存模块20。
本实施例中,通过将所述外存数据单元31中存储的数据存入所述内存模块20后启动***,使计算机***200启动后恢复到上一次的状态。使所述计算机***200休眠或待机时能够完全断电,节省了用电。
请参看图3,基于本发明非易失性存储装置100第二实施例的第三实施例,在本实施例中,所述外存数据单元31的个数设置为多个,所述多个外村数据单元31分别连接于所述控制模块10。所述计算机***200启动时,通过所述多个外存数据单元31存取***数据及应用程序数据,以加快数据传输,从而加快启动速度。
请参看图4,基于上述任意一项实施例,本发明第四实施例提供一种非易失性存储方法,应用于计算机***,所述应用方法包括:
步骤S41、提供一种非易失性存储装置,所述非易失性存储装置包括连接于计算机***中央处理器的控制模块及分别连接于所述控制模块的内存模块及闪存模块,所述内存模块存储所述计算机***的内存数据;
步骤S42、所述非易失性存储装置触发非易失性存储指令,所述内存模块存储的内存数据转存入所述闪存模块。
具体地,所述控制模块设置为现场可编程门阵列(Field-Programmable GateArray,FPGA)。
具体地,所述闪存模块进一步包括外存数据单元及内存数据单元。
进一步地,所述外存数据单元用于存储闪存模块存储所述计算机***的***数据及应用程序数据;所述控制模块能够将所述内存模块中应用程序安装的数据存入所述外存数据单元,以及将所述外存数据单元的***数据及应用程序数据存入所述内存模块。所述内存数据单元用于启动所述计算机***以及存储所述计算机***的内存数据;所述控制模块能够将所述内存模块中的内存数据存入所述内存数据单元,以及将所述内存数据单元的内存数据存入所述内存模块。
进一步地,所述外存数据单元的个数设置为多个,所述计算机***启动时,通过所述多个外存数据单元存取***数据及应用程序数据,以加快数据传输,从而加快启动速度。
本实施例非易失性存储方法中,通过在非易失性存储装置中设置存储内存数据的内存模块以及存储其他数据的闪存模块,在触发非易失性存储指令后,将内存模块的内存数据转存入闪存模块,实现非易失性存储功能,方便快捷。
请参看图5,基于上述任意一项实施例,本发明第五实施例提供一种计算机***待机或休眠实现方法,包括:
步骤S51、提供一种非易失性存储装置,所述非易失性存储装置包括连接于计算机***中央处理器的控制模块及分别连接于所述控制模块的内存模块及闪存模块,所述内存模块存储所述计算机***的内存数据,所述闪存模块存储所述计算机***的***数据及应用程序数据;
步骤S52、所述计算机***触发待机或休眠指令,所述内存模块存储的内存数据转存入所述闪存模块;
步骤S53、所述计算机***待机,电源关闭。
请参看图6,进一步地,所述计算机***待机或休眠实现方法还包括:
步骤S54、触发计算机***启动,电源接通;
步骤S55、所述闪存模块中存储的***数据、应用程序数据及内存数据转存入所述内存模块,计算机***启动,恢复至待机或休眠前的状态。
其中,所述计算机***通过基本输入输出***(Basic Input Output System,BIOS)设置由内存模块启动。
具体地,所述控制模块设置为现场可编程门阵列(Field-Programmable GateArray,FPGA)。
具体地,所述闪存模块进一步包括外存数据单元及内存数据单元。
进一步地,所述外存数据单元用于存储闪存模块存储所述计算机***的***数据及应用程序数据;所述控制模块能够将所述内存模块中应用程序安装的数据存入所述外存数据单元,以及将所述外存数据单元的***数据及应用程序数据存入所述内存模块。所述内存数据单元用于启动所述计算机***以及存储所述计算机***的内存数据;所述控制模块能够将所述内存模块中的内存数据存入所述内存数据单元,以及将所述内存数据单元的内存数据存入所述内存模块。
进一步地,所述外存数据单元的个数设置为多个,所述计算机***启动时,通过所述多个外存数据单元存取***数据及应用程序数据,以加快数据传输,从而加快启动速度。
本实施例计算机***待机或休眠实现方法中,通过在非易失性存储装置中设置存储内存数据的内存模块以及存储其他数据的闪存模块,在触发待机或休眠指令后,将内存模块的内存数据转存入闪存模块,实现非易失性存储功能,计算机***在待机或休眠时能够完全断电,节约能源。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的***、装置和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
在本申请所提供的实施例中,应该理解到,所揭露的装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个***,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本发明实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求的保护范围为准。
Claims (8)
1.一种非易失性存储装置,应用于计算机***,所述计算机***包括中央处理器,所述中央处理器包括内存控制器,其特征在于,所述非易失性存储装置包括:
控制模块,用于控制所述非易失性存储装置工作,并能够与所述内存控制器连接;
内存模块,连接于所述控制模块,用于存储所述计算机***的内存数据;以及
闪存模块,连接于所述控制模块,用于存储所述计算机***的***及应用程序数据以及内存数据;
其中,所述控制模块能够将所述内存模块中的数据存入所述闪存模块,及/或,将所述闪存模块中的数据存入所述内存模块;以及所述闪存模块包括:
外存数据单元,用于闪存模块存储所述计算机***的***数据及应用程序数据;以及
内存数据单元,所述内存数据单元用于启动所述计算机***以及存储所述计算机***的内存数据;
其中,所述控制模块能够将所述内存模块中应用程序安装的数据存入所述外存数据单元,以及将所述外存数据单元的***数据及应用程序数据存入所述内存模块;
所述外存数据单元的个数设置为多个,所述多个外存数据单元分别连接于所述控制模块。
2.如权利要求1所述的非易失性存储装置,其特征在于,所述控制模块设置为现场可编程门阵列(Field-Programmable Gate Array,FPGA)。
3.一种非易失性存储方法,应用于计算机***,其特征在于,该方法包括:
步骤S41、提供一种非易失性存储装置,所述非易失性存储装置包括连接于计算机***中央处理器的控制模块及分别连接于所述控制模块的内存模块及闪存模块,所述内存模块存储所述计算机***的内存数据;
步骤S42、所述非易失性存储装置触发非易失性存储指令,所述内存模块存储的内存数据转存入所述闪存模块;
其中,所述闪存模块包括:
外存数据单元,用于闪存模块存储所述计算机***的***数据及应用程序数据;以及
内存数据单元,所述内存数据单元用于启动所述计算机***以及存储所述计算机***的内存数据;
其中,所述控制模块能够将所述内存模块中应用程序安装的数据存入所述外存数据单元,以及将所述外存数据单元的***数据及应用程序数据存入所述内存模块;以及
所述控制模块能够将所述内存模块中的内存数据存入所述内存数据单元,以及将所述内存数据单元的内存数据存入所述内存模块;
所述外存数据单元的个数设置为多个,所述多个外存数据单元分别连接于所述控制模块。
4.如权利要求3所述的非易失性存储方法,其特征在于,所述控制模块设置为现场可编程门阵列(Field-Programmable Gate Array,FPGA)。
5.一种计算机***待机或休眠实现方法,其特征在于,所述方法包括:
步骤S51、提供一种非易失性存储装置,所述非易失性存储装置包括连接于计算机***中央处理器的控制模块及分别连接于所述控制模块的内存模块及闪存模块,所述内存模块存储所述计算机***的内存数据,所述闪存模块存储所述计算机***的***数据及应用程序数据;
步骤S52、所述计算机***触发待机或休眠指令,所述内存模块存储的内存数据转存入所述闪存模块;
步骤S53、所述计算机***待机,电源关闭;
其中,所述闪存模块包括:
外存数据单元,用于闪存模块存储所述计算机***的***数据及应用程序数据;以及
内存数据单元,所述内存数据单元用于启动所述计算机***以及存储所述计算机***的内存数据;以及
所述控制模块能够将所述内存模块中应用程序安装的数据存入所述外存数据单元,以及将所述外存数据单元的***数据及应用程序数据存入所述内存模块;
所述控制模块能够将所述内存模块中的内存数据存入所述内存数据单元,以及将所述内存数据单元的内存数据存入所述内存模块;
所述外存数据单元的个数设置为多个,所述多个外存数据单元分别连接于所述控制模块。
6.如权利要求5所述的计算机***待机或休眠实现方法,其特征在于,所述方法还包括:
步骤S54、触发计算机***启动,电源接通;
步骤S55、所述闪存模块中存储的***数据、应用程序数据及内存数据转存入所述内存模块,计算机***启动,恢复至待机或休眠前的状态。
7.如权利要求5所述的计算机***待机或休眠实现方法,其特征在于,所述控制模块设置为现场可编程门阵列(Field-Programmable Gate Array,FPGA)。
8.一种计算机***,包括中央处理器,所述中央处理器包括内存控制器,其特征在于,所述计算机***还包括如权利要求1-2任意一项所述的非易失性存储装置,所述非易失性存储装置连接于所述内存控制器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610873119.9A CN106484074B (zh) | 2016-09-30 | 2016-09-30 | 非易失性存储装置、方法、计算机***及待机或休眠实现方法 |
PCT/CN2016/102756 WO2018058717A1 (zh) | 2016-09-30 | 2016-10-20 | 非易失性存储装置、方法、计算机***及待机或休眠实现方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610873119.9A CN106484074B (zh) | 2016-09-30 | 2016-09-30 | 非易失性存储装置、方法、计算机***及待机或休眠实现方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106484074A CN106484074A (zh) | 2017-03-08 |
CN106484074B true CN106484074B (zh) | 2019-09-10 |
Family
ID=58268329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610873119.9A Active CN106484074B (zh) | 2016-09-30 | 2016-09-30 | 非易失性存储装置、方法、计算机***及待机或休眠实现方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN106484074B (zh) |
WO (1) | WO2018058717A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107168798A (zh) * | 2017-05-16 | 2017-09-15 | 郑州云海信息技术有限公司 | 一种设备休眠方法及装置、设备休眠唤醒方法及装置 |
CN112363766B (zh) * | 2020-11-10 | 2024-06-21 | 北京百瑞互联技术股份有限公司 | 一种集成电路超低功耗存储器内容保持***、方法和介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080184372A1 (en) * | 2007-01-26 | 2008-07-31 | Seiko Epson Corporation | Storage device, data processing device, data processing system, and program |
CN101515194A (zh) * | 2008-02-21 | 2009-08-26 | 鸿富锦精密工业(深圳)有限公司 | 计算机工作状态转换方法 |
CN102591681A (zh) * | 2011-12-20 | 2012-07-18 | 华为技术有限公司 | 计算机设备以及计算机设备的启动方法 |
CN102759981A (zh) * | 2011-04-27 | 2012-10-31 | 华硕电脑股份有限公司 | 电脑***及其睡眠控制方法 |
CN104572511A (zh) * | 2013-10-14 | 2015-04-29 | 联想(北京)有限公司 | 具有混合架构的存储装置和计算机*** |
-
2016
- 2016-09-30 CN CN201610873119.9A patent/CN106484074B/zh active Active
- 2016-10-20 WO PCT/CN2016/102756 patent/WO2018058717A1/zh active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080184372A1 (en) * | 2007-01-26 | 2008-07-31 | Seiko Epson Corporation | Storage device, data processing device, data processing system, and program |
CN101515194A (zh) * | 2008-02-21 | 2009-08-26 | 鸿富锦精密工业(深圳)有限公司 | 计算机工作状态转换方法 |
CN102759981A (zh) * | 2011-04-27 | 2012-10-31 | 华硕电脑股份有限公司 | 电脑***及其睡眠控制方法 |
CN102591681A (zh) * | 2011-12-20 | 2012-07-18 | 华为技术有限公司 | 计算机设备以及计算机设备的启动方法 |
CN104572511A (zh) * | 2013-10-14 | 2015-04-29 | 联想(北京)有限公司 | 具有混合架构的存储装置和计算机*** |
Also Published As
Publication number | Publication date |
---|---|
CN106484074A (zh) | 2017-03-08 |
WO2018058717A1 (zh) | 2018-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10592254B2 (en) | Technologies for fast low-power startup of a computing device | |
US20200264691A1 (en) | Hierarchical power management unit for low power and low duty cycle devices | |
US20160320998A1 (en) | Control device, control method, computer program product, and electronic device | |
CN104204999B (zh) | 用于个体核性能状态的方法和装置 | |
CN102955549B (zh) | 一种多核cpu的电源管理方法、***及cpu | |
CN107122032A (zh) | 终端、死机复位控制电路及方法 | |
CN109885343A (zh) | 一种控制器低功耗启动方法、装置、计算机设备及存储介质 | |
CN107430424A (zh) | 针对改进的混合睡眠功率管理的技术 | |
CN101901159B (zh) | 一种多核CPU加载Linux操作***的方法及*** | |
CN102253860A (zh) | 一种异步操作方法及异步操作管理装置 | |
TWI566087B (zh) | Cpu使用控制系統及方法 | |
CN106484074B (zh) | 非易失性存储装置、方法、计算机***及待机或休眠实现方法 | |
CN116243996B (zh) | 业务的运行切换方法、装置、存储介质及电子装置 | |
CN106471433A (zh) | 用于支持到存储器的常通路径的超低功率架构 | |
KR102060431B1 (ko) | 멀티 코어 시스템의 전력 관리 장치 및 방법 | |
CN109408129A (zh) | 一种***自动开机方法及一种自动开机的*** | |
CN104978233A (zh) | 动态使用内存的方法与装置 | |
US20170131932A1 (en) | Control Apparatus, Integrated Circuit and Management Method for Stack | |
CN103890713B (zh) | 用于管理处理***内的寄存器信息的装置及方法 | |
CN106814840A (zh) | 用于处理器的低电力状态保持模式 | |
US20120185713A1 (en) | Server, storage medium, and method for controlling sleep and wakeup function of the server | |
CN105282327A (zh) | 一种控制方法、电子设备及外接设备 | |
CN105573860A (zh) | 用于计算机***中的休眠管理方法及休眠管理*** | |
CN102880479A (zh) | 一种远程修改bios属性参数的方法及装置 | |
US20140245050A1 (en) | Power management for host with devices assigned to virtual machines |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP02 | Change in the address of a patent holder | ||
CP02 | Change in the address of a patent holder |
Address after: 518000 2101, No. 100, Zhihe Road, Dakang community, Yuanshan street, Longgang District, Shenzhen, Guangdong Patentee after: BANGYAN TECHNOLOGY Co.,Ltd. Address before: 518000 room 901, block B, building 5, Shenzhen software industry base, Nanshan District, Shenzhen City, Guangdong Province Patentee before: BANGYAN TECHNOLOGY Co.,Ltd. |